JPH07140938A - マトリックス型液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】高速応答ＳＴＮ液晶で高いコントラストを実現
できるアクティブアドレッシング方式において、行電極
に印加される電圧の変化点の数を行によらず一定にする
ことで、行電圧の実行値の低下を一定とし表示むらを低
減すること。 【構成】Ｎ行の行電極とＭ列の列電極で構成するマトリ
ックス型の液晶で直交関数にしたがって該行電圧を同時
に２本以上駆動する液晶駆動方法において、直交関数を
反転させるための反転信号及び反転手段を有する。 【効果】反転信号により直交関数を反転させることで、
行関数の変化点で発生する波形鈍りによる実行値低下を
全ての行で一定とし表示むらを改善する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、単純マトリックス構造
の液晶表示装置に係り、特に高速応答のＳＴＮ（Ｓｕｐ
ｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）液晶を高コン
トラスト表示する駆動方法及び表示装置に関する。

【０００２】

【従来の技術】単純マトリックス構造の液晶表示装置の
駆動方法として、電圧平均化法による時分割駆動が知ら
れている。これは、液晶の行電極を１本ずつ走査、すな
わち、高電圧パルスを順次行電極に与え、走査中の行電
極上の表示情報に応じた電圧を列電極に印加し、全ての
行電極を走査することで１画面を表示している。この様
な時分割駆動方法では、１フレーム期間内の特定期間に
高電圧パルスが印加されるので、高速応答のＳＴＮ液晶
を用いたとき、フレームレスポンス現象による表示コン
トラストの低下が指摘されている。そこでこれを解決す
る方法が、ＳＩＤ９２ Ｄｉｇｅｓｔ 「Ａｃｔｉｖｅ
Ａｄｄｒｅｓｓｉｎｇ Ｍｅｔｈｏｄｆｏｒ Ｈｉｇ
ｈ−Ｃｏｎｔｒａｓｔ Ｖｉｄｅｏ−Ｒａｔｅ ＳＴＮ
Ｄｉｓｐｌａｙ」に提案されている。これは、全ての
行電極に直交性を持つ関数に従った電圧を同時に与え、
列電極には、その列の全ての表示情報と行電極に与えた
関数の積和演算の結果に従った電圧を与えて表示する方
法である。上記公知例の方式によれば、上記電圧平均化
法のように特定期間に高電圧パルスが印加されることな
く小きざみに電圧が分散されるので、高速応答ＳＴＮ液
晶を用いたときに発生するフレームレスポンス現象を低
減し、高コントラスト表示が実現できるとされている。
以下上記公知例の方式について、図２，図１３を用いて
詳細に説明する。図２は、Ｎ行Ｍ列のマトリックス型の
液晶表示部の構造を示す図であり、行電極と列電極の交
点で表示の１ドットを構成している。Ｎ個の行電極に
は、それぞれｆ（１），ｆ（２），ｆ（３），…………
…，ｆ（Ｎ）の関数で示される電圧が印加されて、Ｍ個
の列電極には、それぞれｇ（１），ｇ（２），ｇ
（３），………，ｇ（Ｍ）の関数で示される電圧が印加
される。Ｕ（ｉ，ｊ）は、ｉ行ｊ列の交点のドットに印
加される電圧を示し、これはｆ（ｉ）とｇ（ｊ）の差電
圧である。図１３は、ウォルシュ関数とよばれる直交関
数で、分割数＝８の例を示している。ウォルシュ関数
は、分割数＝Ｔとするとき、Ｔ本の直交する関数系から
なる。今、分割数＝Ｔのウォルシュ関数からＮ本を選び
（Ｔ≧Ｎ）、この関数に従った電圧を図２の液晶表示部
の表示部の行電極に与えるとすると、ｆ（ｉ），ｇ
（ｊ）は、

【０００３】

【数１】

【０００４】となる。ここで、Ｆは、

【０００５】

【数２】

【０００６】で示される定数であり、Ａｉ（Δｔｋ）は
ウォルシュ関数で＋１または−１の値を取り、Ｉ（ｉ，
ｊ）は、ｉ行，ｊ列の交点のドット表示情報を示し、表
示オンのときには−１、表示オフのときには＋１の値を
取るものとする。この時ドットＵ（ｉ，ｊ）の印加電圧
Ｕ（ｉ，ｊ）は、

【０００７】

【数３】

【０００８】となる。ここで、Ｕ（ｉ，ｊ）の電圧実効
値を〈Ｕ（ｉ，ｊ）〉とすると、

【０００９】

【数４】

【００１０】従って、表示オンのとき

【００１１】

【数５】

【００１２】表示オフのとき

【００１３】

【数６】

【００１４】を得ることからＴ個のウォルシュ関数から
Ｎ個を選びだす組みあわせにかかわらず、表示オン、表
示オフでそれぞれ等しい実効値を得ることができる。更
に、上記公知文献に掲載された方法によると、液晶に印
加される電圧は、時分割駆動法のように特定期間に電圧
が印加されることなく小きざみに分散され、従って、フ
レームレスポンス現象を低減されるので、高コントラス
ト表示を実現することができると記載されている。以上
のように上記公知例の方式によれば、高速応答のＳＴＮ
液晶を用いたとき、フレームレスポンス現象を低減し、
高コントラストな表示を実現することができる。

【００１５】

【発明が解決しようとする課題】上記従来技術では、直
交性をもつウォルシュ関数に従った電圧を行電極に与え
るために、選択するウォルシュ関数で行電圧の変化点数
が異なる。例えば、図１３のウォルシュ関数では、Ф
（０）は変化点数０、Ф（１）は変化点数１、Ф(２）
は変化点数２、………、Ф（７）は変化点数７となって
おり、８個の各関数の全てが、それぞれ異なった変化点
数となっている。ところで、マトリックス型の液晶表示
装置の行電極と列電極は、電気抵抗をもっている。さら
に行電極と列電極の間に液晶材料が挟まれた構造となっ
ているので、各電極間で、静電容量を持っている。した
がって、行電極，列電極に与える各電圧は、電極の抵抗
と液晶セルの持つ静電容量のために電圧波形の変化点に
おいて波形鈍りを発生し、電圧実効値が低下する。その
ため、上記ウォルシュ関数に従った電圧を行電極に与え
た場合、各電圧の変化点数の違いから、電圧の実効値の
低下する割合が各行で異なるので、表示むらが発生する
原因となる。

【００１６】本発明の目的は、上記公知例の方式におい
て、行電圧の変化点の数を等しくすることで、電圧の実
効値の低下を行によらず等しくし、表示むらを改善した
液晶表示装置及びその駆動方法を提供することである。

【００１７】

【課題を解決するための手段】上記課題を解決するため
に、本発明では、以下のように構成される。Ｎ行の行電
極と、Ｍ列の列電極で構成され、該行電極と該列電極の
交点のドットを、該行電極と該列電極に印加されるそれ
ぞれの電圧波形の電圧差の実効値で表示オン，表示オフ
を表示するマトリックス型液晶表示装置において、直交
関数に従い同時に２本以上の行電極に電圧を印加する方
法であり、直交関数を同時に反転する手段を持つことを
特徴とする。更に２フレーム期間において、全ての行電
圧の変化点の数を等しくする手段を持つことを特徴とす
る。

【００１８】

【作用】上記発明により、液晶に印加される行電圧の直
交性を失わずに、全ての行電圧の実効値を等しくできる
ので、行電圧の変化点での実効値低下を、各行で一定と
することができ、行による表示むらを改善することがで
きる。更に２フレーム期間において、全ての行電圧の変
化点数を等しくすることで、行電圧の変化点数による実
効値の低下を行によらず一定とし、行による表示むらを
改善することができる。

【００１９】

【実施例】以下、本発明の実施例を図１〜図２４を用い
て説明する。まず、本発明による液晶の駆動原理につい
て、図２，図２３を用いて説明する。図２は、Ｎ行Ｍ列
のマトリックス型の液晶表示装置の構造を示す図であ
り、Ｎ個の行電極とＭ個の列電極のそれぞれの交点で表
示画素を構成している。Ｎ個の行電極には、それぞれｆ
（１），ｆ（２），………，ｆ（Ｎ）で示される互いに
直交する関数で示される電圧が印加される。この時、ｉ
行目の行電極に与える電圧ｆ(ｉ）は、式（１）で与え
られ、Ｍ個の列電圧のｊ行目の列電圧に与える電圧ｇ
(ｊ）は、式（２）で与えられる。ここでＡｉ（Δｔ
ｋ）は、分割数Ｔ（Ｔ≧Ｎ）のウォルシュ関数で＋１ま
たは−１の値を取る。この時、Ｉ（ｉ，ｊ）は、ｉ行ｊ
列目の画素の表示情報を表わし、表示オンの時は、−
１、表示オフの時は、＋１の値を取るとすると、ｉ行ｊ
列目の画素に印加される電圧Ｕ（ｉ，ｊ）は、式（４）
で与えられ、その実行値〈Ｕ（ｉ，ｊ）〉は、式（５）
で与えられる。

【００２０】ここで式（２）に注目すると、表示情報Ｉ
（ｉ，ｊ）は、±１の値を取り、直交関数Ａｉ（Δｔ
ｋ）も±１の値を取る。式（２）の積和の各項は、Ｉ
（ｉ，ｊ）とＡｉ（Δｔｋ）の取る値の組み合わせで、
積和演算の結果は決定する。すなわち、Ｉ（ｉ，ｊ）＝
Ａ（Δｔｋ）＝＋１または、Ｉ（ｉ，ｊ）＝Ａ（Δｔ
ｋ）＝−１の数を一致数Ｄとして定義すると、式（２）
は、次のように変換できる。

【００２１】

【数７】

【００２２】従って、実際に列電極に与える電圧ｇ
（ｊ）は、式（８）に従って計算される。尚、Ｄの取り
うる範囲は、０〜Ｎである。

【００２３】以上の計算は、Ｎ行の行電極全てにウォル
シュ関数Ａｉ（Δｔｋ）に従った電圧ｆ（ｉ）を与えて
いる例であるが、Ｎ行の行電極をｍ個ずつｎ組の小ブロ
ックに分割して、各小ブロックにたいして、順番にウォ
ルシュ関数に従った電圧を与え、その他の小ブロックに
は、０ボルトとなる電圧を与える方法が考えられる。こ
の例を図２３に示す。図２３は、Ｎ行の行電極に与える
関数を示すタイムチャートである。図２３の例のよう
に、始めのｍ行の小ブロックにｄ期間のみウォルシュ関
数に従った電圧を与える。そして、ΔＴ＝ｎ×ｄ後に再
び元の小ブロックから順番に行電圧が与えられる。この
ように各行に与える電圧ｆ（ｉ）を

【００２４】

【数８】

【００２５】で与えられる。ここで、Ｓｉ（Δｔｋ）
は、±１または０の値を持つ直交関数で、図２３のよう
に、Ｎ個の行電圧のうち、ｍ個が±１の値を取り、残り
のＮ−ｍ個は、０の値を取るものとする。この時、各列
電極に与える電圧ｇ（ｊ）を

【００２６】

【数９】

【００２７】で与えるとすると、ｉ行ｊ列に印加される
電圧Ｕ（ｉ，ｊ）は、

【００２８】

【数１０】

【００２９】となり、その実行値〈Ｕ（ｉ，ｊ）〉は、

【００３０】

【数１１】

【００３１】で与えられる。式（１３）は、式（５）と
同じであり、図２３のように部分的にＮ個の行電圧のう
ち、ｍ個の行電圧にウォルシュ関数に従った電圧を与え
ても正しく表示オン，表示オフの実効値を与えることが
できる。尚、この場合においても一致数Ｄ’を定義する
ことができる。すなわち式（１１）において、Ｓｉ（Δ
ｔｋ）＝０となるＮ−ｍ個の積和演算は省略でき、Ｓｉ
（Δｔｋ）＝±１となるｍ個の積和演算にのみ着目する
と、

【００３２】

【数１２】

【００３３】と変換できる。実際に、列電極に与える電
圧ｇ（ｊ）は、式（１４）に従って計算される。更に、
式（１４）において、Ｄ’の取りうる値は、０〜ｍの間
であり、式（８）に示すＤよりも値の範囲は狭い。この
ことは、ｇ（ｊ）を求める計算量をＮからｍに減らせる
ことを意味しており、以下の実施例では、Ｍ＝６４０，
Ｎ＝４８０，ｍ＝６，ｎ＝８０，ｄ＝２として説明す
る。

【００３４】次に、各図の構成を説明する。

【００３５】図１は、本発明の液晶表示装置の１実施例
のブロック図である。１は表示データ、２はドットクロ
ック、３は水平クロック、４は垂直クロック、５は列信
号発生手段、６は基準クロック生成手段、１０は行関数
発生手段、１８は列ドライバ、１９は行ドライバ、２０
は液晶パネルである。表示データ１，ドットクロック
２，水平クロック３，垂直クロック４は、図示せぬ表示
信号源、例えばパーソナルコンピュータやワードプロセ
ッサの表示コントローラから出力される。この表示デー
タ１，ドットクロック２，水平クロック３，垂直クロッ
ク４は、列信号発生手段５へ入力される。６は基準クロ
ック生成手段であり、列信号発生手段５と行関数発生手
段１０の動作の基準となる基準クロック７，分散クロッ
ク２１，分割クロック８，フレームクロック９を発生す
る。１０は行関数発生手段であり、基準クロック６に従
い行ドライバ１９への信号となる行ドライバデータ１
５，行ドライバシフトクロック１６，行ドライバラッチ
クロック１７を、また列信号発生手段５への信号となる
行関数データ１４を発生する。列信号発生手段５は、行
関数データ１４，表示データ１等から、列ドライバデー
タ１１，列ドライバシフトクロック１３，列ドライバラ
ッチクロック１２を生成する。

【００３６】図２は、Ｎ行Ｍ列のマトリックス型の液晶
パネル２０の構成である。液晶パネル２０は、Ｎ行の行
電極とＭ列の列電極を、マトリックス状に配置した構成
である。そして、行電極と列電極の各交点は画素であ
り、液晶パネル２０では、Ｎ×Ｍ個の画素を持つ。ｉ行
目の行電極には、行電圧ｆ（ｉ）が、ｊ列目の列電極に
は、列電圧ｇ（ｊ）が印加されるとすると、交点のｉ行
ｊ列目の画素には、その差電圧Ｕ（ｉ，ｊ）が印加され
る。液晶は印加電圧の実効値に依存して、表示オンと表
示オフの状態を取るので、ｉ行ｊ列目の画素は、Ｕ
（ｉ，ｊ）の実効値に従って表示状態が決定される。

【００３７】図３は、列信号発生手段５の構成を示す。
２７は書き込み手段、３０はフレームメモリ、３１は読
みだし手段、３３は演算手段、３５，３６はタイミング
調整手段である。書き込み手段２７は、ドットクロック
２，水平クロック３，垂直クロック４から、列アドレス
２８，行アドレス２９を発生しフレームメモリ３０へ出
力する。表示データ１は、列アドレス２８，行アドレス
２９に従い、フレームメモリ３０に記憶される。読みだ
し手段３１は、基準クロック７，分散クロック２１，分
割クロック８，フレームクロック９により、列アドレス
４５，ブロックアドレス３２を発生する。フレームメモ
リ３０は、記憶された表示データを列アドレス４５，ブ
ロックアドレス３２で、読みだしデータ３９として出力
する。演算手段３３は、読みだしデータ３９，行関数デ
ータ１４から、後述する演算方法に従って、列ドライバ
データ１１を出力する。

【００３８】図４は、書き込み手段２７の詳細な構成を
示す。４０はドットカウンタで、４１は水平カウンタで
ある。ドットカウンタ４０は、ドットクロック２を計数
して列アドレス２８を発生し、Ｍ回計数すると、水平ク
ロック３でクリアされる。水平カウンタ４１は、水平ク
ロック３を計数し行アドレス２９を発生し、Ｎ回計数す
ると、垂直クロック４でクリアされる。

【００３９】図５は書き込み手段２７のタイミング図で
ある。

【００４０】図６は、フレームメモリ３０へ記憶されて
いる表示データ１のメモリマップである。表示データ１
は、行アドレス２９，列アドレス２８によって、ｉ行ｊ
列を示すメモリ上に書き込まれる。

【００４１】図７は、基準クロック生成手段６の詳細を
示す図である。４２は基準発振器、４３はＭ進カウン
タ、４４はｄ進カウンタ、４６はｋ進カウンタである。
Ｍ進カウンタ４３は、基準発振器４２の出力である基準
クロック７を計数して、分割クロック２１を発生する。
ｄ進カウンタ４４は、分散クロック２１を計数して、分
割クロック８を発生する。ｋ進カウンタ４６は、分散ク
ロック８をＴ／（Ｍ×ｄ）回計数して、フレームクロッ
ク９を発生する。

【００４２】図８は、基準クロック生成手段６の各部の
タイミング図である。

【００４３】図９は、読みだし手段３１の構成を示す。
２２は列カウンタ、２３はブロックカウンタである。列
カウンタ２２は、基準クロック７をＭ回計数し、列アド
レス４５を発生する。ブロックカウンタ２３は、分割ク
ロック８をｎ回計数し、ブロックアドレス３２を発生す
る。

【００４４】図１０は、演算手段３３の構成であり、４
７は排他的論理和回路、４８はデコーダである。排他的
論理和回路４７は、読みだしデータ３９と行関数データ
１４との間で排他的論理和演算をする。そして、その結
果をデコーダ４８に出力する。デコーダ４８は、上記排
他的論理和演算の結果、論理１となったビットを数えた
ものを列ドライバデータ１１とする。

【００４５】図１１は、読みだし手段３１、フレームメ
モリ３０、演算手段３３の動作の詳細を説明するタイミ
ング図である。

【００４６】図１２は、行関数発生手段１０の詳細な構
成を示す図である。２４は分散クロックカウンタ、２５
はキャリーカウンタ、２６は分割クロックカウンタ、３
４はＮ進カウンタ、３７は反転信号生成手段、３８は直
交関数メモリ、４９は加算器、５０は乗算器、５１は除
算器、５２は比較器、５３は論理積回路、５４はタイミ
ング調整手段、５５は反転手段、５６はＰＳ変換手段、
５７は分散クロックカウント値、５８はキャリーカウン
ト値、５９はキャリー、６０は分割クロックカウント
値、６１はＮ進カウント値、６２はステータス信号、６
３は乗算値、６４はシーケンスアドレス、６５は反転信
号、６６は直交関数メモリデータ、６７はイネーブル信
号、６８は除算値である。分散クロックカウンタ２４
は、分散クロック２をｄ回計数して、分散クロックカウ
ント値５０を出力する。分割クロックカウンタ２６は、
分割クロック２をｎ回計数してキャリー５９を発生す
る。キャリカウンタ２５は、キャリー５９をＴ／ｄ回計
数してキャリーカウント値５１を発生する。キャリーカ
ウント値５１は、乗算器５０でｄ倍され、乗算値６３を
出力する。分散クロックカウント値５７と、乗算値６３
は、加算器４９により加算され、シーケンスアドレス６
４を出力する。直交関数メモリ３８は、シーケンスアド
レス６４に従い、直交関数メモリデータ６６を出力す
る。反転信号生成手段３７は、フレームクロック９とキ
ャリー５９で反転信号６５を生成する。反転手段５５
は、直交関数メモリデータ６６を反転信号６５に従い、
ビット毎に反転し、行関数データ１４を発生する。Ｎ進
カウンタ３４は、Ｎ個の基準クロックを計数したときに
停止する自己停止型のカウンタであり、分散クロック２
１で停止状態が解除される。計数した値は、Ｎ進カウン
ト値６１として出力する。またステータス信号６２は、
カウンタが停止している状態か否かを示す信号であり、
論理０が停止状態で、論理１が計数状態を示す。除算器
５１は、Ｎ進カウント値６１をｍで除算し、余りを切り
上げた除算値６８を出力する。分割クロックカウント値
６０と除算値６８は、比較器５２により、比較を行い、
値が同じときは論理１で、異なるときは論理０となるイ
ネーブル信号６７を出力する。ステータス信号６２と基
準クロック７は、論理積回路５３により論理積をとるこ
とで、行ドライバシフトクロック１６を生成する。ＰＳ
変換手段５６は、イネーブル信号が論理０のとき、行関
数の値０に相当する行ドライバデータ１５とし、イネー
ブル信号が論理１のとき、行ドライバシフトクロックに
従って行関数データ１４を並列直列変換しつつ、行関数
の値±１に相当する行ドライバデータ１５を出力する。

【００４７】図１３は、分割数８のウォルシュ関数であ
る。

【００４８】図１４は、直交関数メモリ３８へ記憶され
ている直交関数データの一例である。直交関数メモリ３
８には、図１３のウオルシュ関数のうちФ（０）とФ
（７）を除いた６本が、＋１のとき論理１、−１のとき
論理０として書き込まれてある。

【００４９】図１５は、分散クロックカウンタ２４、分
割クロックカウンタ２６、キャリーカウンタ２５、加算
器４９、直交関数メモリ３８の動作を示すタイミング図
である。

【００５０】図１６は、反転信号生成手段３７の詳細な
構成を示す。反転信号生成手段３７は、フレームクロッ
ク２分の１カウンタ６７とキャリー２分の１カウンタ７
０とＮＯＲゲート７３から構成される。フレームクロッ
ク２分の１カウンタ６９は、フレームクロック９を２分
周し、フレームクロック２分周信号７１を生成する。キ
ャリー２分の１クロック７０は、キャリー５９を２分周
し、キャリー２分周信号７２を生成する。フレームクロ
ック２分周信号７１とキャリー２分周信号７２は、ＮＯ
Ｒゲート７３で論理和否定を取り、反転信号６５を出力
する。

【００５１】図１７は、反転手段５５の詳細な構成を示
す。直交関数メモリデータ６６は、反転信号６５によ
り、排他的論理和回路７４で、並列に排他的論理和演算
が行われ、反転信号６５が論理０の時、直交関数メモリ
データ６６がそのまま行関数データ１４として出力さ
れ、反転信号６５が論理１のとき、直交関数メモリデー
タ６６は、論理反転されて行関数データ１４として出力
される。

【００５２】図１８は、反転信号生成手段３７のタイミ
ングを示すタイミング図である。

【００５３】図１９，図２０は、１つのブロックに対す
る直交関数メモリデータ６６と行関数データ１４と反転
信号６５の関係を示す。直交関数メモリデータ６６は、
２フレームの間に、１つの小ブロックに対して、図１９
に示すФ（１），Ф（２），Ф（３），Ф（４），Ф
（５），Ф（６）の論理１、論理０からなるｍ＝６本の
データからなる。これが、反転信号６５と反転手段５５
において、排他的論理和演算をするため、図１９のФ
（１）が図２０のФ’（１）に、図１９のФ（２）が図
２０のФ’（２）に、………、図１９のФ（６）が図２
０のФ’（６）にビット反転され、図２０に示すФ’
（１），Ф’（２），Ф’（３），Ф’（４），Ф’
（５），Ф’（６）からなる行関数データを得る。

【００５４】図２１に比較器とＰＳ変換手段の動作のタ
イミング図を示す。

【００５５】図２２に行データのタイミング図を示す。

【００５６】図２３は液晶パネル２０の行電極に印加さ
れる電圧の例である。Ｎ行の行電極は、ｍ個ずつｎ組の
小ブロックに分割され、１組の小ブロックに対しｄ回の
直交関数に従った行電圧を与えられた後、次の小ブロッ
クにも同様にｄ回の行電圧を与えられる。以下同様にｎ
組の小ブロックに、順番にｄ回の行電圧を与えられる。
そして期間ΔＴ＝ｎ×ｄ後に再び元の小ブロックに順番
に行電圧が与えられる。分割数＝Ｔからなるウォルシュ
関数を直交関数とすると、１フレーム期間はｎ×Ｔとな
る。本発明では、特に断わりが無いかぎり、Ｍ＝６４
０，Ｎ＝４８０，ｍ＝６，ｎ＝８０，ｄ＝２とする。

【００５７】図２４は、液晶パネル２０の行電極から２
フレーム期間において印加される行電圧波形の１例であ
る。

【００５８】以上のような構成の実施例の動作を説明す
る。

【００５９】図１に示す液晶表示装置において、列信号
発生手段５は、各種の表示信号源から送られてくる、表
示データ１，ドットクロック２，水平クロック３，垂直
クロック４を受け取る一方、行関数発生手段１０から、
行関数データ１４を受け取り、列ドライバデータ１１に
変換して、列ドライバ１８へ送出する。また基準クロッ
ク生成手段６は、列信号発生手段５と行関数発生手段１
０の動作の基準となる、基準クロック７，分散クロック
２１，分割クロック８，フレームクロック９を生成す
る。行関数発生手段１０は、行関数データ１４を生成
し、行ドライバ１９にたいしては、行ドライバデータ１
５、行ドライバシフトクロック１６、行ドライバラッチ
クロック１７を生成し出力する一方、列信号発生手段５
は、表示データ１と行関数データ１４の間で、後述する
演算処理を施し、列ドライバデータ１１、列ドライバラ
ッチクロック１２、列ドライバシフトクロック１３を生
成し、列ドライバ１８へ出力する。列ドライバ１８は、
列ドライバデータ１１を列ドライバシフトクロック１３
で順次取り込み、列ドライバラッチクロック１２で、取
り込んだ列ドライバデータ１１を一斉に液晶パネル２０
へ列電極電圧として出力する。同様に、行ドライバ１９
は、行ドライバデータ１５を、行ドライバシフトクロッ
ク１６で順次取り込み、行ドライバラッチクロック１７
で、取り込んだ行ドライバデータ１５を一斉に液晶パネ
ル２０ヘ行電極電圧として出力する。この様にして、列
ドライバデータ１８から出力される列電極電圧と、行ド
ライバ１９から出力される行電極電圧が、液晶パネル２
０に印加され、その差電圧の実効値に従って、液晶パネ
ル２０の各ドットの表示状態が決定される。

【００６０】次に基準クロック生成手段６の動作の詳細
を図７，図８を用いて説明する。

【００６１】図７に示す基準クロック生成手段６は、基
準クロック７を計数することで分散クロック２１、分割
クロック８、フレームクロック９を得る。図８のタイミ
ング図に示すように、分散クロック２１は、基準クロッ
ク７をＭ＝６４０個計数する毎に出力する。分割クロッ
ク８は分散クロック２１をｄ＝２個計数する毎に出力す
る。フレームクロック９は、分割クロック８を（ｎ×
Ｔ）／ｄ＝３２０個計数する毎に出力する。以上の様に
生成される基準クロック７，分散クロック２１，分割ク
ロック８，フレームクロック９は、図１の列信号発生手
段５と行関数発生手段１０にそれぞれ出力される。

【００６２】次に列信号発生手段５の詳細を、図３，図
４，図５，図６，図９，図１０，図１１を用いて説明す
る。列信号発生手段５は、図３のように構成される。図
３において、表示データ１，ドットクロック２，水平ク
ロック３，垂直クロック４は、図５のタイミング図が示
すように、ドットクロック２と同期して、表示データ１
がＵ（１，１），Ｕ（１，２），………，Ｕ（１，
Ｍ），Ｕ（２，１），Ｕ(２，２），………，Ｕ（Ｎ，
Ｍ）と送られてくる。この表示データ１は、書き込み手
段２７で生成される行アドレス２９，列アドレス２８に
従い、フレームメモリ３０に記憶される。書き込み手段
２７は、図４のように構成され、フレームメモリ３０の
書き込む位置を指定する行アドレス２９、列アドレス２
８を生成する。列アドレス２８は、表示データ１と同期
したドットクロック２を計数し、１水平期間を示す水平
クロック３でクリアされる。すなわち図５のタイミング
図に示すように、ドットクロック２を順番に１，２，
３，……Ｍと計数したものを列アドレス２８とし、水平
クロック３で列アドレス２８は１にクリアされる。ま
た、行アドレス２９は、水平クロック３を計数し、１垂
直期間を示す垂直クロック４でクリアされる。すなわち
図５のタイミング図に示すように、水平クロック３を順
番に１，２，３，……Ｎと計数したものを行アドレス２
９とし、水平クロック３で行アドレス２９は１にクリア
される。このように、生成された列アドレス２８，行ア
ドレス２９に従い、フレームメモリ３０に表示データが
書き込まれる。表示データ１を書き込んだフレームメモ
リ３０のメモリマップ図を図６に示す。Ｕ（１，１），
Ｕ（１，２），………，Ｕ（１，Ｍ），Ｕ（２，１），
Ｕ（２，２），………，Ｕ（Ｎ，Ｍ）と順番に送られて
きた表示データ１は、図６に示すように、列アドレス２
８，行アドレス２９に従って、フレームメモリ３０に記
憶される。このように記憶されている表示データ１は、
図３の読みだし手段３１で、読みだしデータ３９として
読みだされる。読みだし手段３１の詳細な構成を図９，
図１１を用いて説明する。図９は読みだし手段３１の詳
細を示し、読みだし手段３１は、列アドレス４５，ブロ
ックアドレス３２を生成する。列アドレス４５は、列カ
ウンタ２２により基準クロック７を計数し、分散クロッ
ク２１でクリアされる。すなわち、図１１のタイミング
図に示すように、基準クロック７を順番に、１，２，３
……，Ｍと計数したものを列アドレス４５とし、分散ク
ロック２１で列アドレス４５は、１にクリアされる。ま
た、ブロックアドレス３２は、分割クロック８を計数
し、フレームクロック９でクリアされる。すなわち、図
１１のタイミング図に示すように、分割クロック７を順
番に、１，２，３……，ｎと計数したものをブロックア
ドレス３２とし、フレームクロック９で１にクリアされ
る。このようにして得られた列アドレス４５，ブロック
アドレス３２をもとに、フレームメモリ３０のデータが
読みだしデータ３９として読みだされる。読みだしデー
タ３９は、１度にｍ＝６個のデータが同時に読みだされ
る。例えば、列アドレス４５が’２’、ブロックアドレ
ス３２が’１’のとき、図６のフレームメモリのメモリ
マップ図に従い、Ｕ（１，２），Ｕ（２，２），Ｕ
（３，２），Ｕ（４，２），Ｕ（５，２），Ｕ（６，
２）が同時に読みだされる。尚、読みだしデータ３９
は、該当の画素が表示オンのとき論理１、該当の画素が
表示オフのとき論理０で表される。

【００６３】読みだしデータ３９は、演算手段３３にお
いて後述する行関数データ１４と演算され、列ドライバ
データ１１として出力される。演算手段３３は、図１０
に示されるように排他的論理和回路４７と、デコーダ４
８から構成される。まず、読みだしデータ３９は排他的
論理和回路４７において、行関数データ１４と、排他的
論理和演算が行われる。デコーダ４８では、演算結果を
式２において論理１となったビット数を数え上げる。例
えば読みだしデータが、’１’’０’’０’’１’’
０’’１’であり、行関数データ１４が、’１’’
１’’０’’１’’０’’０’のときデコーダ４７への
入力は、’０’’１’’０’’０’’０’’１’とな
る。よって論理１となったビット数を数え上げることに
より、列ドライバデータ１１は、’２’となる。このよ
うに、排他的論理和演算とその数え上げにより、式２
は、置き換えることができる。

【００６４】行関数発生手段１０は、図１２に示す構成
で実現される。行関数発生手段１０は、基準クロック
７，分散クロック２１，分割クロック８，フレームクロ
ック９から行関数データ１４，行ドライバデータ１５，
行ドライバシフトクロック１６，行ドライバラッチクロ
ック１７を生成する。分散クロックカウンタ２４は、分
散クロック２１をｄ個計数するｄ進カウンタである。分
散クロックカウンタ２４は、分散クロック２１を１，
２，３，……ｄと順番に計数し、その値を、分散クロッ
クカウント値５７として、加算器４９へ出力する。分割
クロックカウンタ２６は、分割クロック８をｎ個計数す
るｎ進カウンタであり、分散クロック８を１，２，３，
……ｎと順番に計数し、その値を、分割クロックカウン
ト値６０として、比較器５２へ出力すると共に、分割ク
ロック８を、ｎ＝６０個計数するごとにキャリー５９を
発生し、キャリーカウンタ２５と反転信号生成手段３７
へ出力する。キャリーカウンタ２５は、キャリー５９を
Ｔ／ｄ個計数するＴ／ｄ進カウンタであり、キャリー５
９を、１，２，３，……，Ｔ／ｄと順番に計数し、その
値をキャリーカウント値５８として、乗算器５０に出力
する。キャリーカウント値５８は、乗算器５０によりｄ
倍されることで、乗算値６３となり、更に乗算値６３
は、加算器４９において分散クロックカウント値５７と
加算され、シーケンスアドレス６４として直交関数メモ
リ３８に記憶されている値を直交関数メモリデータ６６
として読みだす。

【００６５】これらの分散クロックカウンタ２４と分割
クロックカウンタ２６と直交関数メモリデータ６６のタ
イミング図を図１５に示す。例えば、分散クロックカウ
ント値５７が’０’、キャリーカウント値が’０’のと
きシーケンスアドレスは’０’となる。次に分散クロッ
ク２１が入力されるとシーケンスアドレスは’１’とな
る。次に分散クロック２１が入力されると、分散クロッ
クカウント値５７は’０’であり、キャリーカウント値
５８は’０’であるためシーケンスアドレス６４は’
０’となる。このようにシーケンスアドレス６４は、’
０’，’１’，’０’………と’０’と’１’が交互に
ｄ×ｎ＝１２０回変化した後キャリーカウント値が１と
なり、シーケンスアドレス６４は’２’,’３’,’
２’,’３’,’２’………と’２’と’３’が交互に１
２０回変化する。その後キャリーカウント値５８が’
３’となり、シーケンスアドレス６４が’６’，’
７’，’６’，’７’，’６’………と交互に１２０回
変化した後フレームクロック９で全てがクリアされる。
即ち直交関数メモリ３８がｎ×ｄ回読みだされると１フ
レームが終了する。

【００６６】直交関数メモリ３８に記憶された値は、加
算器４９の出力であるシーケンスアドレス６４に従い、
１度に１つのシーケンスの記憶値がパラレルに直交関数
データ６６として出力される。例えば、シーケンスアド
レス６４の値が’０’のとき、パラレルに読みだされる
直交関数データ６６は、’１’，’１’，’１’，’
１’，’１’，’１’であり、シーケンスアドレス６４
の値が’１’のとき、直交関数データ６６は、’
１’，’１’，’１’，’０’，’０’，’０’とな
る。図１２に示す反転信号生成手段３７は、図１６に示
すように奇数フレームと偶数フレームの論理が異なるフ
レーム２分周信号７１を生成するフレームクロック２分
の１カウンタ６９と、キャリー５９を２分周しキャリー
２分周信号７２を生成するキャリー２分の１カウンタ７
０と、フレームクロック２分周信号７１とキャリー２分
周信号７２の論理和否定を行うＮＯＲゲート７３からな
る。反転信号生成手段３７のフレームクロック６９は、
図１８に示すタイミング図のように、フレームクロック
９のパルスが入力される毎に、フレームクロック２分周
信号７１の論理が反転する。また同様に、キャリー２分
周信号７２は、キャリー５９のパルスが入力される毎に
論理が反転する。そして、フレームクロック２分周信号
７１とキャリー２分周信号７２の論理和否定をＮＯＲゲ
ート７３で行い、反転信号６５を得る。反転信号６５
は、図１８に示すように奇数フレームのとき論理０とな
り、偶数フレームのときキャリー信号７２の論理を反転
した信号であり、これが、図１２の反転手段５５へ入力
される。

【００６７】次に直交関数であるウォルシュ関数につい
て述べる。一般にウォルシュ関数は、その生成則

【００６８】

【数１３】

【００６９】に従い、ｎ＝０，１，２，………Ｔ−１の
Ｔ本のウォルシュ関数が生成される。ここで０≦ｘ≦１
をＴ個に分割すると、変化点は分割上にくる。Фｎ
（ｘ）をФ（ｎ）と書くようにし、変化点の数をｈ
（ｎ）とする。Фｎ（０）とФｎ（１）が異なるとき
は、１個の変化点として数えるものとする。この時次の
関係が成立する。

【００７０】１．ｈ（ｎ）＝２×〔ｎ／２〕 ２．ｈ（ｎ）＋ｈ（Ｔ−１−ｎ）＝Ｔ ３．Ф（ｎ）の変化点においてФ（Ｔ−１−ｎ）は変化
点を持たない。

【００７１】さらにウォルシュ関数の同じ分割位置にあ
る値を、＋１を−１に、−１を＋１に変換しても直交性
は失われない。反転信号６５でビットごとに反転された
行関数データ１４は、奇数フレームでФ（ｎ）のとき、
偶数フレームでは、Ф（Ｔ−１−ｎ）となるように生成
される。そのため、ｈ（ｎ）＋ｈ（Ｔ−１−ｎ）＝Ｔよ
り変化点数は、ｎに関わらず２フレーム期間において一
定値Ｔとなる。

【００７２】次に、図１２において、行ドライバデータ
１５を生成するために、Ｎ進カウンタ３４，除算器５
１，比較器５２，ＰＳ変換手段５６の動作を説明する。
Ｎ進カウンタ３４は、基準クロック７をＮ個計数するＮ
進カウンタであり、基準クロック７を、１，２，３，…
…，Ｎと順番に計数し、その値を、Ｎ進カウント値６１
として、除算器５１へ出力すると共に、Ｎ＝４８０個の
基準クロック７を計数したときに停止する自己停止型の
カウンタであり、分散クロック２１で停止状態が解除さ
れ、再び基準クロック７の計数を始める。またＮ進カウ
ンタ３４は、ステータス信号６２を生成する。ステータ
ス信号６２は、Ｎ進カウンタ３４が、計数状態のとき論
理１、停止状態のとき論理０となりＮ進カウンタ３４が
計数状態か、停止状態かを示す。ここで、Ｎ進カウンタ
３４が計数状態とは、分散クロック２１が入力された直
後から、基準クロック７を１，２，３，……，Ｎと順番
に計数している途中の状態であり、停止状態とは、基準
クロック７をＮまで計数した直後から、次に分散クロッ
ク２１が入力されるまでの間である。このようにステー
タス信号６２は、基準クロック７とともに論理積回路５
３に入力され、その結果を行ドライバシフトクロック１
６とする。Ｎ進カウンタ３４は、基準クロック７を計数
した値をＮ進カウント値６１とし、Ｎ個の基準クロック
７を計数した後からは、Ｎ進カウンタ３４の動作が停止
し、基準クロック７の入力にもかかわらず、Ｎ進カウン
ト値６１は計数されない停止状態になる。そして、分散
クロック２１が入力されることで、Ｎ進カウンタ３４
は、停止状態が解除され再び基準クロック７の計数状態
に移行する。ここで、Ｎ進カウンタ３４が計数状態と
は、分散クロック２１が入力された直後から、このよう
に、Ｎ進カウンタ３４の状態を示すステータス信号６２
は、図２１のように、基準クロック７が計数されている
あいだ論理１となり、Ｎ個の基準クロックの計数を終了
した後は、論理０となる。また分散クロック２１で基準
クロック７の計数を再開するので論理１となる。このよ
うに出力されたＮ進カウント値６１は、除算器５１に入
力される。除算器５１は、Ｎ進カウント値６１をｍ＝６
で除算して、余りを切り上げるような除算器である。例
えば、Ｎ進カウント値６１の値が１〜６のとき余り切上
げの除算を行うと、除算値６８の値は１となり、Ｎ進カ
ウント値６１が１３〜１８のとき除算値６８は、３とな
る。このように生成された除算値６８は、比較器５２に
入力され、分割クロックカウント値６０と比較される。
そして、除算値１８の値と分割クロックカウント値６０
の値が等しいときは、イネ−ブル信号６７の論理を１と
し、等しくないときは、論理を０とする。例えば、図２
１のように分割クロックカウント値が｀２｀のとき、除
算値が｀２｀となったときのみイネーブル信号が論理１
となる。次にＰＳ変換手段５６は行関数データ１４をイ
ネーブル信号６７と、行ドライバシフトクロック１６か
ら行ドライバデータ１５に変換する。この動作を図２２
に示す。行ドライバデータ１５は、行関数データ１４と
イネーブル信号６７から

【００７３】

【表１】

【００７４】に従って変換される。例えば、６ビットの
行関数データ１４が、’１’’０’’０’’１’’
１’’０’のときイネーブル信号６７が論理１の間に、
行ドライバシフトクロック１６に従って並列直列変換さ
れてさらに表１に従って行ドライバデータ１５は、’１
１’’１０’’１０’’１１’’１１’’１０’とな
る。一方、イネーブル信号６７が、論理０の場合は、行
関数データ１５は、’００’’００’’００’’０
０’’００’’００’となる。行ドライバデータ１５
が’００’のとき、行ドライバ１９からは、０ボルトの
行電圧を出力し、’１１’のときは、式（１０）に従っ
て−√ｎＦボルト、’１０’のときは、＋√ｎＦボルト
の行電圧が出力される。図２４に実際に行ドライバ１９
から出力される行電圧波形の例を示す。また、行ドライ
バラッチクロック１７は、分散クロック２１からタイミ
ング調整手段５４で行ドライバ１５の出力されるタイミ
ングに微調整されて生成される。

【００７５】以上の方法により生成された行電極の電圧
波形は、少ない直交関数メモリを用いて、２フレームに
たいし、全ての変化点数が、一定の２×（Ｔ／２）とな
る。

【００７６】更に、行関数データ１４にたいして、２フ
レーム期間を基準とし、奇数フレームと偶数フレームが
反転した信号、例えば、奇数フレームが、論理１，論理
０，論理０，論理０，論理１，論理０，論理０，論理１
と変化するとき、偶数フレームは、論理０，論理１，論
理１，論理１，論理０，論理１，論理１，論理０となる
ような任意の信号を生成する。この信号の生成手段とし
て、乱数発生装置を持つことで実現できる。図１７にお
ける行関数データ１４の後段に別の排他的論理和回路を
設け、この信号と行関数データ１４を新しく設けた排他
的論理和回路で排他的論理和演算をおこなった信号を新
しく行関数データ１４とすると、この行関数データ１４
もまた変化点数が全て等しくなる。且つ、この場合は、
乱数発生装置で液晶印加電圧波形は、一定の周波数とな
らない特徴を示す。

【００７７】更に直交関数メモリ３８に行関数データ１
４と等しい論理値を２フレーム分格納しておき、２フレ
ームを基準として読みだすようにしても本発明は、実現
可能である。

【００７８】更に直交関数メモリの記憶値は、図１４と
同じで、奇数フレームと偶数フレームの読みだす直交関
数を換えることでも実現できる。すなわち、奇数フレー
ムをФ（ｎ）とすると、偶数フレームはФ（Ｔ−１−
ｎ）、例えば分割数８のとき奇数フレームをФ（２）と
すると偶数フレームはФ（５）となるようにしても本発
明は、実現できる。

【００７９】また、上記実施例では、Ｎ＝４８０，ｍ＝
６，ｎ＝８０として回路構成、動作の説明をしたが、こ
れに限定することなく本発明は実施できる。例えば、Ｎ
＝ｍ＝４８０，ｎ＝１の場合は、従来例のアクティブア
ドレッシング方式で、全ての行電圧の変化点数を等しく
することができる。従って、行電圧の変化点数で発生す
る波形鈍りに伴う実効値低下による表示むらを改善する
ことができる。

【００８０】以上のような動作に基づき本発明は実施す
ることができる。

【００８１】

【発明の効果】以上のように、本発明によると、液晶に
印加する全ての行の行電圧の変化点数を等しくすること
ができ、行電圧の変化点で発生する波形鈍りにともなう
実効値低下による表示むらを改善することができる。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の実施例のブロック図で
ある。

【図２】Ｎ行Ｍ列のマトリックス型の液晶表示部を示す
図である。

【図３】列信号発生手段５の構成図である。

【図４】書き込み手段２７の構成図である。

【図５】書き込み手段２７のタイミング図である。

【図６】フレームメモリ３０のメモリマップ図である。

【図７】基準クロック生成手段６の構成図である。

【図８】読みだし手段３１の構成図である。

【図９】読みだし手段３９の構成図である。

【図１０】演算手段１１の構成図である。

【図１１】読みだし手段３１，フレームメモリ３０，演
算手段１１のタイミング図である。

【図１２】行関数発生手段１０の構成図である。

【図１３】分割数８のウォルシュ関数を示す図である。

【図１４】直交関数のメモリマップ図である。

【図１５】分散クロックカウンタ２４と分割クロックカ
ウンタ２６とキャリーカウンタ２５と直交関数メモリデ
ータ６６のタイミング図である。

【図１６】反転信号生成手段３７の構成図である。

【図１７】反転手段５５の構成図である。

【図１８】反転信号生成手段３７のタイミング図であ
る。

【図１９】ウォルシュ関数の例を示す図である。

【図２０】反転信号６５と反転したときのウォルシュ関
数の例を示す図である。

【図２１】Ｎ進カウンタ３４，除算器５１，比較器５２
のタイミング図である。

【図２２】比較器５２とＰＳ変換手段５６のタイミング
図である。

【図２３】液晶に印加される行電圧のタイミング図であ
る。

【図２４】液晶に印加される行電圧の印加波形の１例を
示す図である。

【符号の説明】

１…表示データ、２…ドットクロック、３…水平クロッ
ク、４…垂直クロック、５…列信号発生手段、６…基準
クロック生成手段、７…基準クロック、８…分割クロッ
ク、９…フレームクロック、１０…行関数発生手段、１
１…列ドライバデータ、１２…列ドライバラッチクロッ
ク、１３…列ドライバシフトクロック、１４…行関数デ
ータ、１５…行ドライバデータ、１６…行ドライバシフ
トクロック、１７…行ドライバラッチクロック、１８…
列ドライバ、１９…行ドライバ、２０…液晶パネル、２
１…分散クロック、２２…列カウンタ、２３…行カウン
タ、２４…分散クロックカウンタ、２５…キャリーカウ
ンタ、２６…分割クロックカウンタ、２７…書き込み手
段、２８…列アドレス、２９…行アドレス、３０…フレ
ームメモリ、３１…読みだし手段、３２…ブロックアド
レス、３３…演算手段、３４…Ｎ進カウンタ、３５…タ
イミング調整手段、３６…タイミング調整手段、３７…
反転信号生成手段、３８…直交関数メモリ、３９…読み
だしデータ、４０…ドットカウンタ、４１…水平カウン
タ、４２…基準発振器、４３…Ｍ進カウンタ、４４…ｄ
進カウンタ、４５…列アドレス、４６…ｋ進カウンタ、
４７…排他的論理和回路、４８…デコーダ、４９…加算
器、５０…乗算器、５１…除算器、５２…比較器、５３
…論理積回路、５４…タイミング調整手段、５５…反転
手段、５６…ＰＳ変換手段、５７…分散クロックカウン
ト値、５８…キャリーカウント値、５９…キャリー、６
０…分割クロックカウント値、６１…Ｎ進カウント値、
６２…ステータス信号、６３…乗算値、６４…シーケン
スアドレス、６５…反転信号、６６…直交関数メモリデ
ータ、６７…イネーブル信号、６８…除算値、６９…フ
レームクロック２分の１カウンタ、７０…キャリー２分
の１カウンタ、７１…フレームクロック２分周信号、７
２…キャリー２分周信号、７３…ＮＯＲゲート、７４…
排他的論理和回路。

Claims (4)

【特許請求の範囲】
1. 【請求項１】Ｎ行の行電極とＭ列の列電極で構成され、
   該行電極と該列電極の交点のドットを該行電圧と該列電
   圧に印加されるそれぞれの電圧波形の電圧差の実効値で
   表示オン，表示オフを表示するマトリックス型液晶表示
   装置において、行電圧に印加される電圧波形を反転させ
   る信号を生成する手段を持つことを特徴とするマトリッ
   クス型液晶表示装置。
2. 【請求項２】Ｎ行の行電極とＭ列の列電極で構成され、
   該行電極と該列電極の交点のドットを該行電圧と該列電
   圧に印加されるそれぞれの電圧波形の電圧差の実効値で
   表示オン，表示オフを表示し、複数行の行電極に対し直
   交関数に従った電圧波形を印加するマトリックス型液晶
   表示装置において、該行の電圧を同時に反転させること
   で、直交性を保ったまま駆動させることができる駆動手
   段を持つことを特徴とするマトリックス型液晶表示装
   置。
3. 【請求項３】請求項２のマトリックス型液晶表示装置に
   おいて、単位時間における該行の変化点数を等しくした
   電圧を印加することを特徴とするマトリックス型液晶表
   示装置。
4. 【請求項４】Ｎ行の行電極とＭ列の列電極で構成され、
   該行電極と該列電極の交点のドットを該行電圧と該列電
   圧に印加されるそれぞれの電圧波形の電圧差の実効値で
   表示オン，表示オフを表示するマトリックス型液晶表示
   装置において、行電極に印加させる波形をフレーム期間
   を単位として複数種類備え、該複数種類の波形をフレー
   ム毎に切換えるとき、単位時間における各行の電圧変化
   点数を等しくしたことを特徴とするマトリックス型液晶
   表示装置。