JPH07135796A

JPH07135796A - 負荷制御装置

Info

Publication number: JPH07135796A
Application number: JP5279564A
Authority: JP
Inventors: Tatsuo Yokoyama; 達夫横山; Masaaki Sato; 雅昭佐藤
Original assignee: Denso Ten Ltd
Current assignee: Denso Ten Ltd
Priority date: 1993-11-09
Filing date: 1993-11-09
Publication date: 1995-05-23

Abstract

(57)【要約】【目的】車載用の負荷制御装置において、ＥＣＵと負
荷とを接続する信号線に流れる電流の通電／非通電制御
に起因して生じるノイズを抑制する。【構成】負荷制御装置１は、大略的に制御装置（ＥＣ
Ｕ）２と負荷３とが制御信号線Ｌ１で接続されて構成さ
れており、前記ＥＣＵ２は、中央演算処理回路（ＣＰ
Ｕ）６と、入力インタフェイス５と、定電圧回路４とを
備えて構成され、また前記負荷３は、負荷素子８と駆動
素子７とを備えて構成される。前記負荷素子８へ駆動電
流を出力する駆動素子７は前記負荷３内に一体で設けら
れるので、ＥＣＵ２から制御信号線Ｌ１を流れる制御信
号は、数ｍＡ〜十数ｍＡの微弱な電流でよい。したがっ
て、前記制御電流の通電／非通電制御に伴って生じるノ
イズを抑制することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、車載用に好適に実施さ
れ、電磁ソレノイドやモータなどの負荷を制御する負荷
制御装置に関する。

【０００２】

【従来の技術】図７は、車載用として用いられる典型的
な従来技術である負荷制御装置８１の構成を示すブロッ
ク図である。燃料噴射量および点火時期、あるいは自動
変速機の変速段などの各種制御装置には、電気的エネル
ギーを機械的エネルギーに変換するソレノイド、ＤＣモ
ータ、ステッピングモータなどの負荷８２が備えられて
おり、該負荷８２の動作状態は、制御装置８３（以下
「ＥＣＵ」と略す）の通電／非通電によって制御され
る。

【０００３】車室内に設けられるＥＣＵ８３は、ハイレ
ベルの＋Ｂライン８８からの電源電圧が入力される定電
圧回路８４と、センサ等から出力された信号の波形整形
などを行う入力インタフェイス８５と、前記入力インタ
フェイス８５から出力された信号が入力され、所望とす
る各種演算を行う中央演算処理回路８６（以下「ＣＰ
Ｕ」と略す）と、前記ＣＰＵ８６の演算結果に基づい
て、該ＣＰＵ８６が出力する制御信号に対応して前記負
荷８２を連続あるいは断続通電駆動する駆動素子８７と
などを備えて構成される。

【０００４】前記ＥＣＵ８３と、たとえばエンジンルー
ムに設けられる負荷素子８２との間の駆動電流のやりと
りは、駆動信号線Ｌ８１，Ｌ８２を介して行われ、前記
駆動電流の大きさは、いわゆる流し出しおよび吸込みと
もに数百ｍＡ以上である。

【０００５】図８は、故障診断機能を備える他の従来技
術の負荷制御装置９１の構成を示すブロック図である。
ＣＰＵ９２は、制御信号線Ｌ９１を介して駆動素子９３
へ制御信号を出力し、前記駆動素子９３は、前記制御信
号を受けて駆動信号線Ｌ９５，Ｌ９６を介して負荷９４
へ駆動電流を出力する。このとき、前記負荷９４と駆動
素子９３との間の駆動電流を、ダイアグ信号線Ｌ９２，
Ｌ９３を介してＣＰＵ９２へフィードバックする。これ
らのＣＰＵ９２への入力によって、前記駆動信号線Ｌ９
５，Ｌ９６の断線・天絡・地絡などが検出される。ま
た、ダイアグ信号線Ｌ９４を介してＣＰＵ９２へ入力さ
れるダイアグ信号によって、駆動素子９３のショートま
たはオープンなどの異常が検出される。

【０００６】このように、典型的な従来技術では、駆動
素子８７，９３はＥＣＵ８３，９５に内蔵されている。

【０００７】

【発明が解決しようとする課題】上述の従来技術では、
駆動信号線Ｌ８１，Ｌ８２；Ｌ９５，Ｌ９６は、数百ｍ
Ａ以上の駆動電流の通電／非通電が繰返され、それに伴
って発生するノイズがＥＣＵ８３，９５の＋Ｂライン８
８および接地ライン８９に混入し、前記ＥＣＵ８３，９
５の誤動作を招いたり、ノイズがラジオのアンテナケー
ブルに輻射してラジオの放送が聞きづらくなることがあ
る。

【０００８】したがって、各駆動素子の電力損失を考慮
に入れた放熱板や筺体寸法の設定、ならびにＥＣＵ内の
温度上昇に対応した部品の選定が必要とされるので、設
計の手間およびコストがかかる。

【０００９】また、駆動電流に起因して、電圧降下や、
接地ラインの接地電位の上昇を生じることがあり、たと
えば排ガス中の酸素濃度を検出するための酸素濃度セン
サから出力された１Ｖ程度の小信号を処理するために、
ＥＣＵの接地ラインと負荷の接地ラインとを別個に設定
しなければならず、配線が複雑化してしまうという問題
もある。さらにまた、負荷素子あるいは駆動信号線の天
絡・地絡に起因するＥＣＵの破壊を防ぐために、前記負
荷素子に対応した各駆動素子毎の過電流対策が必要とさ
れる。

【００１０】本発明の目的は、負荷素子の通電／非通電
制御に起因する不具合の発生を抑えることができる負荷
制御装置を提供することである。

【００１１】

【課題を解決するための手段】本発明は、制御回路から
の制御出力に応答して駆動素子が負荷へ電源からの電力
を供給する負荷制御装置において、前記駆動素子を負荷
に一体で設け、該駆動素子と前記制御回路とを信号線で
接続することを特徴とする負荷制御装置である。

【００１２】また本発明は、前記負荷には、さらに該負
荷の動作状態を診断する故障診断回路を一体で設け、該
故障診断回路の診断結果を信号線で前記制御回路に入力
することを特徴とする。

【００１３】さらにまた本発明は、複数の各負荷毎の診
断結果を論理和もしくは論理積で前記信号線に出力する
ことを特徴とする。

【００１４】

【作用】本発明に従えば、たとえばソレノイドやインジ
ェクタなどの負荷素子を駆動するトランジスタなどの駆
動素子は、ＥＣＵなどの制御回路からの制御出力に応答
して前記負荷素子へ電源からの電力を供給する。このよ
うに構成される負荷制御装置において、前記駆動素子は
負荷内に一体で設けられ、また該駆動素子と前記制御回
路とは制御信号線を介して接続される。

【００１５】したがって、前記制御信号線に流れる電流
は、前述の先行技術で述べた負荷の駆動電流のような大
電流ではなく微弱な電流であるので、前記制御回路にお
ける耐ノイズ対策などを省略または簡略化することがで
きる。

【００１６】また好ましくは、前記負荷と一体で故障診
断回路を設け、該故障診断回路は前記負荷素子の動作状
態を診断し、その診断結果は信号線を介して前記制御回
路に入力される。したがって前述の従来技術では、制御
回路側でしか故障を検知できないので、制御回路と負荷
とを接続する制御信号線の天絡・地絡・断線ならびに駆
動素子および負荷素子の短絡・断線などの故障箇所を正
確に検出することができなかったけれども、本発明で
は、前記故障箇所を正確に検出することができる。

【００１７】また好ましくは、複数の負荷素子毎の診断
結果は、論理和もしくは論理積で信号線に出力される。
したがって、前記信号線の削減が可能となる。

【００１８】

【実施例】図１は、本発明の第１実施例である車載用の
負荷制御装置１の構成を示すブロック図である。この負
荷制御装置１は、ＥＣＵ２と負荷３とが制御信号線Ｌ１
で接続されて構成される。前記ＥＣＵ２は、定電圧回路
４と、入力インタフェイス５と、ＣＰＵ６とを備えて構
成され、車室内に設けられる。また前記負荷３は、リレ
ーやモータなどで実現される負荷素子８と、パワートラ
ンジスタなどで実現される駆動素子７とが一体化して構
成され、たとえばエンジンルームに設けられる。

【００１９】前記負荷制御装置１に関連して設けられる
各種のセンサから出力された信号は、前記入力インタフ
ェイス５へ入力されて波形整形を受けた後、ＣＰＵ６へ
出力される。前記ＣＰＵ６は、前記信号に基づいて負荷
３の制御量を演算し、その演算結果に対応した制御信号
を制御信号線Ｌ１を介して前記負荷３へ出力する。前記
制御信号の通電／非通電の周期、すなわちデューティ
は、前記負荷３の制御量に対応して変化される。駆動素
子７は前記制御信号に応答して負荷素子８に対して、た
とえば数百ｍＡ以上の駆動電流を出力し、これによって
前記負荷素子８の制御を行う。

【００２０】このように本実施例では、数百ｍＡ以上の
大電流を出力する駆動素子７が負荷３内に設けられるの
で、ＥＣＵ２と負荷３とを接続する制御信号線Ｌ１を流
れる制御信号は、数ｍＡ〜十数ｍＡ程度の微弱な電流で
よく、したがって負荷素子８の駆動電流の通電／非通電
制御時に伴って発生するノイズがハイレベルの＋Ｂライ
ン９または接地ライン１０に混入することを抑制するこ
とができる。

【００２１】また、＋Ｂライン９と負荷素子８とは最短
距離で接続される。すなわち、負荷素子８は＋Ｂライン
９からの電力によって直接駆動されるので、前記ＥＣＵ
２における＋Ｂライン９ａの電圧降下や、接地電位の上
昇が抑制される。したがって、負荷素子８の動作電圧範
囲を拡大して、制御性を向上することができるととも
に、＋Ｂライン９，９ａに電力を供給するバッテリの電
圧変動にも対応することができる。

【００２２】図２は、本発明の第２実施例である負荷制
御装置１１の構成を示す回路図である。この負荷制御装
置１１は、大略的に、ＥＣＵ１２と負荷１３とが制御信
号線Ｌ１１で接続されて構成されている。前記ＥＣＵ１
２は、演算処理を行うＣＰＵ１４と、トランジスタＱ１
１，Ｑ１２と、抵抗Ｒ１１〜Ｒ１６とを備えて構成され
る。前記トランジスタＱ１１のベースはプルアップ抵抗
Ｒ１１と分圧抵抗Ｒ１２とを介して基準電源ライン１６
に接続され、エミッタは接地され、コレクタは抵抗Ｒ１
４，Ｒ１５を介してハイレベルの＋Ｂライン１５に接続
される。また、前記トランジスタＱ１２のベースは前記
抵抗Ｒ１４，Ｒ１５との接続点Ｐ１１に接続され、エミ
ッタは＋Ｂライン１７に接続され、コレクタは電流制限
用抵抗Ｒ１６を介して制御信号線Ｌ１１に接続され、負
荷１３に対して制御電流を流し出して出力する。

【００２３】前記負荷１３は、ソレノイドＳ１１と、ト
ランジスタＱ１３と、電界効果トランジスタ（ＦＥＴ）
Ｑ１４と、逆起電力吸収用ダイオードＤ１１とを備えて
構成される。前記トランジスタＱ１３のベースは、電流
制限用抵抗Ｒ１７と抵抗Ｒ１８との接続点Ｐ１２に接続
され、エミッタは接地され、コレクタは抵抗Ｒ１９を介
して＋Ｂライン１５に接続される。

【００２４】ＣＰＵ１２の端子Ｐ１０がローレベルであ
るときにはトランジスタＱ１１のベースがローレベルと
なって該トランジスタＱ１１は遮断しており、端子Ｐ１
０がハイレベルとなると、分圧抵抗Ｒ１２，Ｒ１３を介
してトランジスタＱ１１のベースがハイレベルとなっ
て、該トランジスタＱ１１が導通する。トランジスタＱ
１１が導通すると、該トランジスタＱ１１がトランジス
タＱ１２のベース電流を引張り込み、かつ抵抗Ｒ１４の
端子間に電位差が生じて、前記トランジスタＱ１２が導
通する。トランジスタＱ１２が導通すると、電流制限用
抵抗Ｒ１６で制限された制御電流が、制御信号線Ｌ１１
を介して負荷１３に与えられる。

【００２５】前記制御電流は、さらにＲ１７で制限さ
れ、トランジスタＱ１３のベースおよび抵抗Ｒ１８に与
えられる。これによって、抵抗Ｒ１８の端子間に生じる
電位差によってトランジスタＱ１３が導通する。トラン
ジスタＱ１３が導通すると、ＦＥＴＱ１４のゲート電圧
がローレベルとなり、該ＦＥＴＱ１４が導通し、ソレノ
イドＳ１１に＋Ｂライン１５からの励磁電流が供給され
る。たとえば、電流制限用抵抗Ｒ１６，Ｒ１７はそれぞ
れ２．４ＫΩ、＋Ｂライン１７の電位が１４Ｖであると
すると、前記制御電流は２．９ｍＡとなる。

【００２６】また、トランジスタＱ１２が遮断すると、
トランジスタＱ１３が遮断し、ＦＥＴＱ１４のゲート電
圧がハイレベルとなるので、ソレノイドＳ１１への励磁
電流の供給が遮断される。このとき、ソレノイドに発生
した逆起電力は、ダイオードＤ１１を介してバイパスさ
れて除去される。

【００２７】このように本実施例では、ＥＣＵ１２から
制御信号を流し出して負荷を制御するので、前記制御信
号線Ｌ１１が短絡または断線した場合には、前記制御信
号は負荷１３に入力されないこととなって、該負荷１３
は非動作状態となり、フェイルセーフを容易に実現する
ことができる。

【００２８】また、前記制御信号は、＋Ｂライン１５の
リークや、電磁干渉による誘起電流にも誤動作を招かな
い程度の微弱電流であるので、少なくともＥＣＵ１２と
制御信号線Ｌ１１とのコネクタ端子に金メッキ処理を施
す必要はなく、生産コストを削減することもできる。

【００２９】図３は、本発明の第３実施例であるダイア
グノーシス機能を有する負荷制御装置２１の構成を示す
ブロック図である。ダイアグノーシス機能は、制御信号
系統および負荷２３などの故障を検出するための各種診
断機能である。図３に示される負荷制御装置２１は、大
略的に、ＥＣＵ２２と負荷２３とが制御信号線Ｌ２１お
よびダイアグ信号線Ｌ２２で接続されて構成されてい
る。前記ＥＣＵ２２は、ＣＰＵ２４、制御バッファ２
５、ダイアグバッファ２６，２７を備えて構成され、ま
た負荷２３は、駆動素子２８、負荷素子２９および故障
検知回路３０を備えて構成される。

【００３０】前記ＣＰＵ２４の出力端子Ｐ２０に接続さ
れる制御バッファ２５からは、制御信号線Ｌ２１を介し
て負荷２３へ制御信号が出力され、この制御信号はま
た、ダイアグバッファ２６を介して再びＣＰＵ２４の入
力端子Ｐ２１にフィードバックされる。これによって、
前記制御信号が正しく出力されているか否かを検出する
ことができる。また、前記負荷２３は、該負荷２３およ
び制御信号線Ｌ２１の異常を検出するダイアグ信号を故
障検知回路３０から出力し、ダイアグ信号線Ｌ２２を介
してＣＰＵ２４へ入力する。これによって、制御信号線
Ｌ２１および負荷２３に発生した異常を検出することが
できる。

【００３１】図４は、フェイルセーフ機能を有する負荷
制御装置３１の構成を示す回路図である。本実施例で
は、フェイルセーフ機能を実現するために、ＣＰＵ３４
内にはウインドコンパレータ３５が設けられる。前記フ
ェイルセーフ機能は、ＥＣＵ３２内の接続点Ｐ３１の電
位から、制御信号線Ｌ３１の天絡・地絡・断線の状態が
検出されることによって実現される。前記ウインドコン
パレータ３５による正常状態の判定電圧範囲は、たとえ
ば接続点Ｐ３１の電位をＶａとすると、Ｖｃｃ／４＜Ｖ
ａ＜３Ｖｃｃ／４で表される。

【００３２】ＦＥＴＱ３１の導通／遮断動作はＣＰＵ３
４によってデューティ制御されており、前記ＦＥＴＱ３
１が導通すると、制御信号線Ｌ３１に基準電圧Ｖｃｃが
印加されて制御電流が出力されるとともに、コンデンサ
Ｃ３１が充電される。該コンデンサＣ３１の端子間電圧
によって、前記デューティに対応した平均電圧を得るこ
とができる。前記コンデンサＣ３１の端子電圧は、高入
力抵抗値を有する抵抗Ｒ３２と、ダイオードＤ３３，Ｄ
３４を介してウインドコンパレータ３５へ入力される。

【００３３】前記制御電流は、電流制限用抵抗Ｒ３１で
微弱電流に制限された後、電流検知用抵抗Ｒ３３から制
御信号線Ｌ３１を介して負荷３３へ出力される。負荷３
３に入力された制御電流は、電流制限用抵抗Ｒ３４によ
って制限された後、トランジスタＱ３２のベースおよび
抵抗Ｒ３５に与えられ、該抵抗Ｒ３５の端子間に生じる
電位差によって前記トランジスタＱ３２が導通する。ト
ランジスタＱ３２が導通すると、抵抗Ｒ３７を介してＦ
ＥＴＱ３３のゲート電圧がローレベルとなり、該ＦＥＴ
Ｑ３３が導通され、ソレノイド３６に＋Ｂライン３５か
ら励磁電流が供給される。また、トランジスタＱ３２が
遮断するとソレノイド３６への励磁電流の供給が遮断さ
れる。このときソレノイド３６に発生した逆起電力は、
ダイオードＤ３５を介してバイパスされて除去される。

【００３４】たとえば、前記制御信号線Ｌ３１が＋Ｂラ
イン３５へ天絡したときには、接続点Ｐ３１の電位は＋
Ｂとなり、＋Ｂ＞３Ｖｃｃ／４であるので、前記ウイン
ドコンパレータ３５は前記制御信号線Ｌ１の異常を検知
する。このとき、接続点Ｐ３２および点Ｐ３４の電位は
ともにＶｃｃで、＋Ｂ＞Ｖｃｃであるので、ダイオード
Ｄ３１，Ｄ３３を介して天絡電流がバイパスされ、ＦＥ
ＴＱ３１およびウインドコンパレータ３５が保護され
る。

【００３５】また、接地ラインへ地絡したときには、接
続点Ｐ３１の電位は０Ｖとなり、０＜Ｖｃｃ／４である
ので、ウインドコンパレータ３５は前記制御信号線Ｌ３
１の異常を検知する。このとき、点Ｐ３２および点Ｐ３
４の電位はともに０であるので、ダイオードＤ３２，Ｄ
３４が作動して、ＦＥＴＱ３１およびウインドコンパレ
ータ３５が保護される。

【００３６】さらにまた、断線したときには、接続点Ｐ
３１の電位はＶｃｃとなり、ウインドコンパレータ３５
は前記制御信号線Ｌ３１の異常を検知する。

【００３７】このように本実施例では、制御信号線Ｌ３
１と負荷３３との異常を識別することができる。

【００３８】図５は、本発明の第４実施例である負荷の
故障検出回路を備える負荷制御装置４１の構成を示す回
路図である。前記負荷制御装置４１は、大略的に、ＥＣ
Ｕ４２と負荷４３とが、制御信号線Ｌ４１およびダイア
グ信号線Ｌ４２を介して接続されており、前記負荷４３
は、検知回路４７と、トランジスタＱ４１と、抵抗Ｒ４
１〜Ｒ４３とを備えて構成され、また前記ＥＣＵ４２は
トランジスタＱ４２と抵抗Ｒ４４〜Ｒ４６を備えて構成
されている。

【００３９】前記検知回路４７が異常を検知すると該検
知回路４７からローレベルの電圧が出力され、抵抗Ｒ４
２の端子間に生じる電位差によってトランジスタＱ４１
が導通し、抵抗Ｒ４３で電流量の制限を受けたダイアグ
信号がダイアグ信号線Ｌ４２を介してＥＣＵ４２へ入力
される。ＥＣＵ４２に入力されたダイアグ信号は、抵抗
Ｒ４４で制限された後、トランジスタＱ４２のベースお
よび抵抗Ｒ４５に与えられ、該抵抗Ｒ４５の端子間に生
じる電位差によって前記トランジスタＱ４２が導通す
る。これによって、ＣＰＵ４４のダイアグ入力端子Ｐ４
２がローレベルとなる。

【００４０】このように本実施例では、負荷４３に発生
した故障が検知回路４７で検出され、ダイアグ信号線Ｌ
４２を介してＣＰＵ４４へダイアグ信号として出力され
ることによって、制御信号線Ｌ４１のみならず、負荷４
３の異常までも検知することができる。また、ダイアグ
信号は微弱な電流であるので、電磁干渉による誘起電流
などによる誤検知を防止することができる。

【００４１】図６は、本発明の第５実施例である負荷５
１の構成を示す回路図であり、該負荷５１の負荷素子に
はステップモータ５４が用いられる。前記負荷５１は、
大略的に駆動バッファ５２、検知回路５３、ステップモ
ータ５４、トランジスタＱ５１，Ｑ５２、ＦＥＴＱ５３
〜Ｑ５６および抵抗Ｒ５１〜５４などを備えて構成され
る。

【００４２】前記ステップモータ５４は、相互にずれた
２つの位相、たとえばＡ相、Ｂ相の駆動電流で駆動され
る。前記ＦＥＴＱ５３，Ｑ５５は、前記Ａ相の駆動電流
を導出するために用いられ、また前記ＦＥＴＱ５４，Ｑ
５６は、前記Ｂ相の駆動電流を導出するために用いられ
る。前記駆動バッファ５２は、制御信号線Ｌ５１を介し
て入力された制御信号に対応して、前記ＦＥＴＱ５３，
Ｑ５４のスイッチング状態が、前記ＦＥＴＱ５５，Ｑ５
６のスイッチング状態とそれぞれ反対となるように、か
つ、前記ＦＥＴＱ５３，Ｑ５５の切換タイミングと、前
記ＦＥＴＱ５４，Ｑ５６の切換わりタイミングとが相互
にずれるように導通／遮断駆動される。

【００４３】ＥＣＵから出力された制御信号は、駆動バ
ッファ５２を介してＦＥＴＱ５３〜Ｑ５６に与えられ
る。たとえば、ＦＥＴＱ５３が導通、かつＦＥＴＱ５５
が遮断の場合、前記ＦＥＴＱ５３を介して、＋Ｂライン
５５から抵抗Ｒ５２を介する励磁電流がコイルＣ１に与
えられ、該コイルＣ１に磁界を発生させる。このよう
に、Ｃ１〜Ｃ４のコイルにそれぞれ与えられる励磁電流
によって発生する磁界が、前記モータ５４の回転子を回
転駆動する。

【００４４】しかしながら、前記コイルＣ１〜Ｃ４のう
ち少なくともいずれか１つ、たとえばコイルＣ１に励磁
電流が供給されている状態で、トランジスタＱ５３がオ
ープン状態となると、コイルＣ１で発生した逆起電力が
接続点Ｐ５１からダイオードＤ５１および抵抗Ｒ５２を
介して＋Ｂラインへ還流される。このとき抵抗Ｒ５２の
端子間に生じる電位差によってトランジスタＱ５１が導
通し、該トランジスタＱ５１のコレクタ電流が抵抗Ｒ５
３に与えられる。これによって抵抗Ｒ５３の端子電圧が
上昇して検知回路５３が故障の発生を検知し、トランジ
スタＱ５２のベースをローレベルとし、該トランジスタ
Ｑ５２を導通する。トランジスタＱ５２が導通すると、
該トランジスタＱ５２のコレクタ電流が抵抗Ｒ５４で制
限されてダイアグ信号としてダイアグ信号線Ｌ５２を介
してＥＣＵへ出力される。

【００４５】このように本実施例では、駆動素子である
トランジスタＱ５１〜Ｑ５６や負荷素子であるコイルＣ
５１〜Ｃ５４にそれぞれ対応して、ダイアグ信号線Ｌ５
２を設ける場合に比べて、該ダイアグ信号線の本数を削
減することができる。

【００４６】たとえば、前記駆動素子がアンチスキッド
制御装置の油圧ユニットの場合、６〜８本必要であった
制御信号線Ｌ５１ならびにダイアグ信号線Ｌ５２をそれ
ぞれ２本に削減することができる。

【００４７】また本発明において、負荷に内蔵される駆
動素子や故障検知回路は、負荷の発熱への対策として、
耐熱性、高温作動性が要求されるが、動作温度や接合温
度の高い半導体部品で構成することによって、該負荷を
エンジンルーム内に設置することが可能となる。

【００４８】

【発明の効果】以上のように本発明によれば、駆動素子
が負荷素子と一体で設けられ、駆動素子は制御信号線を
介して制御回路から入力される微弱な制御信号によって
駆動されるので、制御回路における耐ノイズ対策などの
不具合対策を簡略化することができるとともに、前記負
荷素子の動作電圧範囲が広がり、制御性の向上が可能と
なり、また電源電圧の変動にも対応することができる。

【００４９】また好ましくは、負荷素子の動作状態を診
断する故障診断回路を負荷に一体に設け、この診断結果
を信号線を介して前記制御回路に入力するので、制御信
号線だけでなく、駆動素子および負荷素子の故障も検知
することができる。

【００５０】さらにまた好ましくは、複数の各負荷毎の
診断結果は、論理和もしくは論理積で信号線に出力され
るので、信号線を削減することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例である負荷制御装置１の構
成を示すブロック図である。

【図２】本発明の第２実施例である負荷制御装置１１の
構成を示す回路図である。

【図３】本発明の第３実施例であるダイアグノーシス機
能を有する負荷制御装置２１の構成を示すブロック図で
ある。

【図４】フェイルセーフ機能を有する負荷制御装置３１
の構成を示す回路図である。

【図５】本発明の第４実施例である負荷の故障検出回路
を有する負荷制御装置４１の構成を示す回路図である。

【図６】本発明の第５実施例である負荷５１の構成を示
す回路図である。

【図７】典型的な従来技術である負荷制御装置８１の構
成を示すブロック図である。

【図８】他の従来技術である故障診断機能を有する負荷
制御装置９１の構成を示すブロック図である。

【符号の説明】

１，１１，２１，３１，４１負荷制御装置２，１２，２２，３２，４２ＥＣＵ３，１３，２３，３３，４３，５１負荷４定電圧回路５入力インタフェイス６ＣＰＵ７，２８，４５駆動素子８，２９，４６負荷素子Ｌ１，Ｌ１１，Ｌ２１，Ｌ３１，Ｌ４１，Ｌ５１制御
信号線

Claims

【特許請求の範囲】

【請求項１】制御回路からの制御出力に応答して駆動
素子が負荷へ電源からの電力を供給する負荷制御装置に
おいて、前記駆動素子を負荷に一体で設け、該駆動素子と前記制
御回路とを信号線で接続することを特徴とする負荷制御
装置。
【請求項２】前記負荷には、さらに該負荷の動作状態
を診断する故障診断回路を一体で設け、該故障診断回路
の診断結果を信号線で前記制御回路に入力することを特
徴とする請求項１記載の負荷制御装置。
【請求項３】複数の各負荷毎の診断結果を論理和もし
くは論理積で前記信号線に出力することを特徴とする請
求項２記載の負荷制御装置。