JPH07135438A - 対数変換回路 - Google Patents
対数変換回路Info
- Publication number
- JPH07135438A JPH07135438A JP5281173A JP28117393A JPH07135438A JP H07135438 A JPH07135438 A JP H07135438A JP 5281173 A JP5281173 A JP 5281173A JP 28117393 A JP28117393 A JP 28117393A JP H07135438 A JPH07135438 A JP H07135438A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- emitter
- output
- iin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】
【目的】 温度変動の影響を受けることなく対数変換を
実現できる対数変換回路を提供する。 【構成】トランジスタＱ1 のエミッタに入力電流Ｉinを
流す。トランジスタＱ2のエミッタに基準電流Ｉref を
流す。トランジスタＱ1 ，Ｑ2 のベース・エミッタ間電
圧の差電圧をもとにバイアス電流Ｉo を、（Ｉin）1/n
と（Ｉref ）1/nの比に分割された電流の差電流を出力
する。ｎを２以上の整数に選び、出力電流Ｉout を入力
電流Ｉinの対数値に近似した関数出力として得る。
実現できる対数変換回路を提供する。 【構成】トランジスタＱ1 のエミッタに入力電流Ｉinを
流す。トランジスタＱ2のエミッタに基準電流Ｉref を
流す。トランジスタＱ1 ，Ｑ2 のベース・エミッタ間電
圧の差電圧をもとにバイアス電流Ｉo を、（Ｉin）1/n
と（Ｉref ）1/nの比に分割された電流の差電流を出力
する。ｎを２以上の整数に選び、出力電流Ｉout を入力
電流Ｉinの対数値に近似した関数出力として得る。
Description
【０００１】
【産業上の利用分野】この発明は、アナログ回路におけ
る対数変換回路に関する。
る対数変換回路に関する。
【０００２】
【従来の技術】ダイオードの順方向特性やトランジスタ
のベース・エミッタ間の電圧は、流れる電流に対して対
数特性を示すため、従来よりこの特徴を利用して対数変
換回路や逆対数変換回路が広い分野に応用されてきた。
対数変換回路は、単にダイオードを使用した回路より、
トランジスタを使用した回路の方が精度が高く、使用で
きる信号振幅範囲も広いため、図３のような回路を基本
にしたものが用いられてきた。この回路の出力電圧Ｖo
は、入力電流Ｉinに対して次式で表すことができる。
のベース・エミッタ間の電圧は、流れる電流に対して対
数特性を示すため、従来よりこの特徴を利用して対数変
換回路や逆対数変換回路が広い分野に応用されてきた。
対数変換回路は、単にダイオードを使用した回路より、
トランジスタを使用した回路の方が精度が高く、使用で
きる信号振幅範囲も広いため、図３のような回路を基本
にしたものが用いられてきた。この回路の出力電圧Ｖo
は、入力電流Ｉinに対して次式で表すことができる。
【０００３】 Ｖo ＝−（ｋＴ／ｑ）・ｌｎ（Ｉin／Ｉｓ） ……（１） ｋ：ボルツマン定数 ｑ：電子素量 Ｉｓ：トランジスタの飽和電流 Ｔ：絶対温度 この式は、出力電圧が入力電流に対して対数特性をもつ
ことを示しているが、温度変化に対する影響が極めて大
きいという欠点を持っている。温度により影響を受ける
パラメータは、式（１）では主としてＴとＩｓである。
特にＩｓは温度が１０℃上昇するごとに２倍に増加して
しまう。
ことを示しているが、温度変化に対する影響が極めて大
きいという欠点を持っている。温度により影響を受ける
パラメータは、式（１）では主としてＴとＩｓである。
特にＩｓは温度が１０℃上昇するごとに２倍に増加して
しまう。
【０００４】このような欠点を緩和する手段としては、
例えば『アナログＩＣ活用テクニック』（斉藤著、日本
放送出版協会発行、昭和６２年）のＰ１７９の図７−３
に示してあるように、２個のトランジスタを使い、トラ
ンジスタのＶBEが周囲の温度で変化するのを相殺して安
定度を高める手法が知られている。しかし、この方法も
上記文献に記載されているように、出力電圧がゼロとな
る点以外での出力は、絶対温度に比例するという問題を
持っている。温度補償する考え方には、サーミスタやバ
リスタを使用するという一般的な方法もあるが、これも
広いダイナミックレンジと広い温度範囲で補償すること
はできない、ということに加えてコスト高となり、しか
も特殊部品を使うため集積化に不向きである、という欠
点を持っている。
例えば『アナログＩＣ活用テクニック』（斉藤著、日本
放送出版協会発行、昭和６２年）のＰ１７９の図７−３
に示してあるように、２個のトランジスタを使い、トラ
ンジスタのＶBEが周囲の温度で変化するのを相殺して安
定度を高める手法が知られている。しかし、この方法も
上記文献に記載されているように、出力電圧がゼロとな
る点以外での出力は、絶対温度に比例するという問題を
持っている。温度補償する考え方には、サーミスタやバ
リスタを使用するという一般的な方法もあるが、これも
広いダイナミックレンジと広い温度範囲で補償すること
はできない、ということに加えてコスト高となり、しか
も特殊部品を使うため集積化に不向きである、という欠
点を持っている。
【０００５】
【発明が解決しようとする課題】このように、従来の対
数変換回路では温度変化が極めて大きく、それを緩和す
る温度補償法はあるものの不十分であり、コストがかか
りしかも集積化には不向きであるという欠点をもってい
る。
数変換回路では温度変化が極めて大きく、それを緩和す
る温度補償法はあるものの不十分であり、コストがかか
りしかも集積化には不向きであるという欠点をもってい
る。
【０００６】この発明は、温度変動の影響を受けること
なく対数変換を実現できる対数変換回路を提供する。
なく対数変換を実現できる対数変換回路を提供する。
【０００７】
【課題を解決するための手段】この発明の対数変換回路
は、入力電流Ｉinに対し、出力電流が、Ａ、Ｂ、ｋ、を
定数として、 Ｉout ＝[{ｋ・（Ｉin）1/n −Ａ} ／｛ｋ・（Ｉin）
1/n ＋Ａ}]・Ｂ で表される変換手段において、ｎを２以上の整数に選
び、出力電流Ｉout を入力電流Ｉinの対数値に近似した
関数出力として得ることを特徴とする。また、第１のト
ランジスタのエミッタに入力電流Ｉinを流す手段と、第
２のトランジスタのエミッタに基準電流Ｉref を流す手
段と、前記第１および第２のトランジスタのベース・エ
ミッタ間電圧の差電圧をもとにバイアス電流Ｉo を、
（Ｉin）１／ｎと（Ｉref ）１／ｎの比に分割する手段
と、前記手段により分割された電流の差電流を出力する
手段とを具備し、ｎを２以上の整数に選び、出力電流Ｉ
out を入力電流Ｉinの対数値に近似した関数出力として
得ることを特徴とする。
は、入力電流Ｉinに対し、出力電流が、Ａ、Ｂ、ｋ、を
定数として、 Ｉout ＝[{ｋ・（Ｉin）1/n −Ａ} ／｛ｋ・（Ｉin）
1/n ＋Ａ}]・Ｂ で表される変換手段において、ｎを２以上の整数に選
び、出力電流Ｉout を入力電流Ｉinの対数値に近似した
関数出力として得ることを特徴とする。また、第１のト
ランジスタのエミッタに入力電流Ｉinを流す手段と、第
２のトランジスタのエミッタに基準電流Ｉref を流す手
段と、前記第１および第２のトランジスタのベース・エ
ミッタ間電圧の差電圧をもとにバイアス電流Ｉo を、
（Ｉin）１／ｎと（Ｉref ）１／ｎの比に分割する手段
と、前記手段により分割された電流の差電流を出力する
手段とを具備し、ｎを２以上の整数に選び、出力電流Ｉ
out を入力電流Ｉinの対数値に近似した関数出力として
得ることを特徴とする。
【０００８】
【作用】上記した手段により、出力電流Ｉout は上式か
ら明らかなように、入力電流Ｉinの他は定電流源だけの
関数で表されるので、定電流さえ温度変動のないように
しておけば全く温度変動のない出力を得ることができ
る。またこの回路を集積回路内で構成する場合、これら
の電流に温度変動があったとしても同じ温度係数とな
り、温度係数どうしが相殺しあって温度変動のない対数
出力を得ることができる。
ら明らかなように、入力電流Ｉinの他は定電流源だけの
関数で表されるので、定電流さえ温度変動のないように
しておけば全く温度変動のない出力を得ることができ
る。またこの回路を集積回路内で構成する場合、これら
の電流に温度変動があったとしても同じ温度係数とな
り、温度係数どうしが相殺しあって温度変動のない対数
出力を得ることができる。
【０００９】
【実施例】以下、この発明の実施例について図面を参照
して詳細に説明する。図１はこの発明の一実施例を説明
するための対数変換回路図である。トランジスタＱ1 の
エミッタに入力信号Ｖinに応じた検出電流Ｉinを流し、
トランジスタＱ2 のエミッタに基準電流Ｉref を流す。
トランジスタＱ1 とＱ2 のベースは、共通のバイアス電
圧Ｖｂに接続する。トランジスタＱ1 のエミッタにベー
スが接続されたトランジスタＱ3 と、トランジスタＱ2
のエミッタにベースが接続されたトランジスタＱ4 と、
トランジスタＱ3 のトランジスタのエミッタからバイア
ス電流Ｉo の供給点へ順方向に接続された、ｎ−１個の
ダイオード接続のトランジスタＱ3n〜Ｑ3n-1と、トラン
ジスタＱ4 のエミッタからバイアス電流Ｉo の前記供給
点へ順方向に接続された、ｎ−１個のダイオード接続の
トランジスタＱ4n〜Ｑ4n-1とから構成される回路によっ
て、トランジスタＱ3 およびＱ4 のコレクタよりそれぞ
れバイアス電流Ｉo の分割電流を取り出している。
して詳細に説明する。図１はこの発明の一実施例を説明
するための対数変換回路図である。トランジスタＱ1 の
エミッタに入力信号Ｖinに応じた検出電流Ｉinを流し、
トランジスタＱ2 のエミッタに基準電流Ｉref を流す。
トランジスタＱ1 とＱ2 のベースは、共通のバイアス電
圧Ｖｂに接続する。トランジスタＱ1 のエミッタにベー
スが接続されたトランジスタＱ3 と、トランジスタＱ2
のエミッタにベースが接続されたトランジスタＱ4 と、
トランジスタＱ3 のトランジスタのエミッタからバイア
ス電流Ｉo の供給点へ順方向に接続された、ｎ−１個の
ダイオード接続のトランジスタＱ3n〜Ｑ3n-1と、トラン
ジスタＱ4 のエミッタからバイアス電流Ｉo の前記供給
点へ順方向に接続された、ｎ−１個のダイオード接続の
トランジスタＱ4n〜Ｑ4n-1とから構成される回路によっ
て、トランジスタＱ3 およびＱ4 のコレクタよりそれぞ
れバイアス電流Ｉo の分割電流を取り出している。
【００１０】トランジスタＱ5 ，Ｑ6 は１：１のカレン
トミラーを構成し、トランジスタＱ3 のコレクタ電流を
折り返している。トランジスタＱ4 のコレクタをトラン
ジスタＱ6 のエミッタに接続することにより、トランジ
スタＱ3 のコレクタ電流からトランジスタＱ4 のコレク
タ電流を引いた電流を、トランジスタＱ6 のコレクタよ
り出力電流Ｉout として出力する。さらに出力電流Ｉou
t を抵抗Ｒ2 により電圧変換することにより、最終の出
力Ｖout を得る。
トミラーを構成し、トランジスタＱ3 のコレクタ電流を
折り返している。トランジスタＱ4 のコレクタをトラン
ジスタＱ6 のエミッタに接続することにより、トランジ
スタＱ3 のコレクタ電流からトランジスタＱ4 のコレク
タ電流を引いた電流を、トランジスタＱ6 のコレクタよ
り出力電流Ｉout として出力する。さらに出力電流Ｉou
t を抵抗Ｒ2 により電圧変換することにより、最終の出
力Ｖout を得る。
【００１１】今、この回路においてｎ＝２として出力電
流Ｉout を、入力信号Ｉin、バイアス電流Ｉo 、基準電
流Ｉref の関数として導出する。簡単のため、すべての
トランジスタは同一特性であるとし、ベース電流は無視
する。トランジスタのコレクタ電流（＝エミッタ電流）
とベース・エミッタ間電圧の関係は（１）式で表される
ものを用いるがｋＴ／ｑ＝ＶT （熱電圧）とする。ま
ず、トランジスタＱ1 とＱ2 のエミッタ間の差電圧は、 ＶE1−ＶE2＝−ＶT ・ｌｎ（Ｉin／Ｉs ）＋ＶT ・ｌｎ（Ｉref ／Ｉs ） ＝−ＶT ・ｌｎ（Ｉin／Ｉref ） ……（２） となり、トランジスタＱ3 とＱ4 のベース間の差電圧
は、 ＶB3−ＶB4＝−ＶT ・ｌｎ（ＩC3／Ｉs ）−ＶT ・ｌｎ（ＩC3／Ｉs ） ＋ＶT ・ｌｎ（ＩC4／Ｉs ）＋ＶT ・ｌｎ（ＩC4／Ｉs ） ＝−２ＶT ・ｌｎ（ＩC3／ＩC4） ……（３） となる。式（３）と（４）で表される差電圧は、共に接
続されており同じもののため、 ＩC3／ＩC4＝（Ｉin／Ｉref ）1/2 ……（４） と表すことができ、さらに、 ＩC3＋ＩC4＝Ｉo ……（５） ＩC3−ＩC4＝Ｉout ……（６） の関係があるので、式（５）と（６）と（７）を連立し
て解くと、 Ｉout ＝[{(Iin )1/2 −(Iref)1/2 } ／{(Iin )1/2 ＋(Iref)1/2 }] ・Ｉo ……（７） を導出することができる。
流Ｉout を、入力信号Ｉin、バイアス電流Ｉo 、基準電
流Ｉref の関数として導出する。簡単のため、すべての
トランジスタは同一特性であるとし、ベース電流は無視
する。トランジスタのコレクタ電流（＝エミッタ電流）
とベース・エミッタ間電圧の関係は（１）式で表される
ものを用いるがｋＴ／ｑ＝ＶT （熱電圧）とする。ま
ず、トランジスタＱ1 とＱ2 のエミッタ間の差電圧は、 ＶE1−ＶE2＝−ＶT ・ｌｎ（Ｉin／Ｉs ）＋ＶT ・ｌｎ（Ｉref ／Ｉs ） ＝−ＶT ・ｌｎ（Ｉin／Ｉref ） ……（２） となり、トランジスタＱ3 とＱ4 のベース間の差電圧
は、 ＶB3−ＶB4＝−ＶT ・ｌｎ（ＩC3／Ｉs ）−ＶT ・ｌｎ（ＩC3／Ｉs ） ＋ＶT ・ｌｎ（ＩC4／Ｉs ）＋ＶT ・ｌｎ（ＩC4／Ｉs ） ＝−２ＶT ・ｌｎ（ＩC3／ＩC4） ……（３） となる。式（３）と（４）で表される差電圧は、共に接
続されており同じもののため、 ＩC3／ＩC4＝（Ｉin／Ｉref ）1/2 ……（４） と表すことができ、さらに、 ＩC3＋ＩC4＝Ｉo ……（５） ＩC3−ＩC4＝Ｉout ……（６） の関係があるので、式（５）と（６）と（７）を連立し
て解くと、 Ｉout ＝[{(Iin )1/2 −(Iref)1/2 } ／{(Iin )1/2 ＋(Iref)1/2 }] ・Ｉo ……（７） を導出することができる。
【００１２】この実施例では（７）式からも明らかなよ
うに、出力電流は検出電流の他は定電流源だけの関数で
表されるので、定電流さえ温度変動のないようにしてお
けば全く温度変動のない出力を得ることができる。これ
は容易に実現可能である。またこの回路を集積回路内で
構成する場合、これらの電流に温度変動があったとして
も同じ温度係数となるのが普通なので、温度係数どうし
が相殺しあって温度変動のない対数出力を得ることがで
きる。
うに、出力電流は検出電流の他は定電流源だけの関数で
表されるので、定電流さえ温度変動のないようにしてお
けば全く温度変動のない出力を得ることができる。これ
は容易に実現可能である。またこの回路を集積回路内で
構成する場合、これらの電流に温度変動があったとして
も同じ温度係数となるのが普通なので、温度係数どうし
が相殺しあって温度変動のない対数出力を得ることがで
きる。
【００１３】（７）式が対数関数の近似式になっている
ことを図２に示す。この図のｘとｙは、それぞれ（７）
式におけるＩin／Ｉref とＩout ／Ｉo に対応してい
る。図は（７）式のｎ＝１の場合とｎ＝２の場合を理想
特性log ｘと比較したものである。この場合、比較しや
すくするため、（１，０）、（１０，１）の２点を必ず
通るように（７）式にｎ＝１の場合は（１０＋１）／
（１０−１）の係数値を、ｎ＝２の場合は（１０１／２
＋１）／（１０１／２−１）の係数値を乗じている。こ
の図からも読み取れるようにｎ＝２の場合は、ｎ＝１に
比べ理想特性にずっと近づいている。さらにｎの値を増
やしていった場合、近似関数はｎを大きくすればするほ
ど理想的な対数特性に近づく。この場合も温度変動が全
く起こらないのは式より明かである。ｎの値をいくらに
選ぶかは必要な精度および近似すべきダイナミックレン
ジによるが、ほとんどの場合、実用的にはｎ＝２または
３程度で十分である。
ことを図２に示す。この図のｘとｙは、それぞれ（７）
式におけるＩin／Ｉref とＩout ／Ｉo に対応してい
る。図は（７）式のｎ＝１の場合とｎ＝２の場合を理想
特性log ｘと比較したものである。この場合、比較しや
すくするため、（１，０）、（１０，１）の２点を必ず
通るように（７）式にｎ＝１の場合は（１０＋１）／
（１０−１）の係数値を、ｎ＝２の場合は（１０１／２
＋１）／（１０１／２−１）の係数値を乗じている。こ
の図からも読み取れるようにｎ＝２の場合は、ｎ＝１に
比べ理想特性にずっと近づいている。さらにｎの値を増
やしていった場合、近似関数はｎを大きくすればするほ
ど理想的な対数特性に近づく。この場合も温度変動が全
く起こらないのは式より明かである。ｎの値をいくらに
選ぶかは必要な精度および近似すべきダイナミックレン
ジによるが、ほとんどの場合、実用的にはｎ＝２または
３程度で十分である。
【００１４】図１の実施例の変形として、例えばトラン
ジスタＱ5 とＱ6 からなるカレントミラーのミラー比を
変えることにより対数特性の傾きを変えることができ
る。トランジスタＱ6 のエミッタ面積をトランジスタＱ
5 のｋ倍にし、トランジスタＱ6 のエミッタ抵抗をＲ1
からＲ1 ／ｋにしてカレントミラーの係数をｋとした場
合、出力電流Ｉout は上述の導出方法と同様の計算によ
り、 Ｉout ＝[{Ｋ・ (Iin)1/2 −(Iref)1/2 } ／{(Iin )1/2 ＋(Iref)1/2 }]・Ｉo ……（９） となる。これは図２のような対数軸上での特性としては
対数特性を近似できるという特徴を維持しつつ、その傾
きは（８）式で表されるミラー比１の場合いに比べｋ倍
になる。同様の効果はバイアス電流Ｉo をｋ倍にするこ
とでも可能である。ただし前者のミラー比をｋ倍にする
方法はｘ＝１（Ｉin＝Ｉref ）の時の出力値が変わるの
に対し、後者のバイアス電流Ｉo をｋ倍にする方法では
変化しないという点が異なる。
ジスタＱ5 とＱ6 からなるカレントミラーのミラー比を
変えることにより対数特性の傾きを変えることができ
る。トランジスタＱ6 のエミッタ面積をトランジスタＱ
5 のｋ倍にし、トランジスタＱ6 のエミッタ抵抗をＲ1
からＲ1 ／ｋにしてカレントミラーの係数をｋとした場
合、出力電流Ｉout は上述の導出方法と同様の計算によ
り、 Ｉout ＝[{Ｋ・ (Iin)1/2 −(Iref)1/2 } ／{(Iin )1/2 ＋(Iref)1/2 }]・Ｉo ……（９） となる。これは図２のような対数軸上での特性としては
対数特性を近似できるという特徴を維持しつつ、その傾
きは（８）式で表されるミラー比１の場合いに比べｋ倍
になる。同様の効果はバイアス電流Ｉo をｋ倍にするこ
とでも可能である。ただし前者のミラー比をｋ倍にする
方法はｘ＝１（Ｉin＝Ｉref ）の時の出力値が変わるの
に対し、後者のバイアス電流Ｉo をｋ倍にする方法では
変化しないという点が異なる。
【００１５】さらに以上の応用例として、図１のトラン
ジスタＱ3 とＱ4 およびそれらのエミッタ端のダイオー
ド、バイアス電流源Ｉo 、そしてトランジスタＱ5 とＱ
6 から成るカレントミラーまでの回路を何系統か備え、
それぞれのトランジスタＱ3とＱ4 のベース入力を、同
じトランジスタＱ1 とＱ2 のエミッタ端に接続してお
き、さらにそれぞれの出力端であるトランジスタＱ6 の
コレクタを共通につないでおく。そしてこれらの回路定
数をそれぞれ変えておくことにより対数軸上での折れ線
特性を実現することができる。例えば前記カレントミラ
ー比を変えることにより傾きと横軸方向への平行移動を
同時に変えることができ、バイアス電流値を変えること
により傾きだけを変えることができる。この両者を組み
合わせれば横軸方向への平行移動だけも可能である。
ジスタＱ3 とＱ4 およびそれらのエミッタ端のダイオー
ド、バイアス電流源Ｉo 、そしてトランジスタＱ5 とＱ
6 から成るカレントミラーまでの回路を何系統か備え、
それぞれのトランジスタＱ3とＱ4 のベース入力を、同
じトランジスタＱ1 とＱ2 のエミッタ端に接続してお
き、さらにそれぞれの出力端であるトランジスタＱ6 の
コレクタを共通につないでおく。そしてこれらの回路定
数をそれぞれ変えておくことにより対数軸上での折れ線
特性を実現することができる。例えば前記カレントミラ
ー比を変えることにより傾きと横軸方向への平行移動を
同時に変えることができ、バイアス電流値を変えること
により傾きだけを変えることができる。この両者を組み
合わせれば横軸方向への平行移動だけも可能である。
【００１６】このようにして、この変換回路をいくつか
組み合わせてその出力の和をとることにより任意の対数
折れ線特性を作ることができる。またこのような複数の
対数変換回路の組み合わせにより、例えばｎ＝２の場
合、精度良く対数近似できる範囲が入力で２０dB分であ
ったものが、２回路で４０dB分、３回路で６０dB分と広
げることが可能となる。このような組み合わせはトラン
ジスタＱ1 とＱ2 を含めた図１の回路全体を何系統か組
み合わせることでＩref （横軸方向への平行移動）もパ
ラメータに加えて折れ線特性を実現すればさらに設計の
自由度が増すことは言うまでもない。
組み合わせてその出力の和をとることにより任意の対数
折れ線特性を作ることができる。またこのような複数の
対数変換回路の組み合わせにより、例えばｎ＝２の場
合、精度良く対数近似できる範囲が入力で２０dB分であ
ったものが、２回路で４０dB分、３回路で６０dB分と広
げることが可能となる。このような組み合わせはトラン
ジスタＱ1 とＱ2 を含めた図１の回路全体を何系統か組
み合わせることでＩref （横軸方向への平行移動）もパ
ラメータに加えて折れ線特性を実現すればさらに設計の
自由度が増すことは言うまでもない。
【００１７】
【発明の効果】以上説明したようにこの発明は、対数変
換を温度変動なく実現でき、その実現回路は特殊な部品
を使うことなく簡単な回路で構成でき、しかもダイオー
ド個数を少し増やすだけで実用的には全く問題ない程度
に精度良く対数特性を近似することができる。
換を温度変動なく実現でき、その実現回路は特殊な部品
を使うことなく簡単な回路で構成でき、しかもダイオー
ド個数を少し増やすだけで実用的には全く問題ない程度
に精度良く対数特性を近似することができる。
【図１】この発明の対数変換回路の実施例を示す回路
図。
図。
【図２】この発明の対数変換の近似特性を示す図。
【図３】従来の対数変換の基本回路を示す回路図。
Ｑ1 ，Ｑ2 …トランジスタ、Ｉin…入力電流、Ｉref …
基準電流、Ｉo …バイアス電流、Ｉout …出力電流。
基準電流、Ｉo …バイアス電流、Ｉout …出力電流。
Claims (5)
- 【請求項１】 入力電流Ｉinに対し、出力電流が、Ａ、
Ｂ、ｋ、を定数として、 Ｉout ＝[{ｋ・（Ｉin）1/n −Ａ} ／｛ｋ・（Ｉin）
1/n ＋Ａ}]・Ｂ で表される変換手段において、 ｎを２以上の整数に選び、出力電流Ｉout を入力電流Ｉ
inの対数値に近似した関数出力として得ることを特徴と
する対数変換回路。 - 【請求項２】 第１のトランジスタのエミッタに入力信
号Ｉinを流す手段と、 第２のトランジスタのエミッタ
に基準電流Ｉｒｅｆを流す手段と、 前記第１および第２のトランジスタのベース・エミッタ
間電圧の差電圧をもとにバイアス電流Ｉo を、（Ｉin）
1/n と（Ｉref ）1/n の比に分割する手段と、 前記手段により分割された電流の差電流を出力する手段
とを具備し、 ｎを２以上の整数に選び、出力電流Ｉout を入力電流Ｉ
inの対数値に近似した関数出力として得ることを特徴と
する対数変換回路。 - 【請求項３】 第１のトランジスタのエミッタに入力電
流Ｉinを流す手段と、第２のトランジスタのエミッタに
基準電流Ｉref を流す手段と、前記第１のトランジスタ
のエミッタにベース端子が接続された第３のトランジス
タと、前記第２のトランジスタのエミッタにベース端子
が接続された第４のトランジスタと、前記第３のトラン
ジスタのエミッタからバイアス電流Ｉo の供給点へ順方
向に接続されたｎ−１個のダイオードまたはダイオード
接続のトランジスタと、前記第４のトランジスタのエミ
ッタから前記バイアス電流Ｉo の供給点へ順方向に接続
されたｎ−１個のダイオードまたはダイオード接続のト
ランジスタと、前記第３のトランジスタのコレクタ電流
と第４のトランジスタのコレクタ電流の差を出力する手
段とから成る変換手段を備え、 ｎを２以上の整数に選び、出力電流Ｉout を入力電流Ｉ
inの対数値に近似した関数出力として得ることを特徴と
する対数変換回路。 - 【請求項４】 第３のトランジスタのコレクタ電流と第
４のトランジスタのコレクタ電流に異なる係数を乗じた
後両者の差を取って出力電流Ｉout を得ることを特徴と
する請求項３記載の対数変換回路。 - 【請求項５】 請求項３に構成の回路を複数個備え、各
回路の出力電流の総和を関数出力とすることにより、近
似的に折れ線対数関数を得ることを特徴とする対数変換
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5281173A JPH07135438A (ja) | 1993-11-10 | 1993-11-10 | 対数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5281173A JPH07135438A (ja) | 1993-11-10 | 1993-11-10 | 対数変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07135438A true JPH07135438A (ja) | 1995-05-23 |
Family
ID=17635374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5281173A Withdrawn JPH07135438A (ja) | 1993-11-10 | 1993-11-10 | 対数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07135438A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006109157A (ja) * | 2004-10-06 | 2006-04-20 | Asahi Kasei Microsystems Kk | 対数増幅器 |
| CN105871389A (zh) * | 2016-04-07 | 2016-08-17 | 杭州中科微电子有限公司 | 一种电流型发射机结构 |
-
1993
- 1993-11-10 JP JP5281173A patent/JPH07135438A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006109157A (ja) * | 2004-10-06 | 2006-04-20 | Asahi Kasei Microsystems Kk | 対数増幅器 |
| CN105871389A (zh) * | 2016-04-07 | 2016-08-17 | 杭州中科微电子有限公司 | 一种电流型发射机结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Van De Plassche | Dynamic element matching for high-accuracy monolithic D/A converters | |
| US5229711A (en) | Reference voltage generating circuit | |
| US7170336B2 (en) | Low voltage bandgap reference (BGR) circuit | |
| KR100233761B1 (ko) | 밴드 갭 기준 회로 | |
| US5933045A (en) | Ratio correction circuit and method for comparison of proportional to absolute temperature signals to bandgap-based signals | |
| US4951003A (en) | Differential transconductance circuit | |
| EP0196906B1 (en) | Automatic gain control detection circuit | |
| JPH0152783B2 (ja) | ||
| JP2000504900A (ja) | 温度補償された対数検出器 | |
| JPS6148168B2 (ja) | ||
| US4157493A (en) | Delta VBE generator circuit | |
| JPH08328676A (ja) | 低電圧動作用電圧源装置 | |
| US7605578B2 (en) | Low noise bandgap voltage reference | |
| US5130567A (en) | Bipolar transistor arrangement with distortion compensation | |
| KR100318448B1 (ko) | 반도체소자의기준전압발생회로 | |
| JPH07135438A (ja) | 対数変換回路 | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| US5206581A (en) | Constant voltage circuit | |
| JP2809927B2 (ja) | 定電流源回路 | |
| JPH08190438A (ja) | バンドギャップ低参照電圧の発生方法及び装置 | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JPS5931081B2 (ja) | 基準電圧源回路 | |
| JPS62173807A (ja) | 定電流源バイアス回路 | |
| JPS5829621Y2 (ja) | 信号変換回路 | |
| JPS6117622Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010130 |