JPH07130918A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH07130918A
JPH07130918A JP16238394A JP16238394A JPH07130918A JP H07130918 A JPH07130918 A JP H07130918A JP 16238394 A JP16238394 A JP 16238394A JP 16238394 A JP16238394 A JP 16238394A JP H07130918 A JPH07130918 A JP H07130918A
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
semiconductor device
resin package
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP16238394A
Other languages
English (en)
Inventor
Akira Takashima
晃 高島
Mitsutaka Sato
光孝 佐藤
Masaki Waki
政樹 脇
Toshiyuki Yoda
敏幸 誉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16238394A priority Critical patent/JPH07130918A/ja
Publication of JPH07130918A publication Critical patent/JPH07130918A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 本発明は半導体装置に関し、半導体チップが
樹脂パッケージの底面に露出して封止された構成のもの
において、反り量を小さくすることを目的とする。 【構成】 半導体チップ21と、半導体チップ21の上
面と接続されたTABリード22と、TABリードの端
が接続された、リードフレームの一部をなすリード23
と、TABリード、リード、半導体チップを、半導体チ
ップの底面21bを露出させた状態で封止した樹脂パッ
ケージ24とを有する。リード23のうち、樹脂パッケ
ージ24内に埋没しているインナリード部23aが、半
導体装置20の反りを抑えるよう構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に係り、特に、半導体チップが露出した構成の半導
体装置及びその製造方法に関する。
【0002】半導体装置は薄い構造であること、及び放
熱性の良い構造であることが望ましい。
【0003】
【従来の技術】特開平4−44347号、特開昭63−
190363号、特開平3−157959号、特開平3
−280554号に示される従来の半導体装置は、大
略、図20に示す構造を有する。
【0004】半導体装置10は、TABリード11が接
続された半導体チップ12が、半導体チップ12の底面
12aを除いて樹脂パッケージ13により封止された構
造を有する。
【0005】半導体チップ12の底面12aより下方に
は樹脂層が無いため、半導体装置10の厚さt1 は薄
い。
【0006】また半導体チップ12の底面12aが露出
しているため、半導体チップ12に発生した熱は効率良
く放熱される。
【0007】
【発明が解決しようとする課題】しかし、半導体チップ
12の底面12aが樹脂により覆われていない構造のた
め、樹脂パッケージ13の線膨張係数と半導体チップ1
2の線膨張係数との差が原因で、樹脂パッケージ13を
モールドした後のポストキュア工程において、図20
中、二点鎖線で誇張して示すように、反りが発生してし
まう。
【0008】ここで、TABリード11は、厚さt1
相当に薄く、曲がりに対する抗力は殆どない。このた
め、半導体装置10の反り量δ1 は比較的大きい。
【0009】この結果、半導体チップ12にかかる応力
が比較的大きくなって、場合によっては、半導体チップ
12の特性が低下してしまうという問題点がある。
【0010】一方、上記したように半導体チップ12の
底面12aを露出させる構成とすることにより半導体装
置10の厚さt1 を薄くすることができる。しかるに、
更なる薄型化を図ろうとした場合、従来においては有効
な手段がなく、図20に示される半導体装置10が薄型
化の限界であるといわれていた。
【0011】そこで、本発明は、反り量を抑えうる構造
を実現しうると共に更なる小型薄型化を図りうる半導体
装置及びその製造方法を提供することを目的とする。
【0012】
【課題を解決するための手段】上記の課題は下記の手段
を講じることにより解決することができる。
【0013】請求項1の発明では、半導体チップと、こ
の半導体チップの上面と接続されたTABリードと、こ
のTABリードの端が接続された、リードフレームの一
部をなすリードと、上記TABリード、リード、半導体
チップを、半導体チップの底面を露出させた状態で封止
した樹脂パッケージとよりなる構成としたことを特徴と
するものである。
【0014】また、請求項2の発明では、上記リード
は、樹脂パッケージ内に埋設されたインナリード部と、
樹脂パッケージ外に突出したアウタリード部とを有し、
上記インナリード部は、平面図上拡がった拡張部を有す
る形状を有する構成としたことを特徴とするものであ
る。
【0015】また、請求項3の発明では、上記リードが
半導体チップに対応する高さに位置し、上記TABリー
ドがリードの上面にボンディングされた構成としたこと
を特徴とするものである。
【0016】また、請求項4の発明では、半導体チップ
と、この半導体チップの上面と接続されたTABリード
と、上記TABリード同士を固定すると共に、半導体チ
ップに接着された半導体チップ固定手段と、上記TAB
リードの端が接続された、リードフレームの一部をなす
リードと、上記TABリード、リード、半導体チップ
を、半導体チップの底面を露出させた状態で封止した樹
脂パッケージとよりなる構成したことを特徴とするもの
である。
【0017】また、請求項5の発明では、上記固定手段
を、TABリード側に予め接着してある接着テープであ
る構成としたことを特徴とするものである。
【0018】また、請求項6の発明では、請求項1の半
導体装置を複数積み重ね、各半導体装置のリードの先端
同士を接続した構成としたことを特徴とするものであ
る。
【0019】また、請求項7の発明では、半導体チップ
の一部を樹脂パッケージより露出させる構成とすると共
に、リードの樹脂パッケージより延出した部分の形状を
J字形状または鉛直下方へ延出する直線形状としたこと
を特徴とするものである。
【0020】また、請求項8の発明では、半導体チップ
が搭載されたステージを樹脂パッケージより露出させる
と共に、リードの樹脂パッケージより延出した部分の形
状をJ字形状または鉛直下方へ延出する直線形状とした
ことを特徴とするものである。
【0021】また、請求項9の発明方法では、半導体チ
ップをリードと電気的に接続する接続工程と、この接続
工程を行った後に、上記半導体チップ及びリードの一部
を封止する樹脂パッケージをモールド形成するモールド
工程と、このモールド工程を行った後に、上記半導体チ
ップの背面を樹脂パッケージと共に研削する研削工程と
を有することを特徴とするものである。
【0022】また、請求項10の発明方法では、上記接
続工程において、上記半導体チップの背面がステージと
当接するようステージに搭載した上でリードと電気的に
接続すると共に、上記切削工程において、半導体チップ
の背面をステージ及び該樹脂パッケージと共に研削する
ことをと特徴とするものである。
【0023】更に、請求項11の発明方法では、上記研
削工程を行った後に、切削面に対して保護膜を配設する
保護膜配設工程を実施することを特徴とするものであ
る。
【0024】
【作用】請求項1のリードフレームの一部をなすリード
を樹脂パッケージ内に封止した構成は、リードが半導体
装置が反ることに対する抗力を発生するように作用す
る。
【0025】請求項2のインナリード部の拡張部は、変
形に対する強度を向上させ、半導体装置が反ることに対
する抗力を増すように作用する。
【0026】請求項3のインナリード部を半導体チップ
に対応する高さとした構成は、インナリード部の厚さを
半導体チップの高さ範囲内に収めるように作用する。
【0027】請求項4の固定手段は、樹脂パッケージを
形成する段階において、半導体チップの位置を強力に拘
束するように作用する。
【0028】請求項5のTABリード側に予め接着して
ある接着テープは、TABリードを半導体チップの上面
に接続する過程において、半導体チップに接着されるよ
うに作用する。
【0029】請求項6の半導体装置を重ねた構成は、基
板への実装効率を上げるように作用する。
【0030】請求項7及び請求項8の半導体チップ或い
はステージの一部を樹脂パッケージより露出させる構成
とすると共に、リードの樹脂パッケージより延出した部
分の形状をJ字形状または鉛直下方へ延出する直線形状
としたことまにより、装置の薄型化及び小型化を図るこ
とができる。
【0031】また、請求項9及び請求項10の発明方法
によれば、樹脂パッケージを形成するモールド工程を行
った後に、研削工程において半導体チップの背面を樹脂
パッケージ,ステージと共に研削することにより、更な
る半導体装置の薄型化を実現できる。
【0032】更に、請求項11の発明方法によれば、研
削工程を行った後に、保護膜配設工程において切削面に
対して保護膜を配設することにより、半導体チップの保
護を確実におこなうことができると共に、樹脂パッケー
ジ内への水等の侵入を防止することができる。
【0033】
【実施例】〔第1実施例〕図1及び図2は本発明の第1
実施例になる半導体装置20を示す。
【0034】半導体装置20は、半導体チップ21と、
TABリード22と、リード23と、樹脂パッケージ2
4とを有する。
【0035】半導体チップ21は、シリコン製の基板の
上面に集積回路を有する構造である。シリコン製基板の
線膨張係数α1 は、約4×10-6(1/℃)である。
【0036】TABリード22は、錫メッキされたCu
製であり、厚さt2 が約30μmと極薄い。TABリー
ド22の一端は、ボールバンプ25によって半導体チッ
プ21の上面21aのパッド(図示せず)と接続してあ
る。
【0037】リード23はリードフレーム(図示せず)
の一部であり、鉄系金属であり、厚さt3 は約0.15
mmとTABリード22の数倍厚い。
【0038】リード23は、インナリード部23aと、
L字状に整形されたアウタリード部23bとよりなる。
【0039】インナリード部23aは、半導体チップ2
1と対応する高さに位置している。インナリード部23
aの上面にTABリード22の端が熱圧着によって接続
してある。
【0040】樹脂パッケージ24は、半導体チップ2
1、TABリード22、インナリード部23aを封止し
ている。半導体チップ21については、底面21bを除
いて、樹脂パッケージ24により封止されている。半導
体チップ21の底面21bは、露出されている。
【0041】樹脂パッケージ24の材質はエポキシ樹脂
であり、その線膨張係数α2 は、10〜12×10
-6(1/℃)である。
【0042】半導体チップ21の底面21bは、絶縁膜
26により覆われている。絶縁膜26は、例えば、PI
コート又はSiN膜である。
【0043】次に、上記半導体装置20の製造方法につ
いて、図3を参照して説明する。
【0044】TABリード付け工程 30 TABリード22を半導体チップ21に熱圧着によって
ボンディングする。
【0045】TABリード付け工程 31 TABリード22の他端を、リードフレーム(図示せ
ず)のリードに熱圧着によってボンディングする。これ
により、半導体チップ21がTABリードを介してリー
ドフレーム(図示せず)に支持される。
【0046】樹脂パッケージ成形工程 32 低圧トランスファモールドによって、樹脂パッケージ2
4を成形する。
【0047】成形金型は175℃に加熱してある。
【0048】樹脂パッケージの取り出し工程 33 樹脂パッケージ24を成形金型から取り出す。樹脂パッ
ケージ24は室温(約25℃)にまで冷却される。
【0049】ポストキュア工程 34 樹脂パッケージ24を175℃に一定時間加熱し、その
後、室温にまで冷却される。
【0050】タイバー切断工程 35 リードフレームのタイバー(図示せず)を切断する。
【0051】リード整形工程 36 リードをL字状に整形してアウタリード23bを形成す
る。
【0052】次に、上記構造の半導体装置20の特長に
ついて説明する。
【0053】高放熱性 図1に示すように、半導体チップ21が底面21aが樹
脂パッケージ24の底面24bに露出しているため、動
作時に半導体チップ21内に発生した熱は、半導体装置
20の底面側から効率的に放熱される。
【0054】薄型構造 図1に示すように、インナリード23aは半導体チップ
21の厚さの範囲内に位置しているため、半導体装置2
0は、リードフレームの一部を構成するリードコアが組
込まれている構造であるにも拘らず、厚さt4 は小さ
い。
【0055】反りの抑制 α2 がα1 と等しくなく、α2 >α1 であるため、前記
のポストキュア34の冷却過程において、半導体装置2
0は、底面が凸となる形状に反る。
【0056】ここで、インナリード部23aは厚さt3
が約0.15mmとTABリード22の数倍厚いため、
インナリード部23aは曲げに対応する抗力は大きく、
曲がりにくい。
【0057】しかも、図2より分かるように、インナリ
ード部23aは、平面図上拡がった拡張部23a−1を
有する形状を有している。この点からも、インナリード
部23aは曲がりにくい。
【0058】このため、半導体装置20の反りの程度
は、図1中、二点鎖線で示す程度にとどまり、樹脂パッ
ケージ24の端の個所における反り量δ2 は、平均で2
7.7μmと小さかった。
【0059】このため、半導体チップ21に作用する曲
げ応力は小さく、半導体チップ21は特性を何ら低下さ
せることなく正常に動作し、半導体装置20は正常に動
作する。
【0060】また、アウタリード23bの半導体装置2
0の高さ方向の位置のばらつきも小さく抑えられる。こ
のため、各アウタリード23bが、基板40のパッド4
1に正常に半田付けされ、半導体装置20は正常に実装
される。
【0061】電気絶縁性の確保 半導体チップ21の底面21aは絶縁膜26によって覆
われているため、実装した状態で、半導体チップ21が
基板40のスルーホール42等と電気的にショートする
ことが防止される。 〔第2実施例〕図4は本発明の第2実施例になる半導体
装置20Aを示す。
【0062】半導体装置20Aは、TABリード22の
半導体チップ21へのボンディング部分を除いて、図1
の構成と同じである。
【0063】半導体装置20Aは、半導体チップ20を
TABリード22にしっかりと固定する固定手段50を
有する。
【0064】固定手段50は、図2中、二点鎖線で示す
ように、半導体チップ21の上面21aに、半導体チッ
プ21の縁に沿って延在している。
【0065】固定手段50は、図5及び図6に示すよう
にTABテープ51と固定テープ52とよりなり、厚さ
19を有する。
【0066】TABテープ51は、TABリード22の
下面に、隣り合うTABリード22にまたがって接着し
てあり、個々のTABリード22の位置を規制し、個々
のTABリード22がばらばらになることを防止してい
る。
【0067】固定手段50は、図5及び図6に示すよう
に、TABテープ51と固定テープ52とよりなる。
【0068】TABテープ51は、TABリード22の
取扱い中に、個々のTABリード22の先端の位置を規
制するためのものであり、TABリード22の下面に、
隣り合うTABリード22にまたがって接着してある。
【0069】TABテープ51は、厚さt10が50〜7
5μmのポリイミド製のテープ51aの片面に、厚さt
11が20μmの熱硬化製を有するエポキシ樹脂系接着剤
層51bを有する構造を有し、厚さt12は70〜100
μmである。
【0070】また、固定テープ52は、厚さt15が50
〜70μmのイミド製テープ52aの両面に、厚さ
16,t17が10μmの熱可塑性を有するイミド樹脂系
接着剤層52b,52cを有する構成を有し、厚さt18
は70〜100μmである。
【0071】固定テープ52は、TABリード22のボ
ンディングに先行して、図6に示すように、TABテー
プ51の下側に張り付けて使用される。
【0072】TABリード22を熱圧着によりポールバ
ンプ25を介して半導体チップ21にボンディングする
工程30(図3参照)において、固定テープ52が、接
着層52cによって半導体チップ21の上面21aと接
着される。
【0073】これにより、半導体チップ21は、ボール
バンプ25に加えて、固定テープ52、TABテープ5
1を介して、TABリード22に固定されることにな
る。
【0074】ここで、固定テープ52は、半導体チップ
21の上面21aのうち半導体チップ21の側縁に沿っ
て延在して、半導体チップ21の上面21aに接着され
る。
【0075】このため、図3中、工程31が終了した段
階において、半導体チップ21は、リードフレーム(図
示せず)に対する位置を良好に拘束された状態となる。
【0076】これにより、樹脂パッケージ成形工程32
において、半導体チップ21が金型内でずれることは起
きず、ずれることが原因で起きるエッジショート等の発
生が防止される。 〔第3実施例〕図7は本発明の第3実施例になる半導体
装置20Bを示す。
【0077】半導体装置20Bは固定手段50Aを有す
る。
【0078】半導体装置20Bは、固定手段50Aを除
いて、図4の構成と同じである。
【0079】図9に示すように、固定テープ52がTA
Bリード22に予め接着してある。
【0080】TABリード22を熱圧着によりボールバ
ンプ25を介して半導体チップ21にボンディングする
工程30(図3参照)において、固定テープ52が図8
に示すように、接着層52cによって半導体チップ21
の上面21と接着される。
【0081】これにより、前記第2実施例と同じく、半
導体チップ21は、リードフレーム(図示せず)に対す
る位置を良好に拘束された状態となり、前記第2実施例
によって得られる効果と同じ効果を有する。
【0082】また、本実施例においては、固定手段50
Aの厚さt20が第2実施例の固定手段50の厚さt19
比べて薄くなるため、ボンディング時にTABリード2
2に曲がりが発生せず、ボールバンプ25に不要な応力
がかからず、好ましい。 〔第4実施例〕第10図は本発明の第4実施例になる半
導体装置60を示す。
【0083】この半導体装置60は、第1図の半導体装
置20の上に、リード23Aを除いて、半導体装置20
と同じである半導体装置20Cが重なった構造を有す
る。
【0084】半導体装置20cのリード23Aは、アウ
タリード部23Abを有する。アウタリード部23Ab
は、半導体装置20の高さ寸法に略対応した長さl1
垂直部分23Ab1 を有する。
【0085】半導体装置20cのアウタリード部23A
bの先端が、半導体装置20のアウタリード部23bの
先端の上側に、半田61により半田付けされている。
【0086】半導体装置20と半導体装置20Cとは一
体化されている。
【0087】この半導体装置60は、アウタリード部2
3bを半田付けして、基板上に実装される。
【0088】半導体装置60は、半導体装置20,20
Cが共に良品であることを確認してから組立てるため、
歩留りは良い。
【0089】また、半導体チップ21が64Mのメモリ
である場合には、半導体装置60は、128Mとなる。
【0090】また、半導体装置60においては、DRA
M機能のニブルモードを2チップ交互に動かす事により
間断なくデータを出力することが可能となる。
【0091】半導体装置60においては、図1の半導体
装置20を二つ並べて実装する代わりに、一の半導体装
置60を実装すれば足り、図1の半導体装置20に比べ
て実装効率が良い。また、半導体装置20を二つ並べて
実装した場合に比べて、基板上の配線の長さが短くて足
り、それだけ高速データ転送が可能となる。 〔第5実施例〕図11及び図12は第5実施例に係る半
導体装置70,80を示している。
【0092】図11に示す半導体装置70は、リード7
1と半導体チップ72とをTABリード73により電気
的に接続されている。また、半導体チップ72とTAB
リード73との接続はバンプ74を用いている。
【0093】リード71のインナリード部71a,半導
体チップ72,TABリード73は、樹脂パッケージ7
5により封止されている。この樹脂パッケージ75に封
止されることにより、上記インナリード部71a,半導
体チップ72,TABリード73は保護される構成とさ
れている。
【0094】図11に示す半導体装置70は、半導体チ
ップ72がステージにより保持されていない、いわゆる
ステージレス構造の半導体装置である。また、半導体チ
ップ72の底面72aは樹脂パッケージ75より外部に
露出された構成とされている。
【0095】このように、半導体チップ72の底面72
aを樹脂パッケージ75より外部に露出させることによ
り、半導体チップ72の下部に樹脂が存在しない分だけ
半導体装置70の薄型化を図ることができる。また、半
導体チップ72が直接外部に露出されているため、放熱
効率を向上させることができる。
【0096】尚、上記のようにステージレス構造とし、
かつ半導体チップ72の底面72aを樹脂パッケージ7
5より外部に露出させることは、樹脂パッケージ75の
モールド時に半導体チップ72の底面72aを金型に直
接当接させた状態でモールド処理することにより、比較
的容易に実現することができる。
【0097】また、本実施例に係る半導体装置70は、
リード71のアウタリード部71bが樹脂パッケージ7
1の下部に回り込んだ形状、即ち図11に示されるよう
に側部から見てJ字形状とされている。アウタリード部
71bの形状をJ字形状とすることにより、後述するよ
うに半導体装置70の小型化を図ることができる。
【0098】一方、図12に示す半導体装置80は、ス
テージ81を有した構造とされている。また、半導体チ
ップ72とリード71との接続をワイヤ82を用いた構
成とされている。尚、図12において図11に示した構
成と同一構成については同一符号を付してその説明を省
略する。
【0099】半導体装置80は、半導体チップ72をス
テージ81上に載置した構造を有しており、また本実施
例においてはこのステージ81を樹脂パッケージ75よ
り外部に露出させた構成とされている。
【0100】このように、半導体チップ72を載置した
ステージ81を樹脂パッケージ75より外部に露出させ
ることは、樹脂パッケージ75のモールド時にステージ
81を金型に直接当接させた状態でモールド処理するこ
とにより、比較的容易に実現することができる。また、
この構成とすることにより、モールド時において半導体
チップ72に印加されるストレスを図11に示す構成の
半導体装置70に比べて低減することができる。
【0101】このように、半導体チップ72をステージ
81上に載置した構造とすることにより、半導体チップ
72の保護を行いつつ半導体装置80の薄型化及び小型
化を図ることができる。
【0102】尚、ステージ81を設けることにより、ス
テージ81の厚さ分だけ半導体装置やわに比べて半導体
装置80の厚みが大きくなることが考えられるが、これ
はアウタリード部71bの下端と樹脂パッケージ75の
底面との離間距離(いわゆるスタンドオフ高さ)の寸法
で吸収されるため、ステージ81を設けることにより半
導体装置80の薄型化が阻害されるようなことはない。
また、放熱特性においても、ステージ81を熱伝導性の
良好な材料で形成することにより良好な特性を実現する
ことができる。
【0103】続いて、半導体装置70,80を上記構成
とすることにより、装置の薄型化及び小型化を図ること
がてきる理由について説明する。
【0104】図13は従来から知られている半導体装置
の各パッケージ構造と、その特性をまとめて示してい
る。薄型化及び小型化を図ることができるパッケージ構
造としては、同図に示されるように、SOJ(Small Ort
line J-Lead Package:図18に示す),TSOP(Thin
Small Outline L-Leaded Package:図19に示す),U
TSOP(Ultra Thin Small Outline L-Leaded Packag
e: 図19に示す外観と略同一であるが、底部において
ステージが樹脂パッケージから露出している) が一般に
知られている。
【0105】SOJのパッケージ構造は、パッケージ
(PKG)の全幅がTSOPに対して比較的小さく小型
化を図ることができる。しかるに、SOJのパッケージ
構造は、取り付け高さが高く薄型化を図ることができな
い。
【0106】また、TSOPのパッケージ構造は、取り
付け高さがSOJに比べて小さく薄型化を図ることがで
きる。しかるに、PKGの全幅がSOJに比較して大き
く装置が大型化してしまう。
【0107】更に、UTSOPのパッケージ構造は、取
り付け高さがTSOPより更に小さく薄型化を図ること
ができる。しかるに、PKGの全幅はSOJに比較して
依然として大きく装置が大型化してしまう。
【0108】上記のように、従来から薄型化及び小型化
を図ることができるパッケージ構造としてして知られて
いる各構成では、薄型化或いは小型化の何れか一方の特
性は良好であるものの、薄型化と小型化を共に実現する
ことはできなかった。
【0109】これに対して本実施例に係る半導体装置7
0,80は、薄型化と小型化を共に実現することができ
る。これを図14を用いて説明する。
【0110】図14(A)に矢印A〜Dで示す各寸法
は、図14(B)に示されるA〜Dと対応している。各
図において、Aはパッケージ長さ、Bは取り付け高さ、
Cはスタンドオフ高さ、Dは端子間隔を夫々示してい
る。また、図14(B)における規格とは、EIAJ(E
lectronic Industries Association of JAPAN)でSO
J,TSOPの各パッケージ構造において規定している
規格を示している。
【0111】また、同図ではSOJの規格とTSOPの
規格の内、その値の小さいもの(規格の厳しいもの)が
示されている。よって、同図よりパッケージ長さA,ス
タンドオフ高さC,端子間隔DはSOJの規格の方が厳
しく、また取り付け高さBについてはTSOPの規格の
方が厳しいことが判る。
【0112】ここで、先ずパッケージ長さAに注目する
と、本実施例に係る半導体装置70,80は、リード7
1の形状がJ字形状とされており、SOJと同様の形状
とされている。従って、本実施例に係る半導体装置7
0,80のパッケージ長さAはSOJの規格をクリアす
ることができる。
【0113】また、スタンドオフ高さCは、リード71
をJ字形状となるよう成形する金型の精度により決まる
ものであり、この高さは略同一の高さ寸法となる。よっ
てスタンドオフ高さCもSOJの規格をクリアすること
ができる。
【0114】また、本実施例に係る半導体装置70,8
0はSOJと同様のリード形状であるため、端子間隔D
もSOJの規格をクリアすることができる。
【0115】従って、取り付け高さBがTSOPの規格
をクリアすることができるかどうかが問題となる。しか
るに、本実施例に係る半導体装置70,80は、半導体
チップ72或いはステージ81を樹脂パッケージ75か
ら外部に露出した構成とされているため、半導体チップ
72或いはステージ81の下部に樹脂が存在しないめ、
その分だけ樹脂パッケージ75の薄型化が図られてい
る。
【0116】ここで、樹脂パッケージ75の厚さ寸法を
Eとすると、樹脂パッケージ厚さEはE=B−Cで求め
られる。即ち、取り付け高さBはB=E+Cで求められ
る。また、前記したようにスタンドオフ高さCは略一定
の値(最小で0.45mil)であるため、薄型化の基
準となる取り付け高さBは樹脂パッケージ厚さEにより
決まる値となる。
【0117】本発明者の実験によれば、半導体チップ7
2を樹脂パッケージ75から外部に露出した構成の半導
体装置70の樹脂パッケージ厚さEは0.5mil程度
とすることが可能であり、よって半導体装置70の取り
付け高さBは、0.5+0.45=1.135(mi
l)となり、EIAJのTSOPの規格(1.20mi
l)をクリアすることができる。
【0118】また同様に、本発明者の実験によれば、ス
テージ81を樹脂パッケージ75から外部に露出した構
成の半導体装置80の樹脂パッケージ厚さEは0.65
mil程度とすることが可能である。よって半導体装置
80の取り付け高さBは、0.65+0.45=1.1
0(mil)となり、ステージ81を樹脂パッケージ7
5から外部に露出した構成の半導体装置80においても
EIAJのTSOPの規格(1.20mil)をクリア
することができる。
【0119】即ち、本実施例に係る半導体装置70,8
0の構成によれば、薄型化と小型化を共に実現すること
ができる。 〔第6実施例〕本実施例は、薄型半導体装置の製造方法
に関するものである。図15は本実施例に係る半導体装
置の製造方法を製造手順に沿って示す図であり、また図
16は本実施例に係る製造方法により製造された半導体
装置90を示す図である。先ず、図16を用いて半導体
装置90の製造方法について説明する。
【0120】半導体装置90を製造するには、図15
(A)に示されるように、先ず半導体チップ形成工程に
おいて形成された半導体チップ91に外リード92が予
め配設されているTABリード93を接続する。この
際、半導体チップ91に形成された電極端子に半田バン
プ94を形成しておき、フェイスダウンボンディングす
ることにより半田バンプ94をTABテープ93に接合
する(以上の処理を接続工程という)。
【0121】続いて、図15(B)に示されるように、
TABリード93が接続された半導体チップ91を金型
(図示せず)内に装着して樹脂パッケージ95をモール
ド形成する(この処理をモールド工程という)。このモ
ールド工程を実施する際、半導体チップ91の背面91
aを金型の内壁(キャビィティ)と当接させた状態でモ
ールドを実施する。これにより、樹脂パッケージ95が
形成された状態において、半導体チップ91の背面91
aは樹脂パッケージ95より外部に露出した構成とな
る。
【0122】このように、半導体チップ91の背面91
aを樹脂パッケージ95から露出させる構成とすること
により、樹脂パッケージ95の厚さを薄くすることがで
き、半導体装置の薄型化を図ることができることは前記
した通りである。
【0123】ここで、半導体チップ91の構造に注目す
る。
【0124】半導体チップ91は、前記したように半導
体チップ形成工程において製造される。この半導体チッ
プは、例えばシリコンウエハー等の基板の上部に一括的
に複数個形成される。また、半導体チップの回路形成
は、導電性薄膜,絶縁膜等を薄膜形成技術及びホトリソ
グラフィ技術等を用いて所定パターンで形成すると共に
不純物をドーピングすることにより回路を形成する。そ
して、回路が形成された基板をダイシングすることによ
り個々の半導体チップとする。
【0125】上記構成とされた半導体チップ91の厚さ
は300μm以上の厚さとされている。しかるに、半導
体チップを機能面のみから考えた場合には、半導体チッ
プの厚さを100μm以下としても適正に作動させるこ
とができることが知られている。このように、厚さを1
00μm以下としても適正に作動させることができる半
導体装置の厚さをわざわざ300μm以上の厚さとして
いるのは、上記したダイシング処理において大きな負荷
が基板に印加されるため、基板の厚さ(即ち半導体チッ
プの厚さ)を100μm以下とした場合にはダイシング
処理において基板に割れや欠け等が発生してしまうから
である。
【0126】そこで本実施例では、従来と同様に300
μm以上の厚さとされた半導体チップ91をモールド工
程において樹脂封止することにより半導体チップ91に
機械的強度を持たせ、その上で図15(C)に示される
ように半導体チップ91の背面側(回路が形成されてい
ない面側)を研削することにより、半導体チップ91の
厚さを薄くすることとした(この処理を研削工程とい
う)。
【0127】図15(C)に破線で示すのは研削工程に
おいて研削された部分である。このように、半導体チッ
プ91を樹脂パッケージ95に封止することにより機械
的強度を持たせることにより、研削時に半導体チップ9
1に割れや欠けが発生することを防止でき、かつ半導体
チップ91の厚さを100μm程度まで薄型化すること
ができる。このように半導体チップ91の薄型化が図れ
ることにより、半導体装置90の薄型化を実現でき、単
に半導体チップの背面を樹脂パッケージから露出させる
構成の半導体装置に比べ、更なる薄型化を図ることがで
きる。
【0128】上記のように研削工程が実施されると、続
いて研削面にPIコート或いは窒化シリコン(SiN)
膜等の保護膜96を形成し、また樹脂パッケージ95よ
り外方に延出した外リード92を所定形状(本実施例で
はガルウイング形状)に成形するとにより図15に示さ
れる超薄型化の半導体装置90が形成される。上記のよ
うに、保護膜96を形成することにより、樹脂パッケー
ジ95内に水等が侵入することを防止することができ
る。
【0129】尚、上記した実施例においては、半導体チ
ップ91と外リード92を接続する構成としてTABリ
ード93を用いた構成を示したが、図17に示すように
ワイヤ97を用いて半導体チップ91とリード98を電
気的に接続する構成としてもよい。
【0130】また、上記した実施例では、半導体チップ
91をTABリード93を用いて外リード92に接続す
る構成であっためステージを用いない構成とされいた。
しかるに、半導体チップ91の背面をステージ99(図
17に破線で示す)に固定するとにより半導体チップ9
1をステージ99上に搭載した構成であっても、研削工
程においてステージ99を半導体チップ91及び樹脂パ
ッケージ95と共に研削してしまうことにより、図16
に示す半導体装置90と同様に超薄型化の半導体装置を
実現することができる。
【0131】
【発明の効果】以上説明したように、請求項1の発明に
よれば、半導体チップの底面が樹脂パッケージにより露
出した構造の半導体装置において、反りを従来のものに
比べて小さく抑えることが出来る。これにより、半導体
チップが反りの影響で所望の特性が得られなくなる不都
合を防止することが出来る。また、反りの影響による外
リード部の位置のばらつきを小さく抑えることが出来、
半導体装置を基板上に正常に実装することが出来る。
【0132】請求項2の発明によれば、拡張部を有しな
い構成に比べて、半導体装置の反りをさらに小さく抑え
ることが出来る。
【0133】請求項3の発明によれば、リードを有する
構成であるにも拘らず、半導体装置を薄型とし得る。
【0134】請求項4の発明によれば、樹脂パッケージ
を形成するときに、半導体チップの位置がずれることを
防止し得、これにより、エッジショート等の不良の発生
を防止出来る。
【0135】請求項5の発明によれば、特別の作業工数
を必要とせずに半導体チップをTABリードと接着し得
る。
【0136】請求項6の発明によれば、半導体装置を立
体構造とし得、然して、半導体装置を基板上に並べて実
装する構成に比べて、高い効率で実装し得る。
【0137】請求項7及び請求項8の発明によれば、半
導体装置の薄型化と小型化を共に実現することができ
る。
【0138】請求項9及び請求項10の発明方法によれ
ば、樹脂パッケージを形成するモールド工程を行った後
に研削工程において半導体チップの背面を樹脂パッケー
ジ,ステージと共に研削することにより、更なる半導体
装置の薄型化を実現できる。
【0139】請求項11の発明方法によれば、研削工程
を行った後に、保護膜配設工程において切削面に対して
保護膜を配設することにより、半導体チップの保護を確
実におこなうことができると共に、樹脂パッケージ内へ
の水等の侵入を防止することができる。
【図面の簡単な説明】
【図1】本発明の第1実施例になる半導体装置の図2
中、II−II線に沿う一部切截拡大断面図である。
【図2】本発明の第1実施例になる半導体装置の平面図
である。
【図3】図1及び図2の半導体装置の製造工程図であ
る。
【図4】本発明の第2実施例になる半導体装置の一部切
截断面図である。
【図5】図4中、円Aで囲んだ部分の拡大図である。
【図6】図5のTABリードの半導体チップへのボンデ
ィングを説明する図である。
【図7】本発明の第3実施例になる半導体装置の一部切
截断面図である。
【図8】図7中、円Bで囲んだ部分の拡大図である。
【図9】図8のTABリードの半導体チップへのボンデ
ィングを説明する図である。
【図10】本発明の第4実施例になる半導体装置の一部
切截断面図である。
【図11】本発明の第5実施例になる半導体装置の断面
図である。
【図12】本発明の第5実施例になる半導体装置の断面
図である。
【図13】従来から知られている半導体装置の各パッケ
ージ構造とその特性をまとめて示す図である。
【図14】第5実施例の効果を説明するための図であ
る。
【図15】第6実施例に係る半導体装置の製造方法を説
明するための図である。
【図16】第6実施例に係る半導体装置の製造方法によ
り製造された半導体装置を示す図である。
【図17】第6実施例に係る半導体装置の変形例を示す
図である。
【図18】SOJタイプパッケージ構造を有する半導体
装置の一例を示す外観図である。
【図19】TSOPタイプパッケージ構造を有する半導
体装置の一例を示す外観図である。
【図20】従来の半導体装置の1例を示す図である。
【符号の説明】
20,20A,20B,20C,60,70,80,9
0 半導体装置 21,72,91 半導体チップ 21a 上面 21b,72a 底面 22,73,93 TABリード 23,71 リード 23a,71a インナリード部 23a-1 拡張部 23b,23Ab,71b アウタリード部 24,75,95 樹脂パッケージ 25 ボールバンプ 26 絶縁膜 50,50A 固定手段 51 TABテープ 51a ポリイミド製のテープ 51b エポキシ樹脂系接着剤層 52 固定テープ 52a イミド製テープ 52b,52c イミド樹脂系接着剤層 61 半田 81 ステージ 82 ワイヤ 92 外リード 94 半田バンプ 96 保護膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 誉田 敏幸 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップと、 該半導体チップの上面と接続されたTABリードと、 該TABリードの端が接続された、リードフレームの一
    部をなすリードと、 該TABリード、該リード、該半導体チップを、該半導
    体チップの底面を露出させた状態で封止した樹脂パッケ
    ージとよりなる構成としたことを特徴とする半導体装
    置。
  2. 【請求項2】 上記リードは、該樹脂パッケージ内に埋
    設されたインナリード部と、該樹脂パッケージ外に突出
    したアウタリード部とを有し、 該インナリード部は、平面図上拡がった拡張部を有する
    形状を有する構成としたことを特徴とする請求項1記載
    の半導体装置。
  3. 【請求項3】 上記リードが上記半導体チップに対応す
    る高さに位置し、上記TABリードが上記リードの上面
    にボンディングされた構成としたことを特徴とする請求
    項1記載の半導体装置。
  4. 【請求項4】 半導体チップと、 該半導体チップの上面と接続されたTABリードと、 該TABリード同士を固定すると共に、該半導体チップ
    に接着された半導体チップ固定手段と、 該TABリードの端が接続された、リードフレームの一
    部をなすリードと、 該TABリード、該リード、該半導体チップを、該半導
    体チップの底面を露出させた状態で封止した樹脂パッケ
    ージとよりなる構成したことを特徴とする半導体装置。
  5. 【請求項5】 該固定手段は、該TABリード側に予め
    接着してある接着テープである構成としたことを特徴と
    する請求項4記載の半導体装置。
  6. 【請求項6】 請求項1の半導体装置を複数積み重ね、
    各半導体装置のリードの先端同士を接続してなる構成と
    したことを特徴とする半導体装置。
  7. 【請求項7】 半導体チップと、 該半導体チップの上面と接続されるリードと、 該リードの一部及び該半導体チップを封止する樹脂パッ
    ケージとを具備する半導体装置において、 該半導体チップの一部を該樹脂パッケージより露出させ
    る構成とすると共に、 該リードの該樹脂パッケージより延出した部分の形状を
    J字形状または鉛直下方へ延出する直線形状としたこと
    を特徴とする半導体装置。
  8. 【請求項8】 半導体チップと、 該半導体チップと電気的に接続されるリードと、 該半導体チップが搭載されるステージと、 該リードの一部及び該半導体チップを封止する樹脂パッ
    ケージとを具備する半導体装置において、 該半導体チップが搭載された該ステージを該樹脂パッケ
    ージより露出させる構成とすると共に、 該リードの該樹脂パッケージより延出した部分の形状を
    J字形状または鉛直下方へ延出する直線形状としたこと
    を特徴とする半導体装置。
  9. 【請求項9】 半導体チップをリードと電気的に接続す
    る接続工程と、 該接続工程を行った後に、該半導体チップ及び該リード
    の一部を封止する樹脂パッケージをモールド形成するモ
    ールド工程と、 該モールド工程を行った後に、該半導体チップの背面を
    該樹脂パッケージと共に研削する研削工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  10. 【請求項10】 該接続工程において、該半導体チップ
    の背面がステージと当接するようステージに搭載した上
    で該リードと電気的に接続すると共に、 該切削工程において、該半導体チップの背面を該ステー
    ジ及び該樹脂パッケージと共に研削することをと特徴と
    する請求項9記載の半導体装置の製造方法。
  11. 【請求項11】 該研削工程を行った後に、切削面に対
    して保護膜を配設する保護膜配設工程を実施することを
    特徴とする請求項9または10記載の半導体装置の製造
    方法。
JP16238394A 1993-09-10 1994-07-14 半導体装置及びその製造方法 Withdrawn JPH07130918A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16238394A JPH07130918A (ja) 1993-09-10 1994-07-14 半導体装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-226217 1993-09-10
JP22621793 1993-09-10
JP16238394A JPH07130918A (ja) 1993-09-10 1994-07-14 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH07130918A true JPH07130918A (ja) 1995-05-19

Family

ID=26488196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16238394A Withdrawn JPH07130918A (ja) 1993-09-10 1994-07-14 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH07130918A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUA20162740A1 (it) * 2016-04-20 2017-10-20 St Microelectronics Srl Dispositivo a semiconduttore e procedimento corrispondente

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUA20162740A1 (it) * 2016-04-20 2017-10-20 St Microelectronics Srl Dispositivo a semiconduttore e procedimento corrispondente
US10049966B2 (en) 2016-04-20 2018-08-14 Stmicroelectronics S.R.L. Semiconductor device and corresponding method

Similar Documents

Publication Publication Date Title
US6387732B1 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US6762079B2 (en) Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure
US7781264B2 (en) Method for fabricating flip-chip semiconductor package with lead frame as chip carrier
JP3685947B2 (ja) 半導体装置及びその製造方法
JP2934357B2 (ja) 半導体装置
US7557454B2 (en) Assemblies with bond pads of two or more semiconductor devices electrically connected to the same surface of a plurality of leads
US7339259B2 (en) Semiconductor device
US7115441B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US20020030289A1 (en) Wire arrayed chip size package and fabrication method thereof
US20010040286A1 (en) Semiconductor device and method for the fabrication thereof
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
US6753599B2 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
US8105881B2 (en) Method of fabricating chip package structure
JP3375224B2 (ja) 半導体装置及びその製造方法
US20090102029A1 (en) Semiconductor Device
US20040089946A1 (en) Chip size semiconductor package structure
JP3232698B2 (ja) 樹脂封止型半導体装置とその製造方法
JP2004165429A (ja) 半導体装置及びその製造方法、受動素子及びその集積体、並びにリードフレーム
JPH07130918A (ja) 半導体装置及びその製造方法
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3013810B2 (ja) 半導体装置の製造方法
JP4140012B2 (ja) チップ状電子部品、その製造方法及び実装構造
JP2001135767A (ja) 半導体装置およびその製造方法
JP3398556B2 (ja) 半導体装置の製造方法
KR19980082949A (ko) 적층 칩 패키지

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011002