JPH07130725A - Semiconductor device and method of forming its element isolating film - Google Patents

Semiconductor device and method of forming its element isolating film

Info

Publication number
JPH07130725A
JPH07130725A JP29399893A JP29399893A JPH07130725A JP H07130725 A JPH07130725 A JP H07130725A JP 29399893 A JP29399893 A JP 29399893A JP 29399893 A JP29399893 A JP 29399893A JP H07130725 A JPH07130725 A JP H07130725A
Authority
JP
Japan
Prior art keywords
film
element isolation
semiconductor substrate
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29399893A
Other languages
Japanese (ja)
Inventor
Kouichi Maari
浩一 真有
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP29399893A priority Critical patent/JPH07130725A/en
Publication of JPH07130725A publication Critical patent/JPH07130725A/en
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Non-Volatile Memory (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

PURPOSE:To improve the reliability of a semiconductor device comprising an element having a thin gate oxide film and an element for driving at a high voltage, both formed on a semiconductor substrate. CONSTITUTION:A semiconductor device has a first element isolating thick film 11, a first element 13 isolated by this film, a second element isolating thin film 12 and a second element 14 isolated by this film on a semiconductor substrate 102. The element 13 is comprises a thick insulation film 102 formed on the upper side of the substrate 101 and a conductive layer 103 formed on the upper side of the film 102. The element 14 has a floating gate 106 and a thin insulation film 104 is formed on the substrate 101. A high driving voltage is applied to the element 103, thereby suppressing the edge part of the film 104 of the second element from being thinned.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置及びその素
子分離膜の形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for forming an element isolation film for the same.

【0002】[0002]

【従来の技術】半導体基板上に複数の素子を形成してな
る半導体装置では、素子と素子とを分離するために、上
記の半導体基板上に素子分離膜を形成している。例え
ば、図3に示す半導体装置3には、半導体基板301上
に酸化膜からなる素子分離膜31,32が形成されてい
る。そして、この素子分離膜31,32で電気的に分離
された半導体基板301上の各領域に、素子33,34
が形成されている。近年、半導体装置の高集積化と高機
能化に伴い、一枚の半導体チップ上に形成される素子の
種類は多様化している。例えば、この半導体装置3に
は、高電圧で駆動される素子33とフローティングゲー
トを有する素子34とが形成されている。
2. Description of the Related Art In a semiconductor device having a plurality of elements formed on a semiconductor substrate, an element isolation film is formed on the semiconductor substrate in order to separate the elements from each other. For example, in the semiconductor device 3 shown in FIG. 3, element isolation films 31 and 32 made of an oxide film are formed on a semiconductor substrate 301. Then, the elements 33, 34 are formed in the respective regions on the semiconductor substrate 301 which are electrically separated by the element isolation films 31, 32.
Are formed. 2. Description of the Related Art In recent years, the types of elements formed on a single semiconductor chip have been diversified as semiconductor devices have become highly integrated and highly functional. For example, the semiconductor device 3 is provided with an element 33 driven by a high voltage and an element 34 having a floating gate.

【0003】上記素子33は、半導体基板301上に形
成されたゲート絶縁膜302と、このゲート絶縁膜30
2上に形成された導電層303とで構成されている。こ
の素子33は高電圧で駆動されるため、ゲート絶縁膜3
02は比較的厚い膜厚で形成されている。また、素子3
4は、半導体基板301上に形成されたゲート絶縁膜3
04と、このゲート絶縁膜304上に形成された導電層
305とで構成されている。この導電層305は、ゲー
ト絶縁膜304上のフローティングゲート306と、そ
の上部に絶縁膜307を介して形成されるコントロール
ゲート308との2層構造になっている。そして、素子
34は、フローティングゲート306を有する記憶素子
であるため、このゲート絶縁膜304は素子33のゲー
ト絶縁膜302と比較して薄い膜厚で形成されている。
The element 33 includes a gate insulating film 302 formed on a semiconductor substrate 301 and the gate insulating film 30.
2 and the conductive layer 303 formed on the upper surface. Since this element 33 is driven by a high voltage, the gate insulating film 3
02 is formed with a relatively thick film thickness. Also, element 3
4 is a gate insulating film 3 formed on the semiconductor substrate 301.
04 and a conductive layer 305 formed on the gate insulating film 304. The conductive layer 305 has a two-layer structure of a floating gate 306 on the gate insulating film 304 and a control gate 308 formed on the floating gate 306 via an insulating film 307. Since the element 34 is a memory element having the floating gate 306, the gate insulating film 304 is formed to have a smaller film thickness than the gate insulating film 302 of the element 33.

【0004】上記のように複数種の素子33,34を半
導体基板301上に形成した半導体装置3では、上記素
子分離膜31,32の膜厚は、より高電圧で使用される
素子に合わせて設定される。例えば、素子33で使用す
る電圧が15vであり、素子34で使用する電圧が10
vである場合には、素子分離膜31,32は15vの電
圧に対して素子分離が充分に行われるような膜厚に設定
される。
In the semiconductor device 3 in which the plurality of types of elements 33 and 34 are formed on the semiconductor substrate 301 as described above, the thicknesses of the element isolation films 31 and 32 are set to match the elements used at higher voltage. Is set. For example, the voltage used by the element 33 is 15v and the voltage used by the element 34 is 10v.
In the case of V, the element isolation films 31 and 32 are set to a thickness such that element isolation is sufficiently performed for a voltage of 15V.

【0005】この素子分離膜31,32の形成方法の一
例を、図4を用いて説明する。先ず、図4(1)に示す
ように、素子を形成する前の半導体基板301の表面に
パッド酸化膜401を形成する。そして、パッド酸化膜
401の上面に、素子を形成する領域を覆う形状にパタ
ーニングされた酸化防止膜402を形成する。その後、
図4(2)に示すように、酸化防止膜402をマスクに
した熱酸化処理によって、酸化防止膜402から露出す
る半導体基板301表面のパッド酸化膜401を成長さ
せる。これによって、酸化膜からなる素子分離膜31,
32を形成する。
An example of a method of forming the element isolation films 31 and 32 will be described with reference to FIG. First, as shown in FIG. 4A, a pad oxide film 401 is formed on the surface of the semiconductor substrate 301 before forming an element. Then, on the upper surface of the pad oxide film 401, an antioxidant film 402 patterned so as to cover a region where an element is formed is formed. afterwards,
As shown in FIG. 4B, the pad oxide film 401 on the surface of the semiconductor substrate 301 exposed from the antioxidant film 402 is grown by the thermal oxidation process using the antioxidant film 402 as a mask. As a result, the element isolation film 31 made of an oxide film,
32 is formed.

【0006】上記のようにして素子分離膜を形成した後
に、図3で示した半導体装置を形成する場合には、酸化
防止膜とこの下面のパッド酸化膜とを除去する。そし
て、素子分離膜31,32で分離されている各領域の半
導体基板301上にゲート絶縁膜302,304を形成
し、少なくともこのゲート絶縁膜302,304の上面
に導電層303,305を形成する。
When the semiconductor device shown in FIG. 3 is formed after the element isolation film is formed as described above, the antioxidant film and the pad oxide film on the lower surface thereof are removed. Then, gate insulating films 302 and 304 are formed on the semiconductor substrate 301 in respective regions separated by the element isolation films 31 and 32, and conductive layers 303 and 305 are formed on at least the upper surfaces of the gate insulating films 302 and 304. .

【0007】[0007]

【発明が解決しようとする課題】しかし、上記の半導体
装置及びその形成方法には、以下のような課題があっ
た。すなわち、上記の半導体装置では、半導体基板上に
ゲート絶縁膜を形成する場合、半導体基板上に予め形成
されている素子分離膜の影響で、ゲート絶縁膜のエッジ
部分は膜厚が薄く形成される。このゲート絶縁膜のエッ
ジ部分の薄膜化は、特に、膜厚の厚い素子分離膜や、バ
ーズビーグを抑えるための改良LOCOS法で形成され
た素子分離膜で顕著になる。
However, the above-mentioned semiconductor device and the method for forming the same have the following problems. That is, in the above semiconductor device, when the gate insulating film is formed on the semiconductor substrate, the edge portion of the gate insulating film is formed thin due to the effect of the element isolation film formed in advance on the semiconductor substrate. . The thinning of the edge portion of the gate insulating film is particularly remarkable in the element isolation film having a large film thickness and the element isolation film formed by the improved LOCOS method for suppressing bird's beag.

【0008】このようななかで、近年の半導体装置の高
集積化による素子の微細化に伴い、各素子のゲート絶縁
膜は薄膜化する傾向にある。これに対して、各素子の駆
動電圧は低圧化する傾向にはなく、したがって、素子分
離膜の膜厚を薄くすることはできない。このため、ゲー
ト絶縁膜のエッジ部分の局部的な薄膜化が、ゲート絶縁
膜の膜厚に与える影響が拡大される。そして、ゲート絶
縁膜の膜厚が20nm以下になると、上記の局部的な薄
膜化によってゲート絶縁膜の耐圧が劣化し、素子及び半
導体装置の信頼性が低下する。特に、フローティングゲ
ートを有する素子は、ゲート絶縁膜が他の素子と比較し
て薄く形成されているため上記の問題が発生し易い。
Under such circumstances, the gate insulating film of each element tends to be thinned with the miniaturization of the element due to the high integration of the semiconductor device in recent years. On the other hand, the drive voltage of each element does not tend to decrease, and therefore the element isolation film cannot be thinned. Therefore, the local thinning of the edge portion of the gate insulating film expands the influence on the film thickness of the gate insulating film. When the thickness of the gate insulating film is 20 nm or less, the breakdown voltage of the gate insulating film deteriorates due to the above local thinning, and the reliability of the element and the semiconductor device decreases. In particular, an element having a floating gate has a gate insulating film formed thinner than other elements, and thus the above-mentioned problem is likely to occur.

【0009】そこで、本発明は上記の課題を解決する半
導体装置及びその素子分離膜の形成方法を提供すること
によって、薄いゲート酸化膜を有する素子と、高電圧で
駆動する素子とを同一の半導体基板上に形成してなる半
導体装置の信頼性の向上を図ることを目的とする。
Therefore, the present invention provides a semiconductor device and a method for forming an element isolation film for solving the above problems, so that an element having a thin gate oxide film and an element driven at a high voltage are the same semiconductor. It is an object of the present invention to improve the reliability of a semiconductor device formed on a substrate.

【0010】[0010]

【課題を解決するための手段】上記の目的を達成するた
めの本発明の半導体装置は、半導体基板上に、膜厚の厚
い第1の素子分離膜と、これによって分離した領域に形
成される第1の素子と、膜厚の薄い第2の素子分離膜
と、これによって分離した領域に形成される第2の素子
とを有している。そして、第1の素子は半導体基板とこ
の上面に形成される膜厚の厚い絶縁膜とこの上面に形成
される導電層とで構成されている。また、第2の素子は
半導体基板とこの上面に形成される膜厚の薄い絶縁膜と
この上面に形成される導電層とで構成されている。この
第2の素子の導電層には、フローティングゲートが設け
られている。
A semiconductor device of the present invention for achieving the above object is formed on a semiconductor substrate in a first element isolation film having a large film thickness and in a region separated by the first element isolation film. It has a first element, a second element isolation film having a small film thickness, and a second element formed in a region separated by the second element isolation film. The first element is composed of a semiconductor substrate, a thick insulating film formed on the upper surface, and a conductive layer formed on the upper surface. The second element is composed of a semiconductor substrate, a thin insulating film formed on the upper surface of the semiconductor substrate, and a conductive layer formed on the upper surface. A floating gate is provided in the conductive layer of the second element.

【0011】さらに、上記半導体装置の素子分離膜は、
以下の手順で形成する。先ず、第1の工程では、半導体
基板上に成膜した酸化防止膜に第1の開口部をパターン
形成する。そして、第2の工程では、当該酸化防止膜を
マスクにした熱酸化処理によって、上記第1の開口部に
露出する上記半導体基板の表面に酸化膜を成長させる。
次に、第3の工程では、上記酸化防止膜に第2の開口部
を形成する。その後、第4の工程では、上記酸化防止膜
をマスクにした熱酸化処理によって、上記第1の開口部
に酸化膜からなる第1の素子分離膜を形成すると共に、
上記第2の開口部に酸化膜からなる第2の素子分離膜を
形成する。
Further, the element isolation film of the semiconductor device is
It is formed by the following procedure. First, in the first step, the first opening is patterned in the antioxidant film formed on the semiconductor substrate. Then, in the second step, an oxide film is grown on the surface of the semiconductor substrate exposed in the first opening by a thermal oxidation process using the antioxidant film as a mask.
Next, in a third step, a second opening is formed in the antioxidant film. Then, in a fourth step, a first element isolation film made of an oxide film is formed in the first opening by a thermal oxidation process using the antioxidant film as a mask, and
A second element isolation film made of an oxide film is formed in the second opening.

【0012】[0012]

【作用】上記の半導体装置では、膜厚の厚い絶縁膜を有
する第1の素子を膜厚の厚い第1の素子分離膜で分離
し、膜厚の薄い絶縁膜を有する第2の素子を膜厚の薄い
第2の素子分離膜で分離している。したがって、第1の
素子に高い駆動電圧を掛けられる。そして、膜厚の薄い
絶縁膜を有する第2の素子は、絶縁膜のエッジ部の薄膜
化を抑える膜厚の薄い第2の素子分離膜で分離されるた
め、絶縁膜のエッジ部の局部的な薄膜化が抑えられる。
さらに、第1の素子分離膜でフローティングゲートを有
する第1の素子を分離することによって、フローティン
グゲートを有する素子において、絶縁膜の局部的な薄膜
化による絶縁耐圧不良が防止される。
In the above semiconductor device, the first element having the thick insulating film is separated by the thick first element isolation film, and the second element having the thin insulating film is formed as the film. They are separated by a thin second element isolation film. Therefore, a high drive voltage can be applied to the first element. Then, the second element having the thin insulating film is separated by the second element isolation film having the thin film thickness which suppresses the thinning of the edge portion of the insulating film, and therefore, the local edge portion of the insulating film is locally formed. It is possible to suppress thinning.
Further, by separating the first element having the floating gate by the first element isolation film, in the element having the floating gate, the dielectric strength failure due to the local thinning of the insulating film is prevented.

【0013】そして、上記の素子分離膜の形成方法で
は、第1の開口部に露出する半導体基板に対しては2回
の熱処理によって酸化膜が成長し、第2の開口部に露出
する半導体基板に対しては1回の熱処理によって酸化膜
が成長する。このため、第2の開口部に形成される第2
の素子分離膜は、第1の開口部に形成された第1の素子
分離理領域と比較して膜厚が薄く形成される。したがっ
て、同一の半導体基板上に、素子の分離能力が高い膜厚
の厚い第1の素子分離膜と、MIS型の半導体素子を形
成した場合にその絶縁膜の局部的な薄膜化を抑制する膜
厚の薄い第2の素子分離膜とが形成される。
In the above method for forming the element isolation film, the oxide film grows on the semiconductor substrate exposed in the first opening by the two heat treatments, and the semiconductor substrate exposed in the second opening is exposed. On the other hand, the oxide film grows by one heat treatment. Therefore, the second opening formed in the second opening
The element isolation film of is formed to have a smaller film thickness than the first element isolation region formed in the first opening. Therefore, when a thick first element isolation film having a high element isolation capability and a MIS type semiconductor element are formed on the same semiconductor substrate, a film that suppresses local thinning of the insulating film is formed. A thin second element isolation film is formed.

【0014】[0014]

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1は、実施例の半導体装置の構成図である。図
に示すように、この半導体装置1には、半導体基板10
1上に第1の素子分離膜11と第2の素子分離膜12と
が形成されている。そして、この第1の素子分離膜11
で電気的に分離された半導体基板101上に第1の素子
13が形成され、第2の素子分離膜で分離された半導体
基板101上に第2の素子14が形成されている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a configuration diagram of a semiconductor device according to an embodiment. As shown in the figure, the semiconductor device 1 includes a semiconductor substrate 10
A first element isolation film 11 and a second element isolation film 12 are formed on the surface 1. Then, the first element isolation film 11
The first element 13 is formed on the semiconductor substrate 101 electrically isolated by the second element 14, and the second element 14 is formed on the semiconductor substrate 101 isolated by the second element isolation film.

【0015】上記第1及び第2の素子分離膜11,12
は、酸化膜からなるものである。そして、第1の素子分
離膜11は膜厚650nm程度であり、第2の素子分離
膜12は膜厚250nm程度で形成されている。これら
の第1及び第2の素子分離膜11,12の膜厚は、それ
ぞれの駆動電圧で使用される第1または第2の素子1
3,14を分離するのに充分な厚さになっている。そし
て、膜厚300nm程度を境にして、これより膜厚の厚
い酸化膜で第1の素子分離膜11を形成し、薄い酸化膜
で第2の素子分離膜12を形成する。
The first and second element isolation films 11 and 12
Is an oxide film. The first element isolation film 11 has a film thickness of about 650 nm, and the second element isolation film 12 has a film thickness of about 250 nm. The film thicknesses of the first and second element isolation films 11 and 12 are the same as those of the first or second element 1 used at the respective driving voltages.
It is thick enough to separate 3,14. Then, with a film thickness of about 300 nm as a boundary, the first element isolation film 11 is formed of an oxide film having a larger film thickness and the second element isolation film 12 is formed of a thinner oxide film.

【0016】第1の素子13は、半導体基板101と、
この上面に形成されるゲート絶縁膜102と、少なくと
もこのゲート絶縁膜102の上面に形成される導電層1
03とで構成されている。この第1の素子13は高電圧
で駆動されるものであり、ゲート絶縁膜102が例えば
膜厚30nm程度と比較的厚く形成されている。
The first element 13 includes a semiconductor substrate 101,
The gate insulating film 102 formed on the upper surface, and the conductive layer 1 formed on at least the upper surface of the gate insulating film 102.
And 03. The first element 13 is driven by a high voltage, and the gate insulating film 102 is formed relatively thick, for example, a film thickness of about 30 nm.

【0017】また、第2の素子14は、第1の素子13
と同一の半導体基板101と、この上面に形成されるゲ
ート絶縁膜104と、少なくともこのゲート絶縁膜10
4の上面に形成される導電層105とで構成されてい
る。この導電層105は、フローティングゲート106
と、このフローティングゲート106上に絶縁膜107
を介して形成されるコントロールゲート108とで形成
されている。そして、第2の素子14は、フローティン
グゲート106を有する記憶素子であるため、ゲート絶
縁膜104が例えば膜厚15nm程度と比較的薄く形成
されている。
Further, the second element 14 is the first element 13
The same semiconductor substrate 101, a gate insulating film 104 formed on the upper surface, and at least the gate insulating film 10
4 and the conductive layer 105 formed on the upper surface of the wiring 4. The conductive layer 105 is the floating gate 106.
And an insulating film 107 on the floating gate 106.
And the control gate 108 formed via the. Since the second element 14 is a memory element having the floating gate 106, the gate insulating film 104 is formed to be relatively thin, for example, about 15 nm in film thickness.

【0018】上記のように形成された半導体装置1で
は、膜厚の厚いゲート絶縁膜102を有し、かつ駆動電
圧の高い第1の素子13を、膜厚の厚い第1の素子分離
膜11で分離する。このため、第1の素子13の分離が
充分に行われる。そして、膜厚の薄い絶縁膜104を有
する第2の素子14を、膜厚の薄い第2の素子分離膜1
2で分離する。このため、第2の素子14においては、
薄い膜厚のゲート絶縁膜104の局部的な薄膜化が抑え
られる。また、第2の素子14は、第1の素子13と比
較して駆動電圧が低いため、第2の素子分離膜12によ
って充分に分離が行われる。
In the semiconductor device 1 formed as described above, the first element 13 having the thick gate insulating film 102 and having a high driving voltage and the first element isolation film 11 having the thick film thickness are formed. Separate with. Therefore, the isolation of the first element 13 is sufficiently performed. Then, the second element 14 having the thin insulating film 104 is replaced by the thin second element isolation film 1
Separate at 2. Therefore, in the second element 14,
Localized thinning of the thin gate insulating film 104 can be suppressed. Further, since the second element 14 has a lower drive voltage than the first element 13, the second element isolation film 12 allows sufficient isolation.

【0019】次に、上記半導体装置の素子分離膜の形成
方法を図2を用いて説明する。先ず、第1の工程では、
図2(1)に示すように、パッド酸化膜110を形成し
た半導体基板101の表面に、酸化防止膜201を成膜
する。そして、この酸化防止膜201上に第1の開口部
202をパターン形成する。この工程では、半導体基板
101の表面に、予め膜厚50nm程度のパッド酸化膜
110を形成しておく。そして、表面にパッド酸化膜1
10が形成された半導体基板101の上面に、膜厚10
0nm程度の窒化膜からなる酸化防止膜201を成膜す
る。その後、リソグラフィーによってこの酸化防止膜2
01に、第1の開口部202をパターン形成する。この
第1の開口部202は、第1の素子分離膜を形成する部
分に設ける。
Next, a method of forming the element isolation film of the semiconductor device will be described with reference to FIG. First, in the first step,
As shown in FIG. 2A, an antioxidant film 201 is formed on the surface of the semiconductor substrate 101 on which the pad oxide film 110 is formed. Then, the first opening 202 is patterned on the antioxidant film 201. In this step, the pad oxide film 110 having a film thickness of about 50 nm is previously formed on the surface of the semiconductor substrate 101. And pad oxide film 1 on the surface
10 is formed on the upper surface of the semiconductor substrate 101.
An antioxidant film 201 made of a nitride film with a thickness of about 0 nm is formed. Then, this antioxidant film 2 is formed by lithography.
At 01, the first opening 202 is patterned. The first opening 202 is provided in a portion where the first element isolation film is formed.

【0020】そして、第2の工程では、図2(2)に示
すように、上記の酸化防止膜201をマスクにした熱酸
化処理によって、第1の開口部202に露出する半導体
基板101表面のパッド酸化膜110を成長させる。こ
れによって、第1の開口部202に露出している半導体
基板101の表面に、膜厚400nm程度の酸化膜20
3を形成する。
Then, in the second step, as shown in FIG. 2B, the surface of the semiconductor substrate 101 exposed in the first opening 202 is subjected to a thermal oxidation process using the above-mentioned antioxidant film 201 as a mask. The pad oxide film 110 is grown. As a result, the oxide film 20 having a thickness of about 400 nm is formed on the surface of the semiconductor substrate 101 exposed in the first opening 202.
3 is formed.

【0021】次に、第3の工程では、図2(3)に示す
ように、酸化防止膜201に第2の開口部204を形成
する。この第2の開口部204は、第2の素子分離膜を
形成する部分に設ける。
Next, in the third step, as shown in FIG. 2C, a second opening 204 is formed in the antioxidant film 201. The second opening 204 is provided in a portion where the second element isolation film is formed.

【0022】その後、第4の工程では、図2(4)に示
すように、第1の開口部202と第2の開口部204と
がパターン形成された状態の酸化防止膜201をマスク
にした熱酸化処理を行う。この工程では、第1の開口部
202の酸化膜203をさらに300nm程度成長させ
ると共に、第2の開口部204に露出する半導体基板1
01表面のパッド酸化膜110を300nm程度成長さ
せる。そして、第1の開口部202に膜厚700nm程
度の酸化膜からなる第1の素子分離膜11を形成し、第
2の開口部204に膜厚300nm程度の酸化膜からな
る第2の素子分離膜12を形成する。ここで形成する第
1及び第2の素子分離膜11,12の膜厚は、後工程で
の酸化膜の膜減り量を予め加算した厚さに設定する。そ
して、最終的に膜厚300nmを境にこれより厚い酸化
膜からなる第1の素子分離膜11と、薄い酸化膜からな
る第2の素子分離膜12とが形成されるようにする。
Then, in the fourth step, as shown in FIG. 2 (4), the antioxidant film 201 in which the first opening 202 and the second opening 204 are patterned is used as a mask. Perform thermal oxidation treatment. In this step, the oxide film 203 in the first opening 202 is further grown to about 300 nm, and the semiconductor substrate 1 exposed in the second opening 204 is formed.
The pad oxide film 110 on the surface 01 is grown to a thickness of about 300 nm. Then, the first element isolation film 11 made of an oxide film having a thickness of about 700 nm is formed in the first opening 202, and the second element isolation made of an oxide film having a thickness of about 300 nm is formed in the second opening 204. The film 12 is formed. The film thickness of the first and second element isolation films 11 and 12 formed here is set to a thickness obtained by adding in advance the amount of reduction of the oxide film in the subsequent process. Finally, a first element isolation film 11 made of an oxide film thicker than this and a second element isolation film 12 made of a thin oxide film are formed with a film thickness of 300 nm as a boundary.

【0023】上記のようにして半導体基板上に膜厚の異
なる素子分離膜を形成した後、この素子分離膜で分離さ
れた各領域の半導体基板上に、ゲート絶縁膜と導電層と
からなるMIS型半導体素子を形成する。
After the element isolation films having different thicknesses are formed on the semiconductor substrate as described above, the MIS including the gate insulating film and the conductive layer is formed on the semiconductor substrate in each region separated by the element isolation film. Form a semiconductor device.

【0024】上記素子分離膜の形成方法では、第1の素
子分離膜11を、2回の熱酸化処理によって形成し、第
2の素子分離膜12を1回の熱酸化処理によって形成す
る。このため、第1の素子分離膜11の膜厚は、第2の
素子分離膜12の膜厚と比較して厚い膜厚で形成され
る。したがって、同一の半導体基板101上に、素子の
分離能力が高い膜厚の厚い第1の素子分離膜11と、M
IS型の半導体素子を形成した場合にその絶縁膜の局部
的な膜膜化を抑制する膜厚の薄い第2の素子分離膜12
とが形成される。
In the method of forming the element isolation film, the first element isolation film 11 is formed by two thermal oxidation treatments, and the second element isolation film 12 is formed by one thermal oxidation treatment. Therefore, the film thickness of the first element isolation film 11 is formed to be thicker than the film thickness of the second element isolation film 12. Therefore, on the same semiconductor substrate 101, a thick first element isolation film 11 having high element isolation capability and M
A second element isolation film 12 having a small film thickness that suppresses local formation of an insulating film when an IS type semiconductor element is formed.
And are formed.

【0025】実施例の半導体装置では、フローティング
ゲートを有する素子と高電圧駆動用の素子とが同一の半
導体基板上に形成されている場合を例にとって説明を行
った。しかし、上記の半導体装置にさらに低耐圧の素子
が形成されている場合、この素子に形成されているゲー
ト絶縁膜は比較的薄いものである。したがって、低耐圧
素子は、膜厚の薄い第2の素子分離膜で分離するように
する。尚、半導体装置に形成される各素子を、駆動電圧
が10v以上の素子と駆動電圧が3〜5v程度の素子と
に分類し、それぞれの素子を分離する素子分離膜の膜厚
を300nmを境にして使い分けるようにしても良い。
ただし、フローティングゲートを有する素子は、この限
りではない。
In the semiconductor device of the embodiment, the case where the element having the floating gate and the element for high voltage driving are formed on the same semiconductor substrate has been described as an example. However, when an element having a lower breakdown voltage is formed in the above semiconductor device, the gate insulating film formed in this element is relatively thin. Therefore, the low breakdown voltage element is separated by the thin second element isolation film. It should be noted that each element formed in the semiconductor device is classified into an element having a driving voltage of 10 V or more and an element having a driving voltage of about 3 to 5 V, and the thickness of an element isolation film separating each element is a boundary of 300 nm. You may use it properly.
However, this does not apply to the element having the floating gate.

【0026】実施例の素子分離膜の形成方法では、半導
体基板上に成膜した窒化膜をパターニングしてこれを酸
化防止膜として用いる、いわゆる通常のLOCOS法の
適用によって素子分離膜を形成する場合を説明した。し
かし、本発明はこれに限るものではなく、例えば、 pol
y-buffered−LOCOS法のような改良LOCOS法の
適用も可能である。改良LOCOS法で形成した素子分
離膜は、バーズビークが短いために通常のLOCOS法
によって形成した素子分離膜と比較してエッジ部の立ち
上がりが急である。このため、ゲート絶縁膜のエッジ部
が薄膜化し易く、本発明の適用による効果がさらに期待
できる。
In the method of forming an element isolation film of the embodiment, when the element isolation film is formed by applying a so-called normal LOCOS method in which a nitride film formed on a semiconductor substrate is patterned and used as an antioxidant film. Explained. However, the present invention is not limited to this. For example, pol
It is also possible to apply an improved LOCOS method such as the y-buffered-LOCOS method. Since the element isolation film formed by the improved LOCOS method has a short bird's beak, the edge portion rises more rapidly than the element isolation film formed by the normal LOCOS method. Therefore, the edge portion of the gate insulating film is likely to be thinned, and the effect of applying the present invention can be further expected.

【0027】[0027]

【発明の効果】以上説明したように、本発明の半導体装
置によれば、膜厚の厚い第1の素子分離膜によって、半
導体基板上に厚い絶縁膜を形成しこの絶縁膜上に導電層
を形成してなる第1の素子を分離し、膜厚の薄い第2の
素子分離膜によって、半導体基板上に薄い絶縁膜を形成
しこの絶縁膜上に導電層を形成してなる第2の素子素子
を分離することで、駆動電圧が高く絶縁膜の厚い素子の
分離を充分に達成しながら、薄い絶縁膜を有する素子に
おける絶縁膜の局部的な薄膜化を防止できる。このた
め、駆動電圧の高い素子とゲート絶縁膜の薄いフローテ
ィングゲート素子とを同一の半導体基板上に形成してな
る半導体装置において、素子の分離不良とゲート絶縁膜
の絶縁不良とを防止することができる。したがって、半
導体装置の信頼性の向上を図ることができる。さらに、
本発明の素子分離膜の形成方法によれば、一枚の酸化防
止膜をマスクにした2回の熱酸化処理で、同一の半導体
基板上に、素子の分離能力が高い膜厚の厚い素子分離膜
と、MIS型の半導体素子を形成した場合にその絶縁膜
の局部的な薄膜化を抑制する膜厚の薄い素子分離膜とを
形成することができる。したがって、同一の半導体基板
上に、駆動電圧の高い素子と絶縁膜の薄いMIS型素子
とを形成することができる。
As described above, according to the semiconductor device of the present invention, a thick insulating film is formed on the semiconductor substrate by the first element isolation film having a large film thickness, and a conductive layer is formed on the insulating film. A second element in which the formed first element is separated, a thin insulating film is formed on a semiconductor substrate by a thin second element isolation film, and a conductive layer is formed on the insulating film. By separating the elements, it is possible to prevent the local thinning of the insulating film in the element having the thin insulating film while sufficiently achieving the separation of the element having a high driving voltage and the thick insulating film. Therefore, in a semiconductor device in which an element having a high driving voltage and a floating gate element having a thin gate insulating film are formed on the same semiconductor substrate, it is possible to prevent element isolation failure and gate insulating film insulation failure. it can. Therefore, the reliability of the semiconductor device can be improved. further,
According to the method for forming an element isolation film of the present invention, a thick element isolation layer having a high element isolation capability is formed on the same semiconductor substrate by two thermal oxidation processes using a single anti-oxidation film as a mask. It is possible to form a film and an element isolation film having a small film thickness that suppresses local thinning of the insulating film when a MIS type semiconductor device is formed. Therefore, an element having a high driving voltage and an MIS type element having a thin insulating film can be formed on the same semiconductor substrate.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例の半導体装置の構成図である。FIG. 1 is a configuration diagram of a semiconductor device of an example.

【図2】実施例の素子分離膜の形成方法を説明する図で
ある。
FIG. 2 is a diagram illustrating a method of forming an element isolation film of an example.

【図3】従来の半導体装置の構成図である。FIG. 3 is a configuration diagram of a conventional semiconductor device.

【図4】従来の素子分離膜の形成方法を説明する図であ
る。
FIG. 4 is a diagram illustrating a conventional method of forming an element isolation film.

【符号の説明】[Explanation of symbols]

1 半導体装置 11 第1の素子分離膜 12 第2の素子分離膜 13 第1の素子 14 第2の素子 101 半導体基板 102,104 ゲート絶縁膜 103,105 導電層 106 フローティングゲート 201 酸化防止膜 202 第1の開口部 204 第2の開口部 DESCRIPTION OF SYMBOLS 1 Semiconductor device 11 1st element isolation film 12 2nd element isolation film 13 1st element 14 2nd element 101 Semiconductor substrate 102,104 Gate insulating film 103,105 Conductive layer 106 Floating gate 201 Antioxidation film 202 1st opening 204 2nd opening

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/788 29/792 H01L 29/78 371 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location H01L 29/788 29/792 H01L 29/78 371

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板と、前記半導体基板上に形成
され膜厚の厚い酸化膜からなる第1の素子分離膜と、前
記半導体基板上に形成され前記第1の素子分離膜と比較
して膜厚の薄い酸化膜からなる第2の素子分離膜と、前
記第1の素子分離膜で分離された半導体基板上の各領域
に形成される第1の素子と、前記第2の素子分離膜で分
離された半導体基板上の各領域に形成される第2の素子
とで構成される半導体装置において、 前記第1の素子は、半導体基板と、当該半導体基板上に
形成される膜厚の厚い絶縁膜と、当該絶縁膜上に形成さ
れる導電層とからなるものであり、 前記第2の素子は、半導体基板と、当該半導体基板上に
形成され前記第1の素子の絶縁膜と比較して膜厚の薄い
絶縁膜と、当該絶縁膜上に形成される導電層とからなる
ものであることを特徴とする半導体装置。
1. Compared to a semiconductor substrate, a first element isolation film formed on the semiconductor substrate and made of a thick oxide film, and a first element isolation film formed on the semiconductor substrate. A second element isolation film made of a thin oxide film, a first element formed in each region on the semiconductor substrate separated by the first element isolation film, and a second element isolation film In a semiconductor device including a second element formed in each region on the semiconductor substrate separated by, the first element has a semiconductor substrate and a thick film formed on the semiconductor substrate. An insulating film and a conductive layer formed on the insulating film, wherein the second element is a semiconductor substrate and an insulating film of the first element formed on the semiconductor substrate. A thin insulating film and a conductive layer formed on the insulating film Wherein a the at it.
【請求項2】 請求項1記載の半導体装置において、 前記第2の素子は、フローティングゲートを有する素子
であることを特徴とする半導体装置。
2. The semiconductor device according to claim 1, wherein the second element is an element having a floating gate.
【請求項3】 請求項1または2記載の半導体装置の素
子分離膜の形成方法であって、 前記半導体基板上に酸化防止膜を形成し、当該酸化防止
膜に第1の開口部を形成する第1の工程と、 前記酸化防止膜をマスクにした熱酸化処理によって、前
記第1の開口部に露出する前記半導体基板の表面に酸化
膜を成長させる第2の工程と、 前記酸化防止膜に第2の開口部を形成する第3の工程
と、 前記酸化防止膜をマスクにした熱酸化処理によって、前
記第1の開口部に成長させた酸化膜をさらに成長させて
膜厚の厚い酸化膜からなる第1の素子分離膜を形成する
と供に、前記第2の開口部に露出する前記半導体基板の
表面に酸化膜を成長させて薄い酸化膜からなる第2の素
子分離膜を形成する第4の工程とからなることを特徴と
する素子分離膜の形成方法。
3. The method for forming an element isolation film of a semiconductor device according to claim 1, wherein an antioxidant film is formed on the semiconductor substrate, and a first opening is formed in the antioxidant film. A first step; a second step of growing an oxide film on the surface of the semiconductor substrate exposed in the first opening by a thermal oxidation process using the antioxidant film as a mask; A third step of forming the second opening and a thermal oxidation process using the antioxidant film as a mask further grow the oxide film grown in the first opening to form a thick oxide film. And forming a second element isolation film made of a thin oxide film while growing an oxide film on the surface of the semiconductor substrate exposed in the second opening. Of the element isolation film, characterized in that Forming method.
JP29399893A 1993-10-29 1993-10-29 Semiconductor device and method of forming its element isolating film Pending JPH07130725A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29399893A JPH07130725A (en) 1993-10-29 1993-10-29 Semiconductor device and method of forming its element isolating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29399893A JPH07130725A (en) 1993-10-29 1993-10-29 Semiconductor device and method of forming its element isolating film

Publications (1)

Publication Number Publication Date
JPH07130725A true JPH07130725A (en) 1995-05-19

Family

ID=17801926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29399893A Pending JPH07130725A (en) 1993-10-29 1993-10-29 Semiconductor device and method of forming its element isolating film

Country Status (1)

Country Link
JP (1) JPH07130725A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291851B1 (en) 1995-07-21 2001-09-18 Rohm Co., Ltd. Semiconductor device having oxide layers formed with different thicknesses
JP2006032958A (en) * 2004-07-12 2006-02-02 Taiwan Semiconductor Manufacturing Co Ltd Method and apparatus for semiconductor device having low and high voltage transistors
KR100591184B1 (en) * 2004-12-30 2006-06-19 동부일렉트로닉스 주식회사 Method for forming dual bird's beak locos isolation
JP2006525652A (en) * 2002-12-19 2006-11-09 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Trench insulation structure having different rounding degree of semiconductor device corner and manufacturing method thereof
JP2007242977A (en) * 2006-03-10 2007-09-20 Hitachi Ltd High breakdown voltage semiconductor integrated circuit device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291851B1 (en) 1995-07-21 2001-09-18 Rohm Co., Ltd. Semiconductor device having oxide layers formed with different thicknesses
JP2006525652A (en) * 2002-12-19 2006-11-09 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Trench insulation structure having different rounding degree of semiconductor device corner and manufacturing method thereof
JP2006032958A (en) * 2004-07-12 2006-02-02 Taiwan Semiconductor Manufacturing Co Ltd Method and apparatus for semiconductor device having low and high voltage transistors
KR100591184B1 (en) * 2004-12-30 2006-06-19 동부일렉트로닉스 주식회사 Method for forming dual bird's beak locos isolation
JP2007242977A (en) * 2006-03-10 2007-09-20 Hitachi Ltd High breakdown voltage semiconductor integrated circuit device

Similar Documents

Publication Publication Date Title
JP4550351B2 (en) Manufacturing method of semiconductor device
JPH1032246A (en) Semiconductor device and manufacture thereof
JPS62257768A (en) Manufacture of eprom cell composed of oxide-nitride-oxide dielectric and eprom cell manufactured by the method
US4760034A (en) Method of forming edge-sealed multi-layer structure while protecting adjacent region by screen oxide layer
JPH06326090A (en) Isolation method for integrated circuit element
JP3833095B2 (en) Manufacturing method of semiconductor device
US4435446A (en) Edge seal with polysilicon in LOCOS process
JPH07130725A (en) Semiconductor device and method of forming its element isolating film
JP2001210834A (en) Method of forming gate insulating film for semiconductor element
KR950010041B1 (en) Contact hole structure and manufacturing method thereof
JP3271105B2 (en) Semiconductor device and method for forming the same
JP2001308198A (en) Manufacturing method of semiconductor device
JPH10223852A (en) Ferroelectric memory device and manufacture thereof
JP3315064B2 (en) Manufacturing method of integrated circuit
JP4472434B2 (en) Manufacturing method of semiconductor device
JPH05218192A (en) Manufacture of semiconductor element
US5882985A (en) Reduction of field oxide step height during semiconductor fabrication
JP2886183B2 (en) Method of manufacturing field isolation insulating film
US6420248B1 (en) Double gate oxide layer method of manufacture
JP2910369B2 (en) Manufacturing method of floating gate type semiconductor memory device
JP5161408B2 (en) Manufacturing method of semiconductor device
JPH10284478A (en) Manufacture of semiconductor device
KR100213245B1 (en) Isolation Method of Semiconductor Device
KR100189974B1 (en) Method for forming a pbl element isolation region in a semiconductor device
JPS62198153A (en) Semiconductor device

Legal Events

Date Code Title Description
A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040202

A912 Removal of reconsideration by examiner before appeal (zenchi)

Effective date: 20040409

Free format text: JAPANESE INTERMEDIATE CODE: A912