JP2001308198A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor deviceInfo
- Publication number
- JP2001308198A JP2001308198A JP2000127565A JP2000127565A JP2001308198A JP 2001308198 A JP2001308198 A JP 2001308198A JP 2000127565 A JP2000127565 A JP 2000127565A JP 2000127565 A JP2000127565 A JP 2000127565A JP 2001308198 A JP2001308198 A JP 2001308198A
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- film
- insulating film
- forming
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Volatile Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、同一半導体基板上
に、膜厚が異なる複数種類のゲート絶縁膜をもって複数
の素子形成領域が形成された半導体装置及びその製造方
法に関するものである。このような半導体装置は、同一
半導体基板上に低電圧用トランジスタと高電圧対応のト
ランジスタを作り込んだ半導体装置や、同一半導体基板
上に電気的に書換え可能な半導体メモリ素子と周辺回路
用のトランジスタを作り込んだ半導体装置などに適用す
ることができる。The present invention relates to a semiconductor device in which a plurality of element formation regions are formed on a same semiconductor substrate with a plurality of types of gate insulating films having different thicknesses, and a method of manufacturing the same. Such a semiconductor device includes a semiconductor device in which a low-voltage transistor and a high-voltage transistor are formed on the same semiconductor substrate, or an electrically rewritable semiconductor memory element and a transistor for a peripheral circuit on the same semiconductor substrate. The present invention can be applied to a semiconductor device or the like in which is fabricated.
【０００２】[0002]
【従来の技術】最近は、半導体製品の微細化に伴い低電
圧化が行なわれているが、内部に昇圧回路をもつ場合や
車載用のように、電源電圧自体が１２Ｖ程度ある場合が
ある。そこで、これらの用途に対応するため、同一チッ
プ上に低電圧用トランジスタとともに高電圧用トランジ
スタを用意することが一般に行なわれている。その高電
圧用トランジスタは、高電圧によるゲート酸化膜破壊を
防止するために、低電圧用トランジスタよりも、ゲート
酸化膜を厚くして形成している。2. Description of the Related Art Recently, the voltage has been reduced in accordance with the miniaturization of semiconductor products. However, there are cases where the power supply voltage itself is about 12 V, such as a case where a booster circuit is internally provided or a vehicle is used. Therefore, in order to cope with these applications, it is common practice to prepare high-voltage transistors together with low-voltage transistors on the same chip. The high-voltage transistor is formed with a thicker gate oxide film than the low-voltage transistor in order to prevent gate oxide film breakdown due to high voltage.
【０００３】同一チップ内に膜厚の異なるゲート酸化膜
を形成する方法としては、半導体基板上に酸化膜を形成
し、高電圧用トランジスタ形成領域の酸化膜をレジスト
で被い、低電圧用トランジスタ形成領域の酸化膜をエッ
チングにより除去する。そのレジストを除去した後、基
板を再度酸化することにより、低電圧用トランジスタ形
成領域に所定膜厚の第１のゲート酸化膜を形成するとと
もに、高電圧用トランジスタ形成領域には先に形成した
酸化膜とこの工程で形成される酸化膜とにより低電圧用
の第１のゲート酸化膜より厚い第２のゲート酸化膜を形
成する。しかし、その方法では高電圧用トランジスタの
第２のゲート酸化膜がレジストからの汚染やレジスト除
去時におけるプラズマダメージなどにより劣化するとい
う欠点がある。As a method of forming gate oxide films having different thicknesses in the same chip, an oxide film is formed on a semiconductor substrate, and the oxide film in a high voltage transistor forming region is covered with a resist, and a low voltage transistor is formed. The oxide film in the formation region is removed by etching. After removing the resist, the substrate is oxidized again to form a first gate oxide film having a predetermined thickness in the low-voltage transistor formation region and to form the first oxide film in the high-voltage transistor formation region. The film and the oxide film formed in this step form a second gate oxide film thicker than the first gate oxide film for low voltage. However, this method has a disadvantage that the second gate oxide film of the high-voltage transistor is deteriorated due to contamination from the resist, plasma damage at the time of removing the resist, and the like.
【０００４】この欠点を解決するための方法が特開平５
−２９１５８１号公報（従来例）に開示されている。以
下のその方法を説明する。半導体基板上全面にシリコン
酸化膜を形成し、その上にシリコン窒化膜を形成する。
写真製版により高電圧用トランジスタ形成領域に開口を
もつレジストパターンを形成し、それをマスクにして高
電圧用トランジスタ形成領域上のシリコン窒化膜を除去
する。次に低電圧用トランジスタ形成領域上に残存して
いる窒化膜をマスクにして熱酸化処理を施して、高電圧
用トランジスタ形成領域にシリコン酸化膜を形成する。A method for solving this drawback is disclosed in Japanese Patent Laid-Open No. Hei 5
-291581 (conventional example). The method will be described below. A silicon oxide film is formed on the entire surface of a semiconductor substrate, and a silicon nitride film is formed thereon.
A resist pattern having an opening in the high-voltage transistor formation region is formed by photolithography, and the silicon nitride film on the high-voltage transistor formation region is removed using the resist pattern as a mask. Next, thermal oxidation is performed using the nitride film remaining on the low-voltage transistor formation region as a mask to form a silicon oxide film in the high-voltage transistor formation region.
【０００５】シリコン窒化膜を除去した後、低電圧用ト
ランジスタ形成領域上のシリコン酸化膜がなくなるまで
エッチング処理を施し、高電圧用トランジスタ形成領域
にはシリコン酸化膜が残っている状態にする。その後、
再度熱酸化処理を施すことにより、低電圧用トランジス
タ形成領域に所定の膜厚の薄いゲート酸化膜を形成する
とともに、高電圧用トランジスタ形成領域上のシリコン
酸化膜の膜厚をさらに厚くして厚いゲート酸化膜を形成
する。この従来例では、高電圧用トランジスタのゲート
酸化膜を形成する過程で、レジストパターンがゲート酸
化膜に直接触れることがないため、ゲート酸化膜の劣化
の問題を解決している。After the silicon nitride film is removed, an etching process is performed until the silicon oxide film on the low-voltage transistor formation region disappears, so that the silicon oxide film remains in the high-voltage transistor formation region. afterwards,
By performing the thermal oxidation process again, a thin gate oxide film having a predetermined thickness is formed in the low-voltage transistor formation region, and the silicon oxide film on the high-voltage transistor formation region is further thickened to be thicker. A gate oxide film is formed. This conventional example solves the problem of deterioration of the gate oxide film because the resist pattern does not directly touch the gate oxide film in the process of forming the gate oxide film of the high-voltage transistor.
【０００６】[0006]
【発明が解決しようとする課題】しかし、上記従来技術
の高電圧用トランジスタのゲート酸化膜は、３回に分け
た熱酸化工程を経ることにより形成されるので、そのゲ
ート酸化膜の最終的な膜厚の制御が困難であり、膜厚の
バラツキが大きくなるという問題があった。本発明は、
同一半導体基板上に、膜厚が異なる複数種類のゲート絶
縁膜をもって複数の素子形成領域が形成された半導体装
置及びその製造方法において、各種類のゲート絶縁膜の
膜厚及び電気的特性のバラツキを防止することを目的と
するものである。However, since the gate oxide film of the above-mentioned prior art high voltage transistor is formed through three thermal oxidation steps, the final thickness of the gate oxide film is reduced. There is a problem that it is difficult to control the film thickness, and the dispersion of the film thickness becomes large. The present invention
In a semiconductor device in which a plurality of element formation regions are formed with a plurality of types of gate insulating films having different thicknesses on the same semiconductor substrate and a method for manufacturing the same, variations in the thickness and electrical characteristics of each type of gate insulating film are reduced. The purpose is to prevent it.
【０００７】[0007]
【課題を解決するための手段】本発明にかかる半導体装
置は、同一半導体基板上に、膜厚が異なる複数種類のゲ
ート絶縁膜をもって複数の素子形成領域が形成された半
導体装置であって、ゲート絶縁膜は、単層膜又はin-sit
u処理で形成された積層膜で形成されているものであ
る。ここでin-situ処理で形成された積層膜とは、半導
体基板を大気に曝気することなく一連の操作で連続して
形成された積層膜をいう。A semiconductor device according to the present invention is a semiconductor device in which a plurality of element forming regions are formed on a same semiconductor substrate with a plurality of types of gate insulating films having different film thicknesses. The insulating film is a single layer film or in-sit
It is formed of a laminated film formed by the u process. Here, the laminated film formed by the in-situ processing refers to a laminated film formed continuously by a series of operations without exposing the semiconductor substrate to the air.
【０００８】本発明にかかる半導体装置は、同一半導体
基板上に、膜厚が異なる複数種類のゲート絶縁膜をもっ
て複数の素子形成領域を形成するための半導体装置の製
造方法であって、第１の態様は以下の工程（Ａ）から
（Ｃ）を含んでゲート絶縁膜を形成する。 （Ａ）半導体基板上に素子形成領域を分離するための素
子分離絶縁膜を形成する工程、（Ｂ）素子形成領域上に
耐酸化保護膜を形成する工程、（Ｃ）素子形成領域のう
ち、ゲート絶縁膜を同じ膜厚で形成する素子形成領域上
のみが耐酸化保護膜で被われていない状態で、その素子
形成領域に所望の膜厚で１回のプロセス処理によりゲー
ト絶縁膜を形成する工程。A semiconductor device according to the present invention is a method of manufacturing a semiconductor device for forming a plurality of element formation regions on a same semiconductor substrate with a plurality of types of gate insulating films having different film thicknesses. An embodiment includes the following steps (A) to (C) to form a gate insulating film. (A) a step of forming an element isolation insulating film for isolating an element formation region on a semiconductor substrate; (B) a step of forming an oxidation-resistant protective film on the element formation region; In a state where only the element formation region where the gate insulation film is formed with the same thickness is not covered with the oxidation-resistant protective film, the gate insulation film is formed in the element formation region with a desired thickness by one process. Process.
【０００９】ゲート絶縁膜を同じ膜厚で形成する素子形
成領域上のみが耐酸化保護膜で被われていない状態で、
その素子形成領域に、一回のプロセス処理により所望の
膜厚でゲート絶縁膜を形成することにより、すでに形成
されているゲート絶縁膜に関して、レジストからの汚染
やレジスト除去時におけるプラズマダメージなどによる
劣化や、熱酸化処理などによるの膜厚変化を防止すると
ともに、すでに形成されているゲート絶縁膜及び新たに
形成するゲート絶縁膜の膜厚及び電気的特性のバラツキ
を防止する。ここで１回のプロセス処理とは、半導体基
板を大気に曝気することなく、一連の操作で連続して行
なう処理をいう。In a state where only the element forming region where the gate insulating film is formed with the same thickness is not covered with the oxidation-resistant protective film,
By forming a gate insulating film with a desired film thickness in the element forming region by one process, deterioration of the already formed gate insulating film due to contamination from a resist or plasma damage at the time of removing the resist. In addition to preventing a change in film thickness due to thermal oxidation treatment or the like, variations in the film thickness and electrical characteristics of an already formed gate insulating film and a newly formed gate insulating film are also prevented. Here, the single process means a process that is continuously performed by a series of operations without exposing the semiconductor substrate to the atmosphere.
【００１０】本発明にかかる製造方法の第２の態様は以
下の工程（Ａ）から（Ｃ）を含んでゲート絶縁膜を形成
する。 （Ａ）半導体基板上に素子形成領域を分離するための素
子分離絶縁膜を形成する工程、（Ｂ）素子形成領域上に
第１のゲート絶縁膜を形成し、さらにその上に第１の耐
酸化保護膜を形成する工程、（Ｃ）素子形成領域のう
ち、少なくとも第１のゲート絶縁膜を残存させる素子形
成領域を除く、新たにゲート絶縁膜を形成する素子形成
領域上の第１の耐酸化保護膜及び第１のゲート絶縁膜を
選択的に除去した後、その素子形成領域に１回のプロセ
ス処理により第１のゲート絶縁膜とは異なる膜厚で第２
のゲート絶縁膜を形成する工程。In a second aspect of the manufacturing method according to the present invention, a gate insulating film is formed by including the following steps (A) to (C). (A) a step of forming an element isolation insulating film for isolating an element formation region on a semiconductor substrate; and (B) forming a first gate insulating film on the element formation region and further forming a first acid-resistant film thereon. Forming a passivation protective film, and (C) a first acid resistant region on the element formation region where a new gate insulating film is to be formed, excluding at least the element formation region where the first gate insulating film remains. After selectively removing the passivation protective film and the first gate insulating film, the element formation region is subjected to a single process to form a second film having a thickness different from that of the first gate insulating film.
Forming a gate insulating film.
【００１１】素子形成領域上に第１のゲート絶縁膜を形
成し、さらにその上に第１の耐酸化保護膜を形成してお
き、第２のゲート絶縁膜を形成する素子形成領域上のみ
が第１の耐酸化保護膜及び第１のゲート絶縁膜で被われ
ていない状態で、第２のゲート絶縁膜を１回のプロセス
処理により形成することにより、第１のゲート絶縁膜に
関して、レジストからの汚染やレジスト除去時における
プラズマダメージなどによる劣化や、熱酸化処理などに
よるの膜厚変化を防止するとともに、第１及び第２のゲ
ート絶縁膜に関して、膜厚及び電気的特性のバラツキを
防止する。A first gate insulating film is formed on the element forming region, and a first oxidation-resistant protective film is further formed thereon, and only on the element forming region on which the second gate insulating film is formed. By forming the second gate insulating film by one process in a state where the first gate insulating film is not covered with the first oxidation-resistant protective film and the first gate insulating film, the first gate insulating film is removed from the resist. To prevent deterioration due to plasma contamination during removal of the resist, a change in film thickness due to a thermal oxidation process, etc., and to prevent variations in the film thickness and electrical characteristics of the first and second gate insulating films. .
【００１２】[0012]
【発明の実施の形態】第１及び第２のゲート絶縁膜とは
異なる膜厚で第３のゲート絶縁膜を形成する場合は、本
発明にかかる製造方法の第２の態様の工程（Ｃ）に続け
て、第２のゲート絶縁膜上に第２の耐酸化保護膜を形成
する工程と、少なくとも第１及び第２のゲート絶縁膜を
残存させる素子形成領域を除く、第３のゲート絶縁膜を
形成する素子形成領域上の第１及び第２の耐酸化保護膜
並びに第１及び第２のゲート絶縁膜を選択的に除去した
後、その素子形成領域に１回のプロセス処理により第１
及び第２のゲート絶縁膜とは異なる膜厚で第３のゲート
絶縁膜を形成する工程を含む。DESCRIPTION OF THE PREFERRED EMBODIMENTS In the case where a third gate insulating film is formed with a different thickness from the first and second gate insulating films, the step (C) of the second embodiment of the manufacturing method according to the present invention is performed. Forming a second oxidation-resistant protective film on the second gate insulating film; and forming a third gate insulating film excluding at least an element formation region where the first and second gate insulating films are left. After selectively removing the first and second oxidation-resistant protective films and the first and second gate insulating films on the element formation region where the element is to be formed, the element formation region is subjected to the first process by a single process.
And forming a third gate insulating film having a thickness different from that of the second gate insulating film.
【００１３】本発明にかかる製造方法において、膜厚が
異なる複数種類のゲート絶縁膜のうち、最も信頼性が要
求されるゲート絶縁膜を最後に形成することが好まし
い。そのゲート絶縁膜形成後の工程数を少なくすること
によって、信頼性が低下するのを防ぐためである。最も
信頼性が要求されるゲート絶縁膜とは、例えばＥＥＰＲ
ＯＭを含む場合にはそのトンネル酸化膜で、最も膜厚の
薄いゲート絶縁膜になる。また、例えば耐圧トランジス
タを含む場合には、最も信頼性が要求されるのはその耐
圧トランジスタのゲート酸化膜で、最も膜厚の厚いゲー
ト絶縁膜になる。In the manufacturing method according to the present invention, it is preferable that a gate insulating film requiring the highest reliability among a plurality of types of gate insulating films having different thicknesses is formed last. This is to prevent a decrease in reliability by reducing the number of steps after the formation of the gate insulating film. The most reliable gate insulating film is, for example, EEPR
When OM is included, the tunnel oxide film becomes the thinnest gate insulating film. Further, for example, when a breakdown voltage transistor is included, the gate oxide film of the breakdown voltage transistor that requires the highest reliability is the gate insulating film having the largest thickness.
【００１４】本発明にかかる製造方法において、ゲート
絶縁膜を形成する直前に、露出した半導体基板表面に犠
牲酸化膜を形成し、その犠牲酸化膜を除去する工程を含
むことが好ましい。本発明にかかる製造方法において、
耐酸化保護膜の一例はシリコン窒化膜である。本発明に
かかる製造方法において、ゲート絶縁膜の一例はシリコ
ン酸化膜、シリコン酸窒化膜又はＯＮＯ膜である。It is preferable that the manufacturing method according to the present invention includes a step of forming a sacrificial oxide film on the exposed surface of the semiconductor substrate immediately before forming the gate insulating film, and removing the sacrificial oxide film. In the production method according to the present invention,
One example of the oxidation-resistant protective film is a silicon nitride film. In the manufacturing method according to the present invention, an example of the gate insulating film is a silicon oxide film, a silicon oxynitride film, or an ONO film.
【００１５】[0015]
【実施例】（実施例１）図１及び図２は、製造方法の一
実施例を示す工程断面図である。図１及び図２を用いて
同一基板上に２種類の異なる膜厚のゲート酸化膜を形成
する場合について説明する。 （Ａ）半導体基板１にＬＯＣＯＳ法などにより素子分離
酸化膜３を形成し、第１の素子形成領域３ａ及び第２の
素子形成領域３ｂを形成する。続いて半導体基板１に熱
酸化処理を施して、第１の素子形成領域３ａ上及び第２
の素子形成領域３ｂ上に第１のゲート酸化膜（第１のゲ
ート絶縁膜）５を形成する。(Embodiment 1) FIGS. 1 and 2 are process sectional views showing an embodiment of a manufacturing method. A case in which two types of gate oxide films having different thicknesses are formed on the same substrate will be described with reference to FIGS. (A) An element isolation oxide film 3 is formed on a semiconductor substrate 1 by a LOCOS method or the like, and a first element formation region 3a and a second element formation region 3b are formed. Subsequently, the semiconductor substrate 1 is subjected to a thermal oxidation treatment, so that
A first gate oxide film (first gate insulating film) 5 is formed on the element formation region 3b.
【００１６】（Ｂ）ＣＶＤ法などにより、素子分離酸化
膜３及びゲート酸化膜５上にシリコン窒化膜（第１の耐
酸化保護膜）７を例えば１００〜２００Åの厚さに形成
する。写真製版技術により、第２の素子形成領域３ｂ上
に開口をもつレジストパターン９をシリコン窒化膜７上
に形成する。 （Ｃ）レジストパターン９をマスクにして、第２の素子
形成領域３ｂのシリコン窒化膜７をエッチング除去し、
その後レジストパターン９を除去する。これにより、第
１の素子形成領域３ａ上にシリコン窒化膜７を選択的に
残す。レジストパターン９の除去時に、第１の素子形成
領域３ａ上のシリコン酸化膜５はシリコン窒化膜７によ
り被われているので、レジストパターン９からの汚染や
レジスト除去時におけるプラズマダメージなどによる第
１の素子形成領域３ａ上のシリコン酸化膜５の劣化はな
い。続いてシリコン窒化膜７をマクスにして、第２の素
子形成領域３ｂ上の第１のゲート酸化膜５を除去する。(B) A silicon nitride film (first oxidation-resistant protective film) 7 is formed on the element isolation oxide film 3 and the gate oxide film 5 to a thickness of, for example, 100 to 200 ° by a CVD method or the like. A resist pattern 9 having an opening on the second element formation region 3b is formed on the silicon nitride film 7 by photolithography. (C) Using the resist pattern 9 as a mask, the silicon nitride film 7 in the second element forming region 3b is removed by etching.
After that, the resist pattern 9 is removed. Thus, the silicon nitride film 7 is selectively left on the first element formation region 3a. Since the silicon oxide film 5 on the first element formation region 3a is covered with the silicon nitride film 7 when removing the resist pattern 9, the first due to contamination from the resist pattern 9 or plasma damage at the time of removing the resist. There is no deterioration of the silicon oxide film 5 on the element formation region 3a. Subsequently, the first gate oxide film 5 on the second element formation region 3b is removed using the silicon nitride film 7 as a mask.
【００１７】（Ｄ）半導体基板１に熱酸化処理を施し
て、第１のゲート酸化膜５とは異なる膜厚で第２のゲー
ト酸化膜（第２のゲート絶縁膜）１１を第２の素子形成
領域３ｂ上のみに選択的に形成する。この実施例では、
第２のゲート酸化膜１１を第１のゲート酸化膜５よりも
厚い膜厚で形成している。 （Ｅ）残存するシリコン窒化膜７を例えば熱リン酸など
により選択的に除去した後、ＣＶＤ法などにより素子分
離酸化膜３上、第１のゲート酸化膜５上及び第２のゲー
ト酸化膜１１上にポリシリコン膜１３を形成する。 （Ｆ）通常のＭＯＳトランジスタ製造技術により、ポリ
シリコン膜１３をパターニングしてゲート電極１３ａ，
１３ｂを形成し、イオン注入を行なってソース／ドレイ
ン拡散領域１５ａ，１５ｂを形成する。(D) A thermal oxidation process is performed on the semiconductor substrate 1 to form a second gate oxide film (second gate insulating film) 11 having a thickness different from that of the first gate oxide film 5 on the second element. It is selectively formed only on the formation region 3b. In this example,
The second gate oxide film 11 is formed with a thickness larger than that of the first gate oxide film 5. (E) After selectively removing the remaining silicon nitride film 7 using, for example, hot phosphoric acid, the element isolation oxide film 3, the first gate oxide film 5, and the second gate oxide film 11 are formed by CVD or the like. A polysilicon film 13 is formed thereon. (F) The polysilicon film 13 is patterned by a normal MOS transistor manufacturing technique to form a gate electrode 13a,
13b is formed, and ion implantation is performed to form source / drain diffusion regions 15a and 15b.
【００１８】図２（Ｆ）に示すように、膜厚の異なるゲ
ート酸化膜５，１１をもつ２種類のＭＯＳ型トランジス
タを形成することができ、ゲート酸化膜５，１１は、１
回のプロセス処理により形成されたシリコン酸化膜によ
り形成されているので、膜厚及び電気的特性のバラツキ
を防止することができる。素子形成領域３ａに形成され
たトランジスタを低電圧用トランジスタとし、素子形成
領域３ｂに形成されたトランジスタを高電圧用トランジ
スタとして用いる場合、高電圧用トランジスタのゲート
酸化膜１１を最後に形成しているので、高電圧用トラン
ジスタの特性を向上させることができる。例えばＥＥＰ
ＲＯＭを混載する場合など、トンネル酸化膜が必要なと
きは、そのトンネル酸化膜を最後に形成することが好ま
しく、実施例１と同様の手順により、ゲート酸化膜１１
を薄く形成してトンネル酸化膜として用いることが好ま
しい。As shown in FIG. 2F, two types of MOS transistors having gate oxide films 5 and 11 having different thicknesses can be formed.
Since it is formed of the silicon oxide film formed by the multiple process processes, it is possible to prevent variations in the film thickness and the electrical characteristics. When the transistor formed in the element formation region 3a is used as a low-voltage transistor and the transistor formed in the element formation region 3b is used as a high-voltage transistor, the gate oxide film 11 of the high-voltage transistor is formed last. Therefore, characteristics of the high-voltage transistor can be improved. For example, EEP
When a tunnel oxide film is required, for example, when a ROM is mixedly mounted, it is preferable to form the tunnel oxide film last, and the gate oxide film 11 is formed in the same procedure as in the first embodiment.
Is preferably formed as a thin tunnel oxide film.
【００１９】（実施例２）図３から図５は、製造方法の
他の実施例を示す工程断面図である。図３から図５を用
いて同一基板上に３種類の異なる膜厚のゲート酸化膜を
形成する場合について説明する。 （Ａ）半導体基板１にＬＯＣＯＳ法などにより素子分離
酸化膜３を形成し、第１の素子形成領域３ａ、第２の素
子形成領域３ｂ及び第３の素子形成領域３ｃを形成す
る。続いて半導体基板１に熱酸化処理を施して、第１の
素子形成領域３ａ上、第２の素子形成領域３ｂ上及び第
３の素子形成領域３ｃ上に第１のゲート酸化膜５を形成
する。(Embodiment 2) FIGS. 3 to 5 are process sectional views showing another embodiment of the manufacturing method. A case where three types of gate oxide films having different thicknesses are formed on the same substrate will be described with reference to FIGS. (A) An element isolation oxide film 3 is formed on a semiconductor substrate 1 by a LOCOS method or the like, and a first element formation region 3a, a second element formation region 3b, and a third element formation region 3c are formed. Subsequently, a thermal oxidation process is performed on the semiconductor substrate 1 to form a first gate oxide film 5 on the first element formation region 3a, the second element formation region 3b, and the third element formation region 3c. .
【００２０】（Ｂ）ＣＶＤ法などにより、素子分離酸化
膜３及びゲート酸化膜５上にシリコン窒化膜７を例えば
１００〜２００Åの厚さに形成する。写真製版技術によ
り、第２の素子形成領域３ｂ上及び第３の素子形成領域
３ｃ上に開口をもつレジストパターン９をシリコン窒化
膜７上に形成する。 （Ｃ）レジストパターン９をマスクにして、第２の素子
形成領域３ｂ及び第３の素子形成領域３ｃのシリコン窒
化膜７をエッチング除去し、その後レジストパターン９
を除去する。これにより、第１の素子形成領域３ａ上に
シリコン窒化膜７を選択的に残す。続いてシリコン窒化
膜７をマクスにして、第２の素子形成領域３ｂ上及び第
３の素子形成領域３ｃ上の第１のゲート酸化膜５を除去
する。(B) A silicon nitride film 7 is formed on the device isolation oxide film 3 and the gate oxide film 5 to a thickness of, for example, 100 to 200 ° by CVD or the like. A resist pattern 9 having openings on the second element formation region 3b and the third element formation region 3c is formed on the silicon nitride film 7 by photolithography. (C) Using the resist pattern 9 as a mask, the silicon nitride film 7 in the second element formation region 3b and the third element formation region 3c is removed by etching.
Is removed. Thus, the silicon nitride film 7 is selectively left on the first element formation region 3a. Subsequently, using the silicon nitride film 7 as a mask, the first gate oxide film 5 on the second element formation region 3b and the third element formation region 3c is removed.
【００２１】（Ｄ）半導体基板１に熱酸化処理を施し
て、第１のゲート酸化膜５とは異なる膜厚で第２のゲー
ト酸化膜１１を第２の素子形成領域３ｂ上及び第３の素
子形成領域３ｃ上に選択的に形成する。この実施例で
は、第２のゲート酸化膜１１を第１のゲート酸化膜５よ
りも薄い膜厚で形成している。 （Ｅ）半導体基板１上全面に、ＣＶＤ法などにより第２
のシリコン窒化膜（第２の耐酸化保護膜）１７を例えば
１００〜２００Åの膜厚で形成した後、写真製版技術に
より、第３の素子形成領域３ｃ上に開口をもつレジスト
パターン１９をシリコン窒化膜１７上に形成する。(D) The semiconductor substrate 1 is subjected to a thermal oxidation process to form a second gate oxide film 11 having a thickness different from that of the first gate oxide film 5 on the second element formation region 3b and the third gate oxide film 11. It is selectively formed on the element formation region 3c. In this embodiment, the second gate oxide film 11 is formed to be thinner than the first gate oxide film 5. (E) The second surface is formed on the entire surface of the semiconductor
After forming a silicon nitride film (second oxidation-resistant protective film) 17 having a thickness of, for example, 100 to 200 °, a resist pattern 19 having an opening on the third element formation region 3c is formed by photolithography. It is formed on the film 17.
【００２２】（Ｆ）レジストパターン１９をマスクにし
て、第３の素子形成領域３ｃ上のシリコン窒化膜１７を
エッチング除去し、その後レジストパターン１９を除去
する。これにより、第１の素子形成領域３ａ上及び第２
の素子形成領域３ｂ上にシリコン窒化膜７，１７を選択
的に残す。続いてシリコン窒化膜１７をマクスにして、
第３の素子形成領域３ｃ上の第２のゲート酸化膜１１を
除去する。 （Ｇ）半導体基板１に熱酸化処理を施して、第１のゲー
ト酸化膜５及び第２のゲート酸化膜１１とは異なる膜厚
で第３のゲート酸化膜（第３のゲート絶縁膜）２１を第
３の素子形成領域３ｃ上に選択的に形成する。この実施
例では、第３のゲート酸化膜２１を第１のゲート酸化膜
５及び第２のゲート酸化膜１１よりも薄い膜厚で形成し
ている。(F) Using the resist pattern 19 as a mask, the silicon nitride film 17 on the third element formation region 3c is removed by etching, and then the resist pattern 19 is removed. Thereby, the first element formation region 3a and the second
The silicon nitride films 7, 17 are selectively left on the element formation region 3b. Subsequently, the silicon nitride film 17 is made a maximum,
The second gate oxide film 11 on the third element formation region 3c is removed. (G) A third gate oxide film (third gate insulating film) 21 having a thickness different from that of the first gate oxide film 5 and the second gate oxide film 11 by subjecting the semiconductor substrate 1 to a thermal oxidation process. Is selectively formed on the third element formation region 3c. In this embodiment, the third gate oxide film 21 is formed to be thinner than the first gate oxide film 5 and the second gate oxide film 11.
【００２３】（Ｈ）残存するシリコン窒化膜７，１７を
例えば熱リン酸などにより選択的に除去した後、ＣＶＤ
法などにより素子分離酸化膜３上、第１のゲート酸化膜
５上、第２のゲート酸化膜１１上及び第３のゲート酸化
膜２１上にポリシリコン膜１３を形成する。 （Ｉ）通常のＭＯＳトランジスタ製造技術により、ポリ
シリコン膜１３をパターニングしてゲート電極１３ａ，
１３ｂ，１３ｃを形成し、イオン注入を行なってソース
／ドレイン拡散領域１５ａ，１５ｂ，１５ｃを形成す
る。(H) After the remaining silicon nitride films 7, 17 are selectively removed by, for example, hot phosphoric acid, CVD
A polysilicon film 13 is formed on the element isolation oxide film 3, the first gate oxide film 5, the second gate oxide film 11, and the third gate oxide film 21 by a method or the like. (I) The polysilicon film 13 is patterned by a normal MOS transistor manufacturing technique to form a gate electrode 13a,
13b and 13c are formed, and ion implantation is performed to form source / drain diffusion regions 15a, 15b and 15c.
【００２４】図５（Ｉ）に示すように、膜厚の異なるゲ
ート酸化膜５，１１，２１をもつ３種類のＭＯＳ型トラ
ンジスタを形成することができ、ゲート酸化膜５，１
１，２１は、１回のプロセス処理により形成されたシリ
コン酸化膜により形成されているので、膜厚及び電気的
特性のバラツキを防止することができる。例えばＥＥＰ
ＲＯＭを混載する場合など、トンネル酸化膜が必要なと
きは、そのトンネル酸化膜を最後に形成することが好ま
しく、実施例２では、ゲート酸化膜２１をトンネル酸化
膜として用いることが好ましい。As shown in FIG. 5I, three types of MOS transistors having gate oxide films 5, 11 and 21 having different thicknesses can be formed.
1 and 21 are formed of a silicon oxide film formed by one process, so that variations in film thickness and electrical characteristics can be prevented. For example, EEP
When a tunnel oxide film is required, such as when a ROM is mounted, it is preferable to form the tunnel oxide film last. In the second embodiment, it is preferable to use the gate oxide film 21 as the tunnel oxide film.
【００２５】実施例１及び２では、新たなゲート酸化膜
の形成に際して、その新たなゲート酸化膜を形成する素
子形成領域上に開口をもつレジストパターンを形成し、
そのレジストパターンをマスクにしてシリコン窒化膜を
選択的に除去し、さらにレジストパターンを除去した
後、新たなゲート酸化膜を形成する素子形成領域上にす
でに存在しているシリコン酸化膜を除去している。これ
により、レジスト除去時の半導体基板に対するレジスト
からの汚染やプラズマダメージなどを防止している。し
かし、本発明にかかる製造方法はこれに限定されるもの
ではなく、レジストパターンを残した状態で、新たなゲ
ート酸化膜を形成する素子形成領域上にすでに存在して
いるシリコン酸化膜を除去するようにしてもよい。In the first and second embodiments, when a new gate oxide film is formed, a resist pattern having an opening is formed on an element formation region where the new gate oxide film is formed.
Using the resist pattern as a mask, the silicon nitride film is selectively removed, and after the resist pattern is removed, the silicon oxide film already existing on the element formation region where a new gate oxide film is to be formed is removed. I have. This prevents contamination of the semiconductor substrate from the resist and plasma damage when removing the resist. However, the manufacturing method according to the present invention is not limited to this, and the silicon oxide film already existing on the element formation region for forming a new gate oxide film is removed while the resist pattern is left. You may do so.
【００２６】実施例１及び２では、新たなゲート酸化膜
の形成に際して、新たなゲート酸化膜を形成する素子形
成領域上にすでに存在しているシリコン酸化膜を除去し
た後、続けて新たなゲート酸化膜を形成しているが、本
発明はこれに限定されるものではなく、すでに存在して
いたシリコン酸化膜の除去により露出した半導体基板表
面に、一旦犠牲酸化膜を形成してその犠牲酸化膜を除去
する工程を含むようにしてもよい。これにより、その後
に形成されるゲート絶縁膜の特性をより向上させること
ができる。実施例１及び２では、ゲート酸化膜５，１１
としてシリコン酸化膜を用いているが、本発明にかかる
製造方法はこれに限定されるものではなく、酸窒化膜
や、反応ガスを変化させた一連の処理で形成されるin-s
ituＯＮＯ膜（シリコン酸化膜−シリコン窒化膜−シリ
コン酸化膜からなる積層膜）など、１回のプロセス処理
により形成される絶縁膜を用いることができる。In the first and second embodiments, when a new gate oxide film is formed, the silicon oxide film already existing on the element formation region where the new gate oxide film is to be formed is removed, and then a new gate oxide film is formed. Although an oxide film is formed, the present invention is not limited to this. A sacrificial oxide film is formed once on the surface of the semiconductor substrate exposed by removing the silicon oxide film that has already existed, and the sacrificial oxidation is performed. A step of removing the film may be included. Thereby, the characteristics of the gate insulating film formed thereafter can be further improved. In the first and second embodiments, the gate oxide films 5, 11
Although a silicon oxide film is used as the method, the manufacturing method according to the present invention is not limited to this, and an oxynitride film or an in-s film formed by a series of processes in which a reaction gas is changed is used.
An insulating film formed by one process such as an ituONO film (a stacked film including a silicon oxide film-a silicon nitride film-a silicon oxide film) can be used.
【００２７】実施例２では、第２のゲート酸化膜１１を
形成する際に第１の素子形成領域３ａ上を被覆するレジ
ストパターン９を形成しているが、第１の素子形成領域
３ａ上及び第３の素子形成領域３ｃ上を被覆するレジス
トパターンを形成して、第２の素子形成領域３ｂ上のシ
リコン窒化膜７及びゲート酸化膜５を除去するようにし
てもよい。これにより、３つの素子形成領域３ａ，３
ｂ，３ｃをそれぞれ独立にゲート絶縁膜を形成すること
ができる。このような方法は、ゲート酸化膜として酸窒
化膜やＯＮＯ膜を用いる場合に、ゲート絶縁膜の除去が
簡単になるので特に有効である。さらに、３番目に形成
する素子形成領域におけるシリコン酸化膜の形成及び除
去を繰り返さなくてもよいので、有効トランジスタ幅の
制御が簡単になる。In the second embodiment, when the second gate oxide film 11 is formed, the resist pattern 9 covering the first element formation region 3a is formed. A resist pattern covering the third element formation region 3c may be formed, and the silicon nitride film 7 and the gate oxide film 5 on the second element formation region 3b may be removed. Thereby, the three element formation regions 3a, 3
A gate insulating film can be formed independently for b and 3c. Such a method is particularly effective when an oxynitride film or an ONO film is used as the gate oxide film, since the removal of the gate insulating film is simplified. Furthermore, since the formation and removal of the silicon oxide film in the third element formation region need not be repeated, control of the effective transistor width is simplified.
【００２８】[0028]
【発明の効果】請求項１に記載の半導体装置において
は、膜厚が異なる複数種類のゲート絶縁膜は、単層膜又
はin-situ処理で形成された積層膜で形成されているよ
うにしたので、各種類のゲート絶縁膜の膜厚及び電気的
特性のバラツキを防止することができる。According to the first aspect of the present invention, the plurality of types of gate insulating films having different thicknesses are formed of a single-layer film or a laminated film formed by in-situ processing. Therefore, it is possible to prevent variations in the thickness and electric characteristics of each type of gate insulating film.
【００２９】請求項２に記載の半導体装置の製造方法に
おいては、半導体基板上に素子形成領域を分離するため
の素子分離絶縁膜を形成し、素子形成領域上に耐酸化保
護膜を形成し、素子形成領域のうち、ゲート絶縁膜を同
じ膜厚で形成する素子形成領域上のみが耐酸化保護膜で
被われていない状態で、その素子形成領域に所望の膜厚
で１回のプロセス処理によりゲート絶縁膜を形成するよ
うにしたので、各種類のゲート絶縁膜の膜厚及び電気的
特性のバラツキを防止することができる。さらに、ゲー
ト絶縁膜の膜厚を自由に設定でき、制御性も格段によく
なると同時に工程管理においても非常に有効である。In the method of manufacturing a semiconductor device according to the present invention, an element isolation insulating film for isolating an element formation region is formed on a semiconductor substrate, and an oxidation-resistant protective film is formed on the element formation region. In the element formation region, only the element formation region where the gate insulating film is formed with the same film thickness is not covered with the oxidation-resistant protective film. Since the gate insulating film is formed, it is possible to prevent variations in the thickness and electric characteristics of each type of gate insulating film. Further, the thickness of the gate insulating film can be freely set, the controllability is significantly improved, and the process control is very effective.
【００３０】請求項３に記載の半導体装置の製造方法に
おいては、半導体基板上に素子形成領域を分離するため
の素子分離絶縁膜を形成し、素子形成領域上に第１のゲ
ート絶縁膜を形成し、さらにその上に第１の耐酸化保護
膜を形成し、素子形成領域のうち、少なくとも第１のゲ
ート絶縁膜を残存させる素子形成領域を除く、新たにゲ
ート絶縁膜を形成する素子形成領域上の第１の耐酸化保
護膜及び第１のゲート絶縁膜を選択的に除去した後、そ
の素子形成領域に１回のプロセス処理により第１のゲー
ト絶縁膜とは異なる膜厚で第２のゲート絶縁膜を形成す
るようにしたので、膜厚が異なる第１及び第２のゲート
絶縁膜を膜厚及び電気的特性のバラツキを防止して形成
することができる。In the method of manufacturing a semiconductor device according to the third aspect, an element isolation insulating film for isolating an element formation region is formed on a semiconductor substrate, and a first gate insulating film is formed on the element formation region. A first oxidation-resistant protective film is further formed thereon, and an element formation region for newly forming a gate insulating film except for an element formation region in which at least the first gate insulating film remains in the element formation region After selectively removing the upper first oxidation-resistant protective film and the first gate insulating film, the element formation region is subjected to a single process to form a second film having a thickness different from that of the first gate insulating film. Since the gate insulating film is formed, the first and second gate insulating films having different thicknesses can be formed while preventing variations in the film thickness and electric characteristics.
【００３１】請求項４に記載の半導体装置の製造方法に
おいては、第１及び第２のゲート絶縁膜とは異なる膜厚
で第３のゲート絶縁膜を形成する場合に、請求項３の製
造方法に記載の工程に続けて、第２のゲート絶縁膜上に
第２の耐酸化保護膜を形成し、少なくとも第１及び第２
のゲート絶縁膜を残存させる素子形成領域を除く、第３
のゲート絶縁膜を形成する素子形成領域上の第１及び第
２の耐酸化保護膜並びに第１及び第２のゲート絶縁膜を
選択的に除去した後、その素子形成領域に１回のプロセ
ス処理により第１及び第２のゲート絶縁膜とは異なる膜
厚で第３のゲート絶縁膜を形成するようにしたので、膜
厚が異なる第１、第２及び第３のゲート絶縁膜を膜厚及
び電気的特性のバラツキを防止して形成することができ
る。According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device, the third gate insulating film is formed to have a thickness different from the first and second gate insulating films. A second oxidation-resistant protective film is formed on the second gate insulating film, and at least the first and second protective films are formed.
Excluding the element formation region where the gate insulating film is left,
After selectively removing the first and second oxidation-resistant protective films and the first and second gate insulating films on the element forming region where the gate insulating film is to be formed, one process is performed on the element forming region. As a result, the third gate insulating film is formed to have a different thickness from the first and second gate insulating films, so that the first, second, and third gate insulating films having different thicknesses have different thicknesses. It can be formed while preventing variation in electrical characteristics.
【００３２】請求項５に記載の半導体装置の製造方法に
おいては、膜厚が異なる複数種類のゲート絶縁膜のう
ち、最も信頼性が要求されるゲート絶縁膜を最後に形成
するようにしたので、ＥＥＰＲＯＭのトンネル酸化膜や
耐圧トランジスタのゲート酸化膜などの特性を向上させ
ることができる。In the method of manufacturing a semiconductor device according to the fifth aspect, the gate insulating film requiring the highest reliability among a plurality of types of gate insulating films having different thicknesses is formed last. Characteristics such as a tunnel oxide film of an EEPROM and a gate oxide film of a breakdown voltage transistor can be improved.
【００３３】請求項６に記載の半導体装置の製造方法に
おいては、ゲート絶縁膜を形成する直前に、露出した半
導体基板表面に犠牲酸化膜を形成し、その犠牲酸化膜を
除去する工程を含むようにしたので、ゲート絶縁膜の特
性をさらに向上させることができる。According to a sixth aspect of the present invention, the method of manufacturing a semiconductor device includes a step of forming a sacrificial oxide film on the exposed surface of the semiconductor substrate immediately before forming the gate insulating film and removing the sacrificial oxide film. Therefore, the characteristics of the gate insulating film can be further improved.
【００３４】請求項７に記載の半導体装置の製造方法に
おいては、耐酸化保護膜としてシリコン窒化膜を用いる
ようにしたので、シリコン酸化膜との選択性など、処理
の操作性を向上させることができる。In the method of manufacturing a semiconductor device according to the present invention, since the silicon nitride film is used as the oxidation-resistant protective film, the operability of the processing such as the selectivity with the silicon oxide film can be improved. it can.
【００３５】請求項８に記載の半導体装置の製造方法に
おいては、ゲート絶縁膜としてシリコン酸化膜、シリコ
ン酸窒化膜又はＯＮＯ膜を用いることができるようにし
たので、ゲート絶縁膜の選択にあったて自由度が向上す
る。In the method of manufacturing a semiconductor device according to the present invention, a silicon oxide film, a silicon oxynitride film or an ONO film can be used as the gate insulating film, so that the gate insulating film can be selected. The degree of freedom is improved.
【図１】一実施例の前半の工程を示す工程断面図であ
る。FIG. 1 is a process sectional view showing a first half of an example.
【図２】同実施例の後半の工程を示す工程断面図であ
る。FIG. 2 is a process cross-sectional view showing a latter process of the example.
【図３】他の実施例の最初の工程を示す工程断面図であ
る。FIG. 3 is a process sectional view showing a first process of another embodiment.
【図４】同実施例の続きの工程を示す工程断面図であ
る。FIG. 4 is a process cross-sectional view showing a process continued from the example.
【図５】同実施例のさらに続きの工程を示す工程断面図
である。FIG. 5 is a process cross-sectional view showing a process further continued from the embodiment.
１ 半導体基板 ３ 素子分離酸化膜 ３ａ 第１の素子形成領域 ３ｂ 第２の素子形成領域 ３ｃ 第３の素子形成領域 ５，１１，２１ ゲート酸化膜 ７，１７ シリコン窒化膜（耐酸化保護膜） ９，１９ レジストパターン １３ ポリシリコン膜 １３ａ，１３ｂ，１３ｃ ゲート電極 １５ａ，１５ｂ，１５ｃ ソース／ドレイン拡散層 DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 3 Element isolation oxide film 3a 1st element formation region 3b 2nd element formation region 3c 3rd element formation region 5,11,21 Gate oxide film 7,17 Silicon nitride film (oxidation-resistant protective film) 9 , 19 Resist pattern 13 Polysilicon film 13a, 13b, 13c Gate electrode 15a, 15b, 15c Source / drain diffusion layer
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8247 Ｈ０１Ｌ 27/10 ４３４ 27/115 29/78 ３７１ 27/10 ４８１ 29/788 29/792 Ｆターム(参考） 5F001 AA43 AA62 AC01 AD12 AD44 AG40 5F048 AA02 AA05 AA07 AB01 AC01 BB16 BB17 BG12 5F058 BA06 BC02 BD02 BD04 BD10 BF02 BF80 BJ01 BJ10 5F083 ER21 GA24 GA27 JA04 NA02 PR43 PR45 PR53 PR55 ZA07 ZA08 ZA11 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/8247 H01L 27/10 434 27/115 29/78 371 27/10 481 29/788 29 / 792F Term (reference) 5F001 AA43 AA62 AC01 AD12 AD44 AG40 5F048 AA02 AA05 AA07 AB01 AC01 BB16 BB17 BG12 5F058 BA06 BC02 BD02 BD04 BD10 BF02 BF80 BJ01 BJ10 5F083 ER21 GA24 GA27 JA04 NA02 PR43 PR07 Z53A08 ZA
Claims (8)
種類のゲート絶縁膜をもって複数の素子形成領域が形成
された半導体装置において、 前記ゲート絶縁膜は、単層膜又はin-situ処理で形成さ
れた積層膜で形成されていることを特徴とする半導体装
置。In a semiconductor device in which a plurality of element formation regions are formed on a same semiconductor substrate with a plurality of types of gate insulating films having different thicknesses, the gate insulating film is formed by a single-layer film or an in-situ process. A semiconductor device characterized by being formed with the formed laminated film.
種類のゲート絶縁膜をもって複数の素子形成領域を形成
するための半導体装置の製造方法において、以下の工程
（Ａ）から（Ｃ）を含んでゲート絶縁膜を形成すること
を特徴とする製造方法。 （Ａ）半導体基板上に素子形成領域を分離するための素
子分離絶縁膜を形成する工程、 （Ｂ）前記素子形成領域上に耐酸化保護膜を形成する工
程、 （Ｃ）前記素子形成領域のうち、ゲート絶縁膜を同じ膜
厚で形成する素子形成領域上のみが前記耐酸化保護膜で
被われていない状態で、その素子形成領域に１回のプロ
セス処理により所望の膜厚でゲート絶縁膜を形成する工
程。2. A method for manufacturing a semiconductor device for forming a plurality of element formation regions with a plurality of types of gate insulating films having different thicknesses on the same semiconductor substrate, comprising the following steps (A) to (C). Forming a gate insulating film. (A) a step of forming an element isolation insulating film for isolating an element formation area on a semiconductor substrate; (B) a step of forming an oxidation-resistant protective film on the element formation area; Of these, only the element forming region where the gate insulating film is formed to have the same thickness is not covered with the oxidation-resistant protective film, and the gate insulating film is formed to a desired thickness by a single process in the element forming region. Forming a.
種類のゲート絶縁膜をもって複数の素子形成領域を形成
するための半導体装置の製造方法において、以下の工程
（Ａ）から（Ｃ）を含んでゲート絶縁膜を形成すること
を特徴とする製造方法。 （Ａ）半導体基板上に素子形成領域を分離するための素
子分離絶縁膜を形成する工程、 （Ｂ）前記素子形成領域上に第１のゲート絶縁膜を形成
し、さらにその上に第１の耐酸化保護膜を形成する工
程、 （Ｃ）前記素子形成領域のうち、少なくとも前記第１の
ゲート絶縁膜を残存させる素子形成領域を除く、新たに
ゲート絶縁膜を形成する素子形成領域上の前記第１の耐
酸化保護膜及び前記第１のゲート絶縁膜を選択的に除去
した後、その素子形成領域に１回のプロセス処理により
前記第１のゲート絶縁膜とは異なる膜厚で第２のゲート
絶縁膜を形成する工程。3. A method of manufacturing a semiconductor device for forming a plurality of element formation regions with a plurality of types of gate insulating films having different thicknesses on the same semiconductor substrate, comprising the following steps (A) to (C). Forming a gate insulating film. (A) a step of forming an element isolation insulating film for isolating an element forming region on a semiconductor substrate; (B) forming a first gate insulating film on the element forming region, and further forming a first gate insulating film on the first gate insulating film; Forming an oxidation-resistant protective film; and (C) excluding at least the element forming region in which the first gate insulating film remains from among the element forming regions, on the element forming region where a new gate insulating film is formed. After selectively removing the first oxidation-resistant protective film and the first gate insulating film, the element formation region is subjected to a single process to form a second film having a thickness different from that of the first gate insulating film. Forming a gate insulating film;
する工程と、 少なくとも前記第１及び第２のゲート絶縁膜を残存させ
る素子形成領域を除く、前記第３のゲート絶縁膜を形成
する素子形成領域上の前記第１及び第２の耐酸化保護膜
並びに前記第１及び第２のゲート絶縁膜を選択的に除去
した後、その素子形成領域に１回のプロセス処理により
前記第１及び第２のゲート絶縁膜とは異なる膜厚で前記
第３のゲート絶縁膜を形成する工程を含む請求項３に記
載の製造方法。4. A step of forming a second oxidation-resistant protective film on the second gate insulating film following the step (C), and leaving at least the first and second gate insulating films. After selectively removing the first and second oxidation-resistant protective films and the first and second gate insulating films on the element forming region where the third gate insulating film is to be formed except for the element forming region 4. The method according to claim 3, further comprising the step of forming the third gate insulating film in the element forming region with a thickness different from the first and second gate insulating films by one process.
うち、最も信頼性が要求されるゲート絶縁膜を最後に形
成する請求項３又は４に記載の製造方法。5. The manufacturing method according to claim 3, wherein a gate insulating film requiring the highest reliability among a plurality of types of gate insulating films having different thicknesses is formed last.
た半導体基板表面に犠牲酸化膜を形成し、その犠牲酸化
膜を除去する工程を含む請求項２から５のいずれかに記
載の製造方法。6. The method according to claim 2, further comprising a step of forming a sacrificial oxide film on the exposed surface of the semiconductor substrate immediately before forming the gate insulating film, and removing the sacrificial oxide film. .
る請求項２から６のいずれかに記載の製造方法。7. The method according to claim 2, wherein the oxidation-resistant protective film is a silicon nitride film.
リコン酸窒化膜又はＯＮＯ膜である請求項２から７のい
ずれかに記載の製造方法。8. The method according to claim 2, wherein said gate insulating film is a silicon oxide film, a silicon oxynitride film, or an ONO film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000127565A JP2001308198A (en) | 2000-04-27 | 2000-04-27 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000127565A JP2001308198A (en) | 2000-04-27 | 2000-04-27 | Manufacturing method of semiconductor device |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006042999A Division JP2006186390A (en) | 2006-02-20 | 2006-02-20 | Method for forming semiconductor device |
| JP2006042991A Division JP2006191136A (en) | 2006-02-20 | 2006-02-20 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001308198A true JP2001308198A (en) | 2001-11-02 |
Family
ID=18637142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000127565A Pending JP2001308198A (en) | 2000-04-27 | 2000-04-27 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001308198A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004087960A (en) * | 2002-08-28 | 2004-03-18 | Fujitsu Ltd | Manufacturing method of semiconductor device |
| US6709931B2 (en) * | 2001-10-04 | 2004-03-23 | Samsung Electronics, Co., Ltd. | Fabrication of semiconductor devices having high-voltage MOS transistors and low-voltage MOS transistors |
| KR100550172B1 (en) * | 2002-07-09 | 2006-02-10 | 가부시끼가이샤 도시바 | Non-volatile semiconductor memory device and manufacturing method thereof |
| JP2006278633A (en) * | 2005-03-29 | 2006-10-12 | Oki Electric Ind Co Ltd | Manufacturing method of semiconductor device |
| JP2007506265A (en) * | 2003-09-16 | 2007-03-15 | フリースケール セミコンダクター インコーポレイテッド | Semiconductor devices with nanoclusters |
| JP2009117465A (en) * | 2007-11-02 | 2009-05-28 | Panasonic Corp | Semiconductor device, and manufacturing method thereof |
| KR100904358B1 (en) * | 2001-11-15 | 2009-06-23 | 가부시키가이샤 히타치세이사쿠쇼 | Method for manufacturing semiconductor integrated circuit device |
| US7585736B2 (en) | 2006-03-16 | 2009-09-08 | Elpida Memory, Inc. | Method of manufacturing semiconductor device with regard to film thickness of gate oxide film |
| US8373221B2 (en) | 2004-11-12 | 2013-02-12 | Freescale Semiconductor, Inc. | Nanocluster charge storage device |
| US11183429B2 (en) | 2019-03-25 | 2021-11-23 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor device including forming a gate insulating material layer on a protection layer and removing the gate insulation material layer and the protection layer on the first region |
-
2000
- 2000-04-27 JP JP2000127565A patent/JP2001308198A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6709931B2 (en) * | 2001-10-04 | 2004-03-23 | Samsung Electronics, Co., Ltd. | Fabrication of semiconductor devices having high-voltage MOS transistors and low-voltage MOS transistors |
| KR100904358B1 (en) * | 2001-11-15 | 2009-06-23 | 가부시키가이샤 히타치세이사쿠쇼 | Method for manufacturing semiconductor integrated circuit device |
| US7655993B2 (en) | 2001-11-15 | 2010-02-02 | Renesas Technology Corporation | Method for manufacturing semiconductor integrated circuit device |
| KR100550172B1 (en) * | 2002-07-09 | 2006-02-10 | 가부시끼가이샤 도시바 | Non-volatile semiconductor memory device and manufacturing method thereof |
| JP2004087960A (en) * | 2002-08-28 | 2004-03-18 | Fujitsu Ltd | Manufacturing method of semiconductor device |
| JP2007506265A (en) * | 2003-09-16 | 2007-03-15 | フリースケール セミコンダクター インコーポレイテッド | Semiconductor devices with nanoclusters |
| JP4902353B2 (en) * | 2003-09-16 | 2012-03-21 | フリースケール セミコンダクター インコーポレイテッド | Semiconductor devices with nanoclusters |
| US8373221B2 (en) | 2004-11-12 | 2013-02-12 | Freescale Semiconductor, Inc. | Nanocluster charge storage device |
| JP2006278633A (en) * | 2005-03-29 | 2006-10-12 | Oki Electric Ind Co Ltd | Manufacturing method of semiconductor device |
| US7585736B2 (en) | 2006-03-16 | 2009-09-08 | Elpida Memory, Inc. | Method of manufacturing semiconductor device with regard to film thickness of gate oxide film |
| JP2009117465A (en) * | 2007-11-02 | 2009-05-28 | Panasonic Corp | Semiconductor device, and manufacturing method thereof |
| US11183429B2 (en) | 2019-03-25 | 2021-11-23 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor device including forming a gate insulating material layer on a protection layer and removing the gate insulation material layer and the protection layer on the first region |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002343879A (en) | Semiconductor device and method of manufacturing the same | |
| JP2001308198A (en) | Manufacturing method of semiconductor device | |
| JP2002050697A (en) | Method for manufacturing semiconductor device and the semiconductor device | |
| JP2001102443A (en) | Semiconductor device and its manufacturing method | |
| JP2001284534A (en) | Circuit manufacturing method and circuit device | |
| JPH10233392A (en) | Manufacture of semiconductor device | |
| JP3770250B2 (en) | Manufacturing method of semiconductor device | |
| US6391701B1 (en) | Semiconductor device and process of fabrication thereof | |
| JP2001176983A (en) | Semiconductor device and producing method therefor | |
| KR20030057282A (en) | Semiconductor device and manufacturing method thereof | |
| JP2000353796A (en) | Semiconductor device and manufacture thereof | |
| JP2006191136A (en) | Semiconductor device | |
| JP2006186390A (en) | Method for forming semiconductor device | |
| US7078294B2 (en) | Sealing method for electronic devices formed on a common semiconductor substrate and corresponding circuit structure | |
| JP5161408B2 (en) | Manufacturing method of semiconductor device | |
| JP2000164726A (en) | Manufacture of semiconductor device | |
| JP3688860B2 (en) | Manufacturing method of semiconductor integrated circuit | |
| US6593179B2 (en) | Method of manufacturing a semiconductor device | |
| KR100565448B1 (en) | Semiconductor Device And Method For Manufacturing The Same | |
| JP2002246486A (en) | Manufacturing method of semiconductor device | |
| JPS6347946A (en) | Manufacture of semiconductor device | |
| JPH0917779A (en) | Formation method of oxide film for element isolation of semiconductor device | |
| JPH11354787A (en) | Manufacture of semiconductor device | |
| KR100618692B1 (en) | Method for forming gate oxide | |
| JP5458547B2 (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050323 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050711 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060418 |