JPH0712942Y2 - IC test equipment - Google Patents

IC test equipment

Info

Publication number
JPH0712942Y2
JPH0712942Y2 JP1087190U JP1087190U JPH0712942Y2 JP H0712942 Y2 JPH0712942 Y2 JP H0712942Y2 JP 1087190 U JP1087190 U JP 1087190U JP 1087190 U JP1087190 U JP 1087190U JP H0712942 Y2 JPH0712942 Y2 JP H0712942Y2
Authority
JP
Japan
Prior art keywords
power supply
supply current
comparator
power
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1087190U
Other languages
Japanese (ja)
Other versions
JPH03101482U (en
Inventor
隆 関野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP1087190U priority Critical patent/JPH0712942Y2/en
Publication of JPH03101482U publication Critical patent/JPH03101482U/ja
Application granted granted Critical
Publication of JPH0712942Y2 publication Critical patent/JPH0712942Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 「産業上の利用分野」 この考案は、IC試験装置に関する。[Detailed Description of Device] [Industrial Application Field] The present invention relates to an IC tester.

「従来の技術」 IC試験装置においては、第3図に示すように、信号形成
回路11においてタイミング信号TMにより試験パターンの
一種である印加パターンIPに応じた論理レベルの試験信
号が形成され、その試験信号やドライバ12においてECL
レベルやTTLレベルなどの信号電圧に変換されて制御レ
ジスタ44により試験時にはオンにされるリレースイッチ
13を通じてIC1の端子(ピン)1cに供給されるととも
に、このように試験信号が供給されることによってIC1
の端子1cに得られたIC出力電圧Voがリレースイッチ13を
通じてコンパレータ15に供給されて基準電圧Vrと比較さ
れることによりコンパレータ15から論理レベルの信号が
得られ、その信号がラッチ回路16においてストローブ信
号STによりラッチされたのち論理比較回路17に供給され
て試験パターンの一種である期待値パターンEPと論理比
較され、論理比較回路17の出力によってIC1の良否が判
定される。端子1cは、IC1の電源端子1aと接地端子1eを
除いた端子を総称したものである。
"Prior Art" In an IC test apparatus, as shown in FIG. 3, a timing signal TM forms a test signal of a logic level according to an applied pattern IP which is a kind of test pattern in a signal forming circuit 11, and ECL in test signal and driver 12
A relay switch that is converted to a signal voltage such as level or TTL level and turned on during testing by the control register 44
IC1 is supplied to the terminal (pin) 1c of IC1 through 13 and the test signal is supplied in this way.
The IC output voltage Vo obtained at the terminal 1c is supplied to the comparator 15 through the relay switch 13 and compared with the reference voltage Vr to obtain a signal of a logic level from the comparator 15, and the signal is strobed in the latch circuit 16. After being latched by the signal ST, it is supplied to the logical comparison circuit 17 and logically compared with an expected value pattern EP which is a kind of test pattern, and the output of the logical comparison circuit 17 determines the quality of IC1. The terminal 1c is a generic term for terminals excluding the power supply terminal 1a and the ground terminal 1e of the IC1.

このようなIC試験装置において、IC1内においてIC1の電
源端子1aと接地端子1eとの間に流れる電流、すなわちIC
1の電源電流Idを測定するには、図示するように電源2
とIC1の電源端子1aとの間に接続された抵抗21に流れる
電流Iaを計測する。この場合、IC1の端子1cからリレー
スイッチ13を通じてコンパレータ15に流れる電流Ibが電
源電流Idに比べて無視できる程度に小さければ、電流Ia
は実質的に電源電流Idと等しくなり、電源電流Idを正確
に測定できるが、電流Ibが電源電流Idに対して無視でき
ない程度に大きいと、電源電流Idを正確に測定できな
い。
In such an IC test apparatus, the current flowing between the power supply terminal 1a and the ground terminal 1e of IC1 in IC1, that is, IC
To measure the power supply current Id of 1, power supply 2 as shown
The current Ia flowing through the resistor 21 connected between the power supply terminal 1a of the IC1 and the power supply terminal 1a of the IC1 is measured. In this case, if the current Ib flowing from the terminal 1c of the IC1 through the relay switch 13 to the comparator 15 is small enough to be ignored compared to the power supply current Id, the current Ia
Is substantially equal to the power supply current Id, and the power supply current Id can be accurately measured. However, if the current Ib is large enough to be ignored with respect to the power supply current Id, the power supply current Id cannot be accurately measured.

そこで、従来においては、第4図に示すように、コンパ
レータ15をバイポーラトランジスタによって構成すると
ともに、パイポーラトランジスタは入力インピーダンス
が10kΩ程度と低いことから、電源電流Idの測定時には
制御レジスタ44の内容を変更してリレースイッチ13をオ
フにするものや、第5図に示すように、コンパレータ15
をバイポーラトランジスタによって構成し、電源電流Id
の測定時にも制御レジスタ44の内容を変えずにリレース
イッチ13をオンにするとともに、コンパレータ15の入力
側にFET(電界効果トランジスタ)によって構成された
増幅回路14を設けたものが考えられている。
Therefore, in the prior art, as shown in FIG. 4, the comparator 15 is composed of a bipolar transistor, and the bipolar transistor has a low input impedance of about 10 kΩ. Change it to turn off the relay switch 13, or, as shown in FIG.
Power supply current Id
It is conceivable that the relay switch 13 is turned on without changing the contents of the control register 44 at the time of measurement of, and an amplifier circuit 14 composed of a FET (field effect transistor) is provided on the input side of the comparator 15. .

第4図の装置においては、電源電流Idの測定時、リレー
スイッチ13がオフにされるので、上記の電流Ibはゼロに
なり、電流Iaが電源電流Idと等しくなって、電源電流Id
を正確に測定できる。また、第5図の装置においては、
FETの入力インピーダンスが10MΩ程度と高いことから、
電源電流Idの測定時、上記の電流Ibは電源電流Idに比べ
て無視できる程度に小さくなり、電流Iaが実質的に電源
電流Idと等しくなって、電源電流Idを正確に測定でき
る。
In the device of FIG. 4, when the power supply current Id is measured, the relay switch 13 is turned off, so the above current Ib becomes zero, the current Ia becomes equal to the power supply current Id, and the power supply current Id
Can be measured accurately. Also, in the apparatus of FIG.
Since the input impedance of FET is as high as about 10 MΩ,
At the time of measuring the power supply current Id, the current Ib becomes negligibly smaller than the power supply current Id, and the current Ia becomes substantially equal to the power supply current Id, so that the power supply current Id can be accurately measured.

「考案が解決しようとする課題」 しかしながら、第4図に示した従来のIC試験装置におい
ては、バイポーラトランジスタによって構成されたコン
パレータ15の入力側にFETによって構成された増幅回路
が設けられないので、通常の試験時、高速の動作を合わ
せることができるが、電源電流Idの測定時、リレースイ
ッチ13をオンからオフに切り替え、測定後にはオフから
オンに切り替えなければならず、それぞれの切り替えに
数ミリ秒ないし数10ミリ秒の時間が必要になるので、全
体として電源電流Idの測定に長い時間がかかり、その長
い時間、通常の試験を行うことができない不都合があ
る。
[Problems to be Solved by the Invention] However, in the conventional IC test apparatus shown in FIG. 4, since the input side of the comparator 15 configured by the bipolar transistor is not provided with the amplification circuit configured by the FET, High-speed operation can be adjusted during normal testing, but when measuring the power supply current Id, the relay switch 13 must be switched from on to off, and after measurement, it must be switched from off to on. Since milliseconds to several tens of milliseconds are required, it takes a long time to measure the power supply current Id as a whole, and there is a disadvantage that a normal test cannot be performed for the long time.

また、第5図に示した従来のIC試験装置においては、電
源電流Idの測定時、リレースイッチ13を切り替えないの
で、全体として電源電流Idの測定に要する時間が短くな
り、その短い時間、通常の試験を行うことができないだ
けになるが、バイポーラトランジスタによって構成され
たコンパレータ15の入力側にFETによって構成された増
幅回路14が設けられるので、通常の試験時、高速の動作
を行わせることができないとともに、試験回路部の規模
が大きくなり、価格が高くなる不都合がある。
Further, in the conventional IC test apparatus shown in FIG. 5, since the relay switch 13 is not switched when measuring the power supply current Id, the time required to measure the power supply current Id is shortened as a whole. However, since the amplifier circuit 14 composed of the FET is provided on the input side of the comparator 15 composed of the bipolar transistor, it is possible to perform a high-speed operation during the normal test. In addition to this, there is a problem that the scale of the test circuit section becomes large and the cost becomes high.

そこで、この考案は、IC電源電流の測定機能を有するIC
試験装置において、通常の試験時、高速の動作を行わせ
ることができるとともに、IC電源電流の測定に要する時
間を短くすることができ、しかも試験回路部の規模が小
さくなり、価格が安くなるようにしたものである。
Therefore, this invention is an IC that has the function of measuring the IC power supply current.
The test equipment can be operated at high speed during normal testing, the time required to measure the IC power supply current can be shortened, and the size of the test circuit section can be reduced, resulting in lower prices. It is the one.

「課題を解決するための手段」 この考案においては、それぞれICの端子に得られるIC出
力電圧を基準電圧と比較する複数のコンパレータとし
て、それぞれバイポーラトランジスタによって構成され
たパワーダウン(Power Down)機能を有するコンパレー
タを設け、IC電源電流の測定時、共通のパワーダウン制
御部からの同一のパワーダウン制御信号によって、少な
くともIC電源電流測定期間内において上記複数のコンパ
レータをそれぞれパワーダウンモードにする。
"Means for Solving the Problem" In the present invention, as a plurality of comparators for respectively comparing the IC output voltage obtained at the terminal of the IC with a reference voltage, a power down function constituted by bipolar transistors is provided. When the IC power supply current is measured, the same power-down control signal from the common power-down control unit sets each of the plurality of comparators to the power-down mode at least during the IC power supply current measurement period.

「作用」 上記のように構成された、この考案のIC試験装置におい
ては、コンパレータがバイポーラトランジスタによって
構成され、かつそのコンパレータの入力側にFETによっ
て構成された増幅回路が設けられないので、通常の試験
時、高速の動作を行わせることができるとともに、IC電
源電流の測定時には、コンパレータがパワーダウンモー
ドにされてコンパレータの入力インピーダンスが高くな
り、ICの端子とコンパレータとの間に接続されたリレー
スイッチをオンからオフに切り替えなくても、ICの端子
からコンパレータに流れる電流がIC電源電流に比べて無
視できる程度に小さくなり、IC電源電流を正確に測定で
きるので、IC電源電流の測定に要する時間を短くするこ
とができる。
"Operation" In the IC test apparatus of the present invention configured as described above, since the comparator is configured by the bipolar transistor, and the amplifier configured by the FET is not provided on the input side of the comparator, In addition to being able to perform high-speed operation during testing, the comparator is placed in power-down mode to increase the input impedance of the comparator when measuring the IC power supply current, and the relay connected between the IC pin and the comparator. Even if the switch is not switched from ON to OFF, the current flowing from the IC pin to the comparator becomes negligibly smaller than the IC power supply current, and the IC power supply current can be measured accurately, so it is necessary to measure the IC power supply current. The time can be shortened.

「実施例」 第1図は、この考案のIC試験装置の一例である。"Embodiment" FIG. 1 is an example of an IC test apparatus of the present invention.

試験するIC1の電源端子1aと接地端子1eを除いた端子1c
に対して、それぞれ、タイミング信号TMにより印加パタ
ーンIPに応じた論理レベルの試験信号を形成する信号形
成回路11、その試験信号をECLレベルやTTLレベルなどの
所定レベルの信号電圧に変換するドライバ12、その信号
電圧のIC1の端子1cへの通路に介挿され、制御レジスタ4
4によって制御されるリレースイッチ13、IC1の端子1cに
得られたIC出力電圧Voを基準電圧Vrと比較して論理レベ
ルの信号を得る、バイポーラトランジスタによって構成
されたパワーダウン機能を有するコンパレータ31、その
コンパレータ31の出力信号Soをストローブ信号STによっ
てラッチするラッチ回路16、およびそのラッチされた信
号を期待値パターンEPと論理比較する論理比較回路17か
らなる試験回路部10が設けられる。
Terminal 1c of IC1 to be tested, excluding power terminal 1a and ground terminal 1e
On the other hand, a signal forming circuit 11 that forms a test signal of a logic level according to the applied pattern IP by the timing signal TM, and a driver 12 that converts the test signal into a signal voltage of a predetermined level such as an ECL level or a TTL level. , The signal voltage is inserted in the passage to the terminal 1c of IC1, and the control register 4
4, a relay switch 13 controlled by 4, the IC output voltage Vo obtained at the terminal 1c of IC1 is compared with a reference voltage Vr to obtain a signal of a logic level, a comparator 31 having a power-down function constituted by a bipolar transistor, A test circuit unit 10 including a latch circuit 16 that latches the output signal So of the comparator 31 by a strobe signal ST, and a logical comparison circuit 17 that logically compares the latched signal with an expected value pattern EP is provided.

コンパレータ31は、上述したようにバイポーラトランジ
スタによって構成されたパワーダウン機能を有するもの
で、具体的には、それぞれバイポーラトランジスタであ
るトランジスタ32〜35と定電流源36を有し、トランジス
タ32,33のエミッタが共通接続されて、その接続点にト
ランジスタ34のコレクタが接続され、トランジスタ34,3
5のエミッタが共通接続されて、その接続点に定電流源3
6が接続され、トランジスタ32のベースにIC出力電圧Vo
が供給され、トランジスタ33のベースに基準電圧Vrが供
給され、後述するようにトランジスタ35のベースにパワ
ーダウン制御信号PDCが供給される。したがって、パワ
ーダウン制御信号PDCが低レベルになるときには、トラ
ンジスタ35がオフになり、トランジスタ34がオンになっ
て、コンパレータ31は通常の比較動作をするが、パワー
ダウン制御信号PDCが高レベルになると、トランジスタ3
5がオンになり、トランジスタ34がオフになって、コン
パレータ31はパワーダウンモードになる。そして、コン
パレータ31は、バイポーラトランジスタによって構成さ
れたものではあるが、パワーダウンモードにおいては入
力インピーダンスが十分高くなる。
The comparator 31 has a power-down function composed of bipolar transistors as described above, and specifically, has transistors 32 to 35 and constant current sources 36, which are bipolar transistors, respectively. The emitters are commonly connected, and the collector of the transistor 34 is connected to the connection point.
5 emitters are connected in common, and a constant current source 3
6 is connected, and IC output voltage Vo is applied to the base of transistor 32.
Is supplied, the reference voltage Vr is supplied to the base of the transistor 33, and the power-down control signal PDC is supplied to the base of the transistor 35 as described later. Therefore, when the power down control signal PDC becomes low level, the transistor 35 is turned off, the transistor 34 is turned on, and the comparator 31 performs a normal comparison operation, but when the power down control signal PDC becomes high level. , Transistor 3
5 turns on, transistor 34 turns off and comparator 31 goes into a power down mode. Further, although the comparator 31 is composed of a bipolar transistor, the input impedance becomes sufficiently high in the power down mode.

電源2とIC1の電源端子1aとの間には抵抗21が接続さ
れ、その抵抗21の一端および他端に得られる電圧が差動
増幅回路22に供給されて差動増幅回路22から抵抗21に流
れる電流Iaに比例した電圧が得られ、その電圧がA/Dコ
ンバータ23に供給されて後述するように測定制御信号AD
CによってA/D変換される。抵抗21、差動増幅回路22およ
びA/Dコンバータ23は、電源電流測定部20を構成する。
A resistor 21 is connected between the power source 2 and the power source terminal 1a of the IC 1, and the voltage obtained at one end and the other end of the resistor 21 is supplied to the differential amplifier circuit 22 so that the differential amplifier circuit 22 supplies the resistor 21 with the voltage. A voltage proportional to the flowing current Ia is obtained, and the voltage is supplied to the A / D converter 23, and the measurement control signal AD is supplied as described later.
A / D converted by C. The resistor 21, the differential amplifier circuit 22, and the A / D converter 23 form a power supply current measuring unit 20.

そして、シーケンス制御部41によってパワーダウン制御
部42および測定制御部43から、それぞれパワーダウン制
御信号PDCおよび測定制御信号ADCが得られ、そのパワー
ダウン制御信号PDCがIC1の端子1cに対する、それぞれの
試験回路部10のコンパレータ31のトランジスタ35のベー
スに供給され、その測定制御信号ADCが電源電流測定部2
0のA/Dコンバータ23に供給される。パワーダウン制御信
号PDCおよび測定制御信号ADCは、第2図に示すように、
パワーダウン制御信号PDCが高レベルになる期間Tp内に
おいて測定制御信号ADCが高レベルになるように、すな
わち少なくとも測定制御信号ADCが高レベルになる期間T
aにおいてはパワーダウン制御信号PDCが高レベルになる
ようにされる。具体的に、パワーダウン制御部42および
測定制御部43として、それぞれ1ビット構成の制御レジ
スタを設け、これにシーケンス制御部41から、それぞれ
1ビットの制御命令が書き込まれるようにすることがで
きる。
Then, the sequence controller 41 obtains the power-down control signal PDC and the measurement control signal ADC from the power-down controller 42 and the measurement controller 43, respectively, and the power-down control signal PDC is applied to the terminal 1c of the IC1 for each test. It is supplied to the base of the transistor 35 of the comparator 31 of the circuit section 10, and its measurement control signal ADC is supplied to the power supply current measuring section 2
0 is supplied to the A / D converter 23. The power down control signal PDC and the measurement control signal ADC are as shown in FIG.
Make sure that the measurement control signal ADC is at a high level within the period Tp when the power-down control signal PDC is at a high level, that is, at least during the period T when the measurement control signal ADC is at a high level.
At a, the power down control signal PDC is set to a high level. Specifically, each of the power-down control unit 42 and the measurement control unit 43 can be provided with a control register having a 1-bit configuration, and the sequence control unit 41 can write a control command of 1-bit to each of them.

第2図の時点tx以前においては、リレースイッチ13がオ
ンにされてIC1の端子1cに得られたIC出力電圧Voがリレ
ースイッチ13を通じてコンパレータ31に供給され、パワ
ーダウン制御部42からのパワーダウン制御信号PDCが低
レベルにされて上述したようにコンパレータ31が通常の
比較動作をし、コンパレータ31の出力信号SoとしてIC出
力電圧Voが基準電圧Vrより高いか基準電圧Vr以下である
かに応じて論理レベルの変化するものが得られるととも
に、コンパレータ31がパワーダウンモードではなくコン
パレータ31の入力インピーダンスが低いので、IC1の端
子1cからリレースイッチ13を通じてコンパレータ31に流
れる電流Ibは電源電流Idに対して無視できない程度の大
きさになる。
Before time tx in FIG. 2, the relay switch 13 is turned on, the IC output voltage Vo obtained at the terminal 1c of IC1 is supplied to the comparator 31 through the relay switch 13, and the power-down control unit 42 performs power-down. The control signal PDC is set to the low level and the comparator 31 performs the normal comparison operation as described above, and the output signal So of the comparator 31 depends on whether the IC output voltage Vo is higher than the reference voltage Vr or lower than the reference voltage Vr. Since the comparator 31 is not in the power down mode and the input impedance of the comparator 31 is low, the current Ib flowing from the terminal 1c of IC1 to the comparator 31 through the relay switch 13 is smaller than the power supply current Id. It becomes a size that cannot be ignored.

時点txから時点tyまでの期間Tpにおいては、制御レジス
タ44の内容は変えられずにリレースイッチ13がオンのま
まにされ、したがってIC出力電圧Voはリレースイッチ13
を通じてコンパレータ31に供給されるが、パワーダウン
制御部42からのパワーダウン制御信号PDCが高レベルに
されて上述したようにコンパレータ31がパワーダウンモ
ードになり、コンパレータ31の出力信号Soが不定になる
とともに、コンパレータ31がパワーダウンモードになる
ことによって上述したようにコンパレータ31の入力イン
ピーダンスが高くなるので、IC1の端子1cからリレース
イッチ13を通じてコンパレータ31に流れる電流Ibが電源
電流Idに比べて無視できる程度に小さくなり、抵抗21に
流れる電流Iaが実質的に電源電流Idと等しくなって、電
源電流Idを正確に測定できる状態になり、この期間Tp内
の期間Taにおいて、測定制御部43からの測定制御信号AD
Cが高レベルにされてA/Dコンバータ23において差動増幅
回路22の出力電圧がA/D変換される。
During the period Tp from the time point tx to the time point ty, the content of the control register 44 is not changed and the relay switch 13 is kept on.
Is supplied to the comparator 31 through the power-down control unit 42, but the power-down control signal PDC from the power-down control unit 42 is set to a high level, the comparator 31 enters the power-down mode as described above, and the output signal So of the comparator 31 becomes undefined. At the same time, since the input impedance of the comparator 31 becomes high as the comparator 31 enters the power down mode as described above, the current Ib flowing from the terminal 1c of the IC1 to the comparator 31 through the relay switch 13 can be ignored compared to the power supply current Id. The current Ia flowing through the resistor 21 becomes substantially equal to the power supply current Id, and the power supply current Id can be accurately measured. In the period Ta within the period Tp, Measurement control signal AD
C is set to a high level and the output voltage of the differential amplifier circuit 22 is A / D converted in the A / D converter 23.

したがって、電源電流Idを正確に測定できるとともに、
このようにリレースイッチ13をオンからオフに切り替え
なくても電源電流Idを正確に測定できるので、電流電源
Idの測定に要する時間、すなわち期間Tpを短くすること
ができる。しかも、コンパレータ31はバイポーラトラン
ジスタによって構成され、かつコンパレータ31の入力側
にFETによって構成された増幅回路が設けられないの
で、通常の試験時、高速の動作を行わせることができる
とともに、試験回路部10の規模が小さくなり、価格が安
くなる。
Therefore, the power supply current Id can be accurately measured, and
In this way, the power supply current Id can be accurately measured without switching the relay switch 13 from ON to OFF.
The time required for measuring Id, that is, the period Tp can be shortened. Moreover, since the comparator 31 is composed of bipolar transistors and the amplifier circuit composed of the FET is not provided on the input side of the comparator 31, it is possible to perform a high-speed operation during a normal test, and the test circuit section 10 will be smaller and the price will be lower.

「考案の効果」 上述したように、この考案によれば、通常の試験時、高
速の動作を行わせることができるとともに、IC電源電流
の測定に要する時間を短くすることができ、しかも試験
回路部の規模が小さくなり、価格が安くなる。
[Advantages of Device] As described above, according to the device of the present invention, it is possible to perform a high-speed operation during a normal test, and it is possible to shorten the time required to measure the IC power supply current, and moreover, the test circuit. The size of the department becomes smaller and the price becomes cheaper.

【図面の簡単な説明】[Brief description of drawings]

第1図は、この考案のIC試験装置の一例を示す接続図、
第2図は、その動作の説明に供するタイムチャート、第
3図は、IC試験装置においてIC電源電流を測定する場合
の説明のための接続図、第4図および第5図は、それぞ
れ従来のIC試験装置の一例を示す接続図である。
FIG. 1 is a connection diagram showing an example of the IC test device of the present invention,
FIG. 2 is a time chart used for explaining the operation, FIG. 3 is a connection diagram for explaining the case of measuring an IC power supply current in an IC test apparatus, and FIGS. 4 and 5 are conventional diagrams. It is a connection diagram showing an example of an IC test device.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】それぞれICの端子に得られるIC出力電圧を
基準電圧と比較する複数のコンパレータとして、それぞ
れバイポーラトランジスタによって構成されたパワーダ
ウン機能を有するコンパレータが設けられ、 IC電源電流の測定時、共通のパワーダウン制御部からの
同一のパワーダウン制御信号によって、少なくともIC電
源電流測定期間内において上記複数のコンパレータがそ
れぞれパワーダウンモードにされる、 IC試験装置。
1. As a plurality of comparators for respectively comparing the IC output voltage obtained at the terminal of the IC with a reference voltage, comparators each having a power down function constituted by bipolar transistors are provided, and when measuring the IC power supply current, An IC test apparatus in which the plurality of comparators are set to a power down mode at least during an IC power supply current measurement period by the same power down control signal from a common power down control unit.
JP1087190U 1990-02-05 1990-02-05 IC test equipment Expired - Lifetime JPH0712942Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1087190U JPH0712942Y2 (en) 1990-02-05 1990-02-05 IC test equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1087190U JPH0712942Y2 (en) 1990-02-05 1990-02-05 IC test equipment

Publications (2)

Publication Number Publication Date
JPH03101482U JPH03101482U (en) 1991-10-23
JPH0712942Y2 true JPH0712942Y2 (en) 1995-03-29

Family

ID=31514420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1087190U Expired - Lifetime JPH0712942Y2 (en) 1990-02-05 1990-02-05 IC test equipment

Country Status (1)

Country Link
JP (1) JPH0712942Y2 (en)

Also Published As

Publication number Publication date
JPH03101482U (en) 1991-10-23

Similar Documents

Publication Publication Date Title
KR20010020388A (en) Integrated circuit tester with compensation for leakage current
JP3119335B2 (en) IC test equipment
JPH0712942Y2 (en) IC test equipment
EP0939493A3 (en) Digital-to-analog converter accurately testable without complicated circuit configuration and testing method for the same
US6949946B1 (en) Integrated semiconductor circuit and method for functional testing of pad cells
JPH10104308A (en) Ic testing device
JPH0743430A (en) Calibrating apparatus for ic tester
CN209946259U (en) High-precision current sampling and control circuit
JPH0212074A (en) Power source unit for measurement of ic testing device
JP2001004703A (en) Voltage/current generation measuring device and the same for semiconductor testing device
JPS60253883A (en) Constant current load/constant voltage applied current measuring apparatus
JP2000206175A (en) Apparatus for measuring lsi current
JPH06148264A (en) Measuring method for leakage current
JP2001166005A (en) Power supply unit of device for semiconductor testing equipment
JPS61221681A (en) Ic inspection system
KR0168066B1 (en) Discharge apparatus of operation inspection system for printed board
KR940006603B1 (en) Custom ic tester of cell nearing fuse
JPH0524222Y2 (en)
KR20030015887A (en) Simple chip identification
JP2743864B2 (en) Semiconductor integrated circuit and test method therefor
JP2000147071A (en) Characteristics inspection device for analogue circuit
JP4122596B2 (en) Reed relay drive circuit
JPH05256890A (en) Connection inspecting device
JP2561076Y2 (en) Resistance measuring device
JPH0531822B2 (en)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term