JPH07123324A - Controller for video signal switch - Google Patents

Controller for video signal switch

Info

Publication number
JPH07123324A
JPH07123324A JP26599493A JP26599493A JPH07123324A JP H07123324 A JPH07123324 A JP H07123324A JP 26599493 A JP26599493 A JP 26599493A JP 26599493 A JP26599493 A JP 26599493A JP H07123324 A JPH07123324 A JP H07123324A
Authority
JP
Japan
Prior art keywords
nth
output
control
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26599493A
Other languages
Japanese (ja)
Other versions
JP2739810B2 (en
Inventor
Kenji Yamamoto
賢司 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5265994A priority Critical patent/JP2739810B2/en
Publication of JPH07123324A publication Critical patent/JPH07123324A/en
Application granted granted Critical
Publication of JP2739810B2 publication Critical patent/JP2739810B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To make a tally signal outputted from an interface part to the outside always match with a control signal outputted from a switcher part to a cross point element. CONSTITUTION:A counter 11 counts from '1' to N during a vertical fly-back period. The output of the counter is transmitted through an OR circuit 12 to an output control data bus 26 and inputted to decoders 13 and 32. The decoders 13 and 32 decode the inputted value of the counters and respectively output the results to latch holding circuits 14 and 34. Therefore, the latch holding circuits 14 and 34 are successively operated from the first column to the Nth column at the same time for each column. Thus, the latch holding circuit 34 latches the control signal outputted to the cross point element, and the latch holding circuit 14 latches the control signal held at the latch holding circuit 34.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、映像信号切替器用制御
装置に関し、特にテレビスタジオ伝送系で使用される映
像信号切替器用制御装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal switch controller, and more particularly to a video signal switch controller used in a television studio transmission system.

【0002】[0002]

【従来の技術】従来の映像信号切替器用制御装置は、図
2に示すように、インタフェース部21と、インタフェ
ース部に複数のバスを介して接続された切替器部22と
を有している。インタフェース部21は、外部から入力
される第1乃至第N列の制御データをそれぞれ第1乃至
第Nのストローブ信号でラッチするN個のラッチ/保持
回路23と、第1乃至第Nのストローブ信号をコード化
する優先順位付エンコーダ回路24と、優先順位付エン
コーダ回路24の出力をラッチするラッチ回路25と、
ラッチ回路25から出力制御データバス26へ出力され
たデータをデコードするデコード回路27と、デコーダ
27の出力に応答して、ラッチ/保持回路23にラッチ
されたデータを入出力制御データバス28へ送出するバ
ッファ回路29と、入出力制御データバス28へ送出さ
れたデータと、切替器部22から入力されたタリーデー
タとを比較しラッチ回路25をリセットする比較回路3
0とを有している。
2. Description of the Related Art As shown in FIG. 2, a conventional video signal switch controller has an interface section 21 and a switch section 22 connected to the interface section through a plurality of buses. The interface unit 21 includes N latch / hold circuits 23 for latching control data of the first to Nth columns input from the outside with the first to Nth strobe signals, respectively, and the first to Nth strobe signals. A prioritized encoder circuit 24 for encoding the following, a latch circuit 25 for latching the output of the prioritized encoder circuit 24,
A decoding circuit 27 that decodes the data output from the latch circuit 25 to the output control data bus 26, and, in response to the output of the decoder 27, sends the data latched by the latch / hold circuit 23 to the input / output control data bus 28. Comparing circuit 3 for comparing the data sent to the input / output control data bus 28 with the tally data input from the switching unit 22 and resetting the latch circuit 25.
It has 0 and.

【0003】切替器部22は、出力制御データバス26
へ出力されたデータをデコードするデコード回路31
と、デコード回路31の出力に応じて、入出力制御デー
タバス28からの第1乃至第N列の制御データをそれぞ
れラッチするN個のラッチ/保持回路32と、同じくデ
コード回路31の出力に応答してラッチ/保持回路32
でラッチされたデータをタリーデータとしてタリーデー
タバス33へ出力するバッファ回路34を有している。
なお、N個のラッチ/保持回路32は、映像信号の切替
えを行うN列のクロスポイント素子(図示せず)の制御
端子にそれぞれ接続されている。
The switching unit 22 includes an output control data bus 26.
Circuit 31 for decoding the data output to
And N latch / hold circuits 32 for respectively latching the control data of the first to Nth columns from the input / output control data bus 28 in response to the output of the decode circuit 31, and also responding to the output of the decode circuit 31. Latch / hold circuit 32
It has a buffer circuit 34 for outputting the data latched in step 1 to tally data bus 33 as tally data.
The N latch / hold circuits 32 are connected to the control terminals of N column cross-point elements (not shown) for switching the video signals.

【0004】次に、この映像信号切替器用制御装置の動
作を説明する。切替動作を行っていないとき、インタフ
ェース部21では、ラッチ/保持回路23で保持されて
いる制御信号がタリー信号として外部へ出力されてい
る。また、切替器部22では、ラッチ/保持回路32に
保持されている制御信号がクロスポイント素子へ出力さ
れている。即ち、この映像信号切替器用制御装置では、
第1乃至第Nのクロスポイント素子へ供給されている制
御信号がどの様な制御信号か、外部から監視することが
できようになっている。
Next, the operation of the control device for the video signal switching device will be described. When the switching operation is not performed, the interface section 21 outputs the control signal held by the latch / hold circuit 23 to the outside as a tally signal. Further, in the switch unit 22, the control signal held in the latch / hold circuit 32 is output to the crosspoint element. That is, in this video signal switch controller,
It is possible to externally monitor what kind of control signal is supplied to the first to Nth crosspoint elements.

【0005】次に、切替動作について説明する。なお、
この切替動作は、クロスポイント素子に入力される映像
信号の垂直帰線期間以外の期間内で行われる。まず、各
列毎に入力された制御データは、ストローブ信号によっ
てラッチ/データ保持回路23でラッチされる。ラッチ
/保持回路23でラッチされた制御データは、タリー信
号として外部へ出力されると共にバッファ回路29へ出
力される。同時に、ストローブ信号は、優先順位付エン
コーダ回路24で優先順位の高い順にコード化され、ラ
ッチ回路25でラッチされ出力制御データバス26へ出
力される。デコード回路27は、出力制御データバス2
6へ出力されたデータをデコードし、バッファ回路29
のゲートを開く。こうして、ストローブ信号が入力され
ている列の中で最も優先順位の高い列、例えば、第n列
の制御データが入出力制御データバス28へ送出され
る。
Next, the switching operation will be described. In addition,
This switching operation is performed within a period other than the vertical blanking period of the video signal input to the crosspoint element. First, the control data input for each column is latched by the latch / data holding circuit 23 by the strobe signal. The control data latched by the latch / hold circuit 23 is output to the outside as a tally signal and also to the buffer circuit 29. At the same time, the strobe signals are coded by the priority encoder circuit 24 in the order of higher priority, latched by the latch circuit 25 and output to the output control data bus 26. The decode circuit 27 uses the output control data bus 2
The buffer circuit 29 decodes the data output to
Open the gate. In this way, the control data of the column having the highest priority among the columns to which the strobe signal is input, for example, the nth column, is sent to the input / output control data bus 28.

【0006】切替器部22では、出力制御データバス2
6からのデータをデコード回路31でデコードし、ラッ
チ/保持回路32及びバッファ回路34へ出力する。こ
れにより、入出力制御バスデータ28にデータを出力し
た列に対応する(第n列の)ラッチ/保持回路31が入
出力制御バスデータ28からの制御データをラッチす
る。ラッチ/保持回路31でラッチされたデータは、第
n列のクロスポイント素子の制御端子へ出力されるとと
もに、バッファ回路34を介してタリーデータバス33
へ出力される。
In the switch unit 22, the output control data bus 2
The data from 6 is decoded by the decode circuit 31 and output to the latch / hold circuit 32 and the buffer circuit 34. As a result, the latch / hold circuit 31 (on the nth column) corresponding to the column that has output data to the input / output control bus data 28 latches the control data from the input / output control bus data 28. The data latched by the latch / hold circuit 31 is output to the control terminal of the cross point element in the n-th column, and also the tally data bus 33 is passed through the buffer circuit 34.
Is output to.

【0007】インタフェース部21から入出力制御デー
タバス28へ出力されたデータは、比較回路30へも入
力される。また、切替器部22からタリーデータバス3
3へ出力されたデータは、同じく比較回路30へ入力さ
れる。比較回路30は、双方のデータを比較し、一致し
た場合には、リセット信号を出力してラッチ回路25を
リセットする。以上の動作で1つの切替制御が終了す
る。
The data output from the interface section 21 to the input / output control data bus 28 is also input to the comparison circuit 30. Also, from the switching unit 22 to the tally data bus 3
The data output to 3 is also input to the comparison circuit 30. The comparison circuit 30 compares both data, and when they match, outputs a reset signal to reset the latch circuit 25. One switching control is completed by the above operation.

【0008】なお、実際の映像信号切替器用制御装置で
は、N列の制御信号に対応する1台のインタフェース部
21に対して、M(N≧M)列の制御信号に対応するL
(N≦L×M)台の切替器部22が、N列の制御信号に
対応するバスによって接続されている。
In an actual video signal switching device control device, one interface unit 21 corresponding to N columns of control signals, and L corresponding to M (N ≧ M) columns of control signals.
The (N ≦ L × M) switch units 22 are connected by a bus corresponding to N columns of control signals.

【0009】[0009]

【発明が解決しようとする課題】従来の映像信号切替器
用制御装置では、インタフェース部に入力された制御デ
ータをストローブ信号に応じてタリー信号として外部へ
出力している。また、切替器部から出力された制御信号
は、タリーデータバスを介して比較器に入力され、イン
タフェース部から出力された制御信号と比較される。つ
まり、この映像信号切替器用制御装置では、切替動作を
行なった直後にのみ、インタフェース部から出力された
制御信号と、切替器部からクロスポイント素子へ出力さ
れた制御信号との照合が行われる。この様に、従来の映
像信号切替器用制御装置では、切替動作を終了した後
は、インタフェース21から外部へ出力されるタリー信
号と、切替器部22からクロスポイント素子へ出力され
る制御信号とを比較することがない。このため、インタ
フェース21のラッチ/保持回路23と、切替器部22
のラッチ/保持回路31の保持時間のばらつきによって
保持データに違いが生じたり、切替器部22の交換によ
り、インタフェース21のラッチ/保持回路23と、切
替器部22のラッチ/保持回路31の保持データに違い
が生じたりして、インタフェース21から外部へ出力さ
れるタリー信号と、切替器部22からクロスポイント素
子へ出力される制御信号とが一致しない場合がある。
In the conventional control device for a video signal switching device, the control data input to the interface section is output to the outside as a tally signal according to the strobe signal. The control signal output from the switch unit is input to the comparator via the tally data bus and compared with the control signal output from the interface unit. That is, in this video signal switch control device, the control signal output from the interface unit and the control signal output from the switch unit to the crosspoint element are collated only immediately after the switching operation is performed. As described above, in the conventional video signal switch controller, after the switching operation is completed, the tally signal output from the interface 21 to the outside and the control signal output from the switch unit 22 to the crosspoint element are output. There is no comparison. Therefore, the latch / hold circuit 23 of the interface 21 and the switching unit 22
Of the holding data of the latch / holding circuit 31 of the interface 21 and the holding / holding circuit 31 of the switching unit 22 by exchanging the switching unit 22. There is a case where the tally signal output from the interface 21 to the outside does not match the control signal output from the switching unit 22 to the crosspoint element due to a difference in data.

【0010】本発明は、インタフェース部から外部へ出
力されるタリー信号と切替器部からクロスポイント素子
へ出力される制御信号が常に一致する映像信号切替器用
制御装置を提供することを目的とする。
It is an object of the present invention to provide a video signal switch control device in which a tally signal output from the interface section to the outside and a control signal output from the switch section to the crosspoint element always match.

【0011】[0011]

【課題を解決するための手段】本発明によれば、第1乃
至第Nの入力端子を有するインタフェース部と、第1乃
至第Nの制御端子を有する切替器部とを有し、前記イン
タフェース部と前記切替器部とをバスライン接続するこ
とによって、第n(1≦n≦N)の入力端子に入力され
た制御信号を第nの制御端子へ供給するようにした映像
信号切替器用制御装置において、前記切替部に前記第1
乃至第Nの制御端子へ供給された制御信号をそれぞれ保
持する第1乃至第Nの保持手段を設けるとともに、前記
インタフェース部に前記第1乃至第Nの保持手段から出
力された制御信号をタリー信号として外部へ出力する第
1乃至第Nの出力手段を設け、前記第1乃至第Nの保持
手段と前記第1乃至第Nの出力手段とをタリーバスで接
続して第nの制御端子へ供給された制御信号を第nの出
力手段から前記外部へ出力するようにしたことを特徴と
する映像信号切替器用制御装置がえられる。
According to the present invention, there is provided an interface section having first to Nth input terminals and a switching section having first to Nth control terminals. And the switch unit are connected to the bus line by a bus line to supply the control signal input to the n-th (1≤n≤N) input terminal to the n-th control terminal. In the switching unit, the first
1st to Nth holding means for holding the control signals supplied to the Nth to Nth control terminals, respectively, and a tally signal for outputting the control signals output from the first to Nth holding means to the interface section. Is provided to the outside as a first to Nth output means, and the first to Nth holding means and the first to Nth output means are connected by a tally bus to be supplied to the nth control terminal. A control device for a video signal switching device is obtained in which the control signal is output from the n-th output means to the outside.

【0012】[0012]

【実施例】次に図面を参照して本発明の実施例を説明す
る。図1に本発明の一実施例を示す。ここで、従来と同
一のものには、同一番号を付し、その説明を省略する。
Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 shows an embodiment of the present invention. Here, the same parts as those of the related art are designated by the same reference numerals and the description thereof will be omitted.

【0013】本実施例の映像信号切替器用制御装置のイ
ンタフェース部21は、垂直帰線期間内の一定期間に、
1からNまでをカウントする垂直帰線期間カウンタ11
と、優先順位付エンコーダ回路24の出力と垂直帰線期
間カウンタ11との出力の論理和を求め、出力制御デー
タバス26へ出力する論理和回路12と、出力制御デー
タバス26へ出力された論理和信号をデコードするデコ
ード回路13と、デコード回路13の出力にしたがって
タリーデータバス33から送られてきたデータをタリー
信号として外部へ出力N個のラッチ/保持回路14を有
している。また、このインタフェース部21は、従来の
インタフェース部21が有していたラッチ/保持回路2
3は有していない。
The interface unit 21 of the control device for the video signal switch according to the present embodiment is provided with a fixed period within the vertical blanking period.
Vertical blanking interval counter 11 that counts from 1 to N
And an output of the encoder circuit 24 with priority and an output of the vertical blanking interval counter 11 and outputs the logical sum to the output control data bus 26, and the logical output to the output control data bus 26. It has a decode circuit 13 for decoding the sum signal, and N latch / hold circuits 14 that output the data sent from the tally data bus 33 according to the output of the decode circuit 13 as a tally signal to the outside. The interface unit 21 is the latch / hold circuit 2 included in the conventional interface unit 21.
3 does not have.

【0014】切替器部22は、従来のものと同じ構成で
あるが、デコード回路31には、出力制御データバス2
6を介して論理和回路12の出力が入力され、また、バ
ッファ回路34の出力は、タリーデータバス33を介し
てラッチ/保持回路14へ出力されるように接続されて
いる。
The switch unit 22 has the same structure as the conventional one, but the decode circuit 31 includes an output control data bus 2
The output of the OR circuit 12 is input via 6 and the output of the buffer circuit 34 is connected to be output to the latch / hold circuit 14 via the tally data bus 33.

【0015】次に、本実施例の映像信号切替器用制御装
置の動作を説明する。まず、第1乃至第Nの列毎に外部
から入力された制御データは、バッファ回路29に入力
される。また、第1乃至第Nの列毎に外部から入力され
たストローブ信号は、優先順位付エンコーダ24で優先
順位に従ってコード化される。優先順位付エンコーダ2
4でコード化されたストローブ信号は、デコード回路2
7でデコードされ、バッファ回路29に入力される。バ
ッファ回路29は、デコード回路27からのストローブ
信号に応じてゲートを開き、入力された制御データを入
出力制御データバス28へ送出する。こうして、優先順
位の高い順に選択された制御データが入出力制御データ
バス28へ送出される。また、優先順位付エンコーダ2
4でコード化されたストローブ信号は、論理和回路12
に入力される。論理和回路は、コード化されたストロー
ブ信号と垂直帰線期間カウンタ11のカウント値との論
理和を求める。ただし、切替動作が行われる期間(垂直
帰線期間以外の期間)では、垂直帰線期間カウンタ11
の動作は停止しているので、結果的に論理和回路12
は、コード化されたストローブ信号をそのまま出力制御
データバス26へ出力する。
Next, the operation of the video signal switch controller of the present embodiment will be described. First, the control data externally input for each of the first to Nth columns is input to the buffer circuit 29. In addition, the strobe signals input from the outside for each of the first to Nth columns are coded by the priority-ordered encoder 24 in accordance with the priority order. Prioritized encoder 2
The strobe signal coded by 4 is applied to the decoding circuit 2
It is decoded at 7 and input to the buffer circuit 29. The buffer circuit 29 opens the gate according to the strobe signal from the decoding circuit 27 and sends the input control data to the input / output control data bus 28. In this way, the control data selected in descending order of priority is sent to the input / output control data bus 28. Also, the encoder with priority 2
The strobe signal coded by 4 is the OR circuit 12
Entered in. The logical sum circuit calculates the logical sum of the coded strobe signal and the count value of the vertical blanking interval counter 11. However, during the period in which the switching operation is performed (the period other than the vertical blanking period), the vertical blanking period counter 11
Is stopped, the result is that the OR circuit 12
Outputs the coded strobe signal as it is to the output control data bus 26.

【0016】切替器部22では、出力制御データバス2
6からの信号をデコード回路31でデコードし、デコー
ドされた信号をラッチ/保持回路32及びバッファ回路
34へ出力する。そして、入出力制御データバス28を
介して送られてきた制御データをデコード回路31の出
力にしたがってラッチ/保持回路31でラッチし、クロ
スポイント素子の制御端子へ出力される。また、バッフ
ァ回路34は、ラッチ/保持回路32でラッチされた制
御データをタリーデータバス33へ出力する。
In the switch unit 22, the output control data bus 2
The signal from 6 is decoded by the decode circuit 31, and the decoded signal is output to the latch / hold circuit 32 and the buffer circuit 34. Then, the control data sent via the input / output control data bus 28 is latched by the latch / holding circuit 31 in accordance with the output of the decoding circuit 31, and is output to the control terminal of the crosspoint element. The buffer circuit 34 also outputs the control data latched by the latch / hold circuit 32 to the tally data bus 33.

【0017】一方、インタフェース部21では、出力制
御データバス26に出力された信号が、デコード回路1
3でデコードされ、ラッチ/保持回路14に入力されて
いる。従って、バッファ回路34からタリーデータバス
33へ出力された制御データは、切替器部22側と同じ
列のラッチ/保持回路14でラッチされ、タリー信号と
して外部へ出力される。
On the other hand, in the interface section 21, the signal outputted to the output control data bus 26 is decoded by the decoding circuit 1.
3 is decoded and input to the latch / hold circuit 14. Therefore, the control data output from the buffer circuit 34 to the tally data bus 33 is latched by the latch / hold circuit 14 in the same column as the switching unit 22 side and output to the outside as a tally signal.

【0018】垂直帰線期間内では、上記切替動作は禁止
されている。そして、この垂直帰線期間内のあらかじめ
定められ一定期間内で垂直帰線期間カウンタ11は、1
からNまでをカウントする。カウントした値は、論理和
回路12に入力される。このときデコーダ24は動作を
停止しているので、論理和回路12は、1からNまでの
カウント値を順次、出力制御データバス26へ出力す
る。出力制御データバス26へ出力されたカウント値
は、デコード回路13及びデコード回路31でデコード
される。デコード回路13でデコードされたカウント値
は、ラッチ/保持回路14へ出力され、デコード回路3
1でデコードされたカウント値は、ラッチ/保持回路3
4へ出力される。これにより、第1列から第N列までの
ラッチ/保持回路34の保持データが、ラッチ/保持回
路14へ順次出力され、すべてのラッチ/保持回路34
の保持データが、ラッチ/保持回路14に保持されるこ
とになる。
The switching operation is prohibited within the vertical blanking period. Then, within a predetermined fixed period within this vertical blanking period, the vertical blanking period counter 11
Count from to N. The counted value is input to the logical sum circuit 12. At this time, since the decoder 24 has stopped operating, the logical sum circuit 12 sequentially outputs the count values from 1 to N to the output control data bus 26. The count value output to the output control data bus 26 is decoded by the decode circuit 13 and the decode circuit 31. The count value decoded by the decoding circuit 13 is output to the latch / holding circuit 14, and the decoding circuit 3
The count value decoded in 1 is stored in the latch / hold circuit 3
4 is output. As a result, the data held in the latch / hold circuits 34 from the first column to the N-th column are sequentially output to the latch / hold circuits 14, and all the latch / hold circuits 34 are held.
The data held by is held in the latch / hold circuit 14.

【0019】この様にして、本実施例では、切替動作が
まったく無い場合であっても、周期的にラッチ/保持回
路14の保持データを更新するので、切替器部22から
クロスポイント素子へ出力されている制御データと、イ
ンタフェース部21から外部へ出力されているタリー信
号とを常に一致させることができる。
In this way, in the present embodiment, the data held in the latch / hold circuit 14 is updated periodically even if there is no switching operation, so that the switching unit 22 outputs the data to the crosspoint element. It is possible to always match the control data that is output with the tally signal that is output from the interface unit 21 to the outside.

【0020】[0020]

【発明の効果】本発明によれば、切替器部に第1乃至第
Nの制御端子へ供給された制御信号をそれぞれ保持する
第1乃至第Nの保持手段を、インタフェース部に前記第
1乃至第Nの保持手段から出力された制御信号をタリー
信号として外部へ出力する第1乃至第Nの出力手段を設
け、第1乃至第Nの保持手段と第1乃至第Nの出力手段
とをタリーバスで接続したことで、実際に制御端子に供
給されている制御信号を外部で確認することが可能にな
る。
According to the present invention, first to N-th holding means for holding the control signals supplied to the first to N-th control terminals respectively in the switching section, and the first to N-th holding sections in the interface section. First to Nth output means for outputting the control signal output from the Nth holding means to the outside as a tally signal are provided, and the first to Nth holding means and the first to Nth output means are provided in a tally bus. By connecting with, the control signal actually supplied to the control terminal can be confirmed externally.

【0021】また、本発明によれば、インタフェース部
に、1からNまでカウントし、カウント値を出力するカ
ウント手段を設け、インタフェース部及び切替器部にそ
れぞれカウント手段からのカウント値をデコードして第
1乃至第Nの出力手段及び第1乃至第Nの保持手段にク
ロック信号を出力するデコード手段を設けたことで、第
1乃至第Nの保持手段が保持する制御信号に基づいて第
1乃至第Nの出力手段が外部出力するデータの内容を定
期的に更新することができる。
Further, according to the present invention, the interface section is provided with counting means for counting from 1 to N and outputting the count value, and the interface section and the switching section respectively decode the count values from the counting means. By providing the first to Nth output means and the decoding means for outputting the clock signal to the first to Nth holding means, the first to the Nth based on the control signals held by the first to Nth holding means. The content of the data output to the outside by the Nth output means can be periodically updated.

【0022】さらに、本発明によれば、カウント手段の
出力とストローブ信号との論理和を求める論理和回路を
設け、カウント手段の出力をストローブ信号と同様に扱
うようにしたことで、回路構成を複雑にすることなく、
制御端子に供給される制御信号と、外部に出力されるタ
リー信号とを常に一致させることができる。
Further, according to the present invention, by providing a logical sum circuit for obtaining a logical sum of the output of the counting means and the strobe signal, and treating the output of the counting means in the same manner as the strobe signal, the circuit configuration is improved. Without complicating
The control signal supplied to the control terminal and the tally signal output to the outside can always be matched.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例のブロック図である。FIG. 1 is a block diagram of an embodiment of the present invention.

【図2】従来の映像信号切替器用制御装置のブロック図
である。
FIG. 2 is a block diagram of a conventional control device for a video signal switching device.

【符号の説明】[Explanation of symbols]

11 垂直帰線期間カウンタ 12 論理和回路 13 デコード回路 14 ラッチ/保持回路 21 インタフェース部 22 切替器部 23 ラッチ/保持回路 24 優先順位付エンコーダ回路 25 ラッチ回路 26 出力制御データバス 27 デコード回路 28 入出力制御データバス 29 バッファ回路 30 比較回路 31 ラッチ/保持回路 32 デコード回路 33 タリーデータバス 34 バッファ回路 11 vertical blanking period counter 12 OR circuit 13 decoding circuit 14 latch / holding circuit 21 interface section 22 switcher section 23 latch / holding circuit 24 priority encoder circuit 25 latch circuit 26 output control data bus 27 decoding circuit 28 input / output Control data bus 29 Buffer circuit 30 Comparison circuit 31 Latch / hold circuit 32 Decode circuit 33 Tally data bus 34 Buffer circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 第1乃至第Nの入力端子を有するインタ
フェース部と、第1乃至第Nの制御端子を有する切替器
部とを有し、前記インタフェース部と前記切替器部とを
バスライン接続することによって、第n(1≦n≦N)
の入力端子に入力された制御信号を第nの制御端子へ供
給するようにした映像信号切替器用制御装置において、
前記切替部に前記第1乃至第Nの制御端子へ供給された
制御信号をそれぞれ保持する第1乃至第Nの保持手段を
設けるとともに、前記インタフェース部に前記第1乃至
第Nの保持手段から出力された制御信号をタリー信号と
して外部へ出力する第1乃至第Nの出力手段を設け、前
記第1乃至第Nの保持手段と前記第1乃至第Nの出力手
段とをタリーバスで接続して第nの制御端子へ供給され
た制御信号を第nの出力手段から前記外部へ出力するよ
うにしたことを特徴とする映像信号切替器用制御装置。
1. An interface section having first to Nth input terminals and a switching section having first to Nth control terminals, wherein the interface section and the switching section are connected by a bus line. The n-th (1 ≦ n ≦ N)
In the control device for the video signal switching device, which supplies the control signal input to the input terminal to the nth control terminal,
The switching section is provided with first to Nth holding means for respectively holding the control signals supplied to the first to Nth control terminals, and the interface section outputs from the first to Nth holding means. First to Nth output means for outputting the controlled signal to the outside as a tally signal are provided, and the first to Nth holding means and the first to Nth output means are connected by a tally bus. A control device for a video signal switch, wherein a control signal supplied to an n control terminal is output from the nth output means to the outside.
【請求項2】 前記インタフェース部が1からNまでカ
ウントし、カウント値を出力するカウント手段と、前記
カウント値をデコードして前記第1乃至第Nの出力手段
のうち該カウント値に対応する第nの出力手段にクロッ
ク信号を出力する第1のデコード手段とを有し、前記切
替部が前記カウント値をデコードして前記第1乃至第N
の保持手段のうち該カウント値に対応する第nの保持手
段にクロック信号を出力する第2のデコード手段を有す
ることを特徴とする請求項1の映像信号切替器用制御装
置。
2. The interface unit counts from 1 to N and outputs a count value; and a count unit which decodes the count value and which corresponds to the count value among the first to Nth output units. a first decoding means for outputting a clock signal to the n output means, and the switching unit decodes the count value to output the first to Nth output values.
2. The video signal switch controller according to claim 1, further comprising a second decoding means for outputting a clock signal to the n-th holding means corresponding to the count value among the holding means.
【請求項3】 前記インタフェース部が、前記第1乃至
第Nの入力端子にそれぞれ接続されるとともに前記バス
ラインに接続され第1乃至第Nのストローブ信号に応答
して前記第1乃至第Nの入力端子にそれぞれ入力された
制御信号をラッチする第1乃至第Nのラッチ/保持回路
と、前記第1乃至第Nのストローブ信号を予め定められ
た優先順位に従ってコード化する優先順位付エンコーダ
と、該優先順位付エンコーダでコード化されたストロー
ブ信号デコードして前記第1乃至第Nのラッチ/保持回
路へ出力するデコーダと、前記優先順位付エンコーダの
出力と前記カウント手段の出力との論理和を求め、求め
た論理和を前記第1のデコード手段及び前記第2のデコ
ード手段に出力する論理和回路とを有することを特徴と
する請求項2の映像信号切替器用制御装置。
3. The interface unit is connected to the first to Nth input terminals, respectively, and is connected to the bus line, and is responsive to the first to Nth strobe signals in response to the first to Nth strobe signals. First to Nth latch / hold circuits for latching the control signals respectively input to the input terminals, and a prioritized encoder for encoding the first to Nth strobe signals according to a predetermined priority order, A decoder that decodes the strobe signal encoded by the priority encoder and outputs the decoded strobe signal to the first to Nth latch / hold circuits, and the logical sum of the output of the priority encoder and the output of the counting means. 3. The video according to claim 2, further comprising: a logical sum circuit that calculates and outputs the calculated logical sum to the first decoding unit and the second decoding unit. Control device for signal switch.
JP5265994A 1993-10-25 1993-10-25 Controller for video signal switch Expired - Fee Related JP2739810B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5265994A JP2739810B2 (en) 1993-10-25 1993-10-25 Controller for video signal switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5265994A JP2739810B2 (en) 1993-10-25 1993-10-25 Controller for video signal switch

Publications (2)

Publication Number Publication Date
JPH07123324A true JPH07123324A (en) 1995-05-12
JP2739810B2 JP2739810B2 (en) 1998-04-15

Family

ID=17424895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5265994A Expired - Fee Related JP2739810B2 (en) 1993-10-25 1993-10-25 Controller for video signal switch

Country Status (1)

Country Link
JP (1) JP2739810B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6221546A (en) * 1985-07-20 1987-01-29 Nissha Printing Co Ltd Method and apparatus for concurrent injection molding and transfer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6221546A (en) * 1985-07-20 1987-01-29 Nissha Printing Co Ltd Method and apparatus for concurrent injection molding and transfer

Also Published As

Publication number Publication date
JP2739810B2 (en) 1998-04-15

Similar Documents

Publication Publication Date Title
CA2094991C (en) Image coding/decoding apparatus
KR960028554A (en) Decoding device for decoding various types of code signals
KR960040016A (en) The picture decoding apparatus
US6285789B1 (en) Variable length code decoder for MPEG
US4827340A (en) Video-signal DPCM coder with adaptive prediction
JP2635750B2 (en) Priority determination device
JPH07123324A (en) Controller for video signal switch
KR100262114B1 (en) Teletext receiving method
JPH08275168A (en) Method and apparatus for run-length coding
JPH11355782A (en) Multi-channel encoder for video signal
JPH04354489A (en) Picture coder
KR100845062B1 (en) Encryption/decryption engine for multiple data streams
US4893184A (en) Arrangement for DPCM-coding with high data rate
JPS59196675A (en) Control system of inter-frame coding
JPS6118907B2 (en)
US20010026592A1 (en) MPEG decoder of images from multiple sequences
US5262853A (en) Video signal encoder capable of encoding video signal data of video signals having both conventional and greater aspect ratios while maintaining transformation block at a constant length
JPS58139582A (en) Inter-frame coding system
JP2885219B2 (en) Moving picture decoding method and apparatus
KR100251449B1 (en) Image data transfer system
JPH04342326A (en) Latch circuit device
JP2602785Y2 (en) Address decoder / encoder circuit
JPH05300486A (en) Variable length encoding and decoding circuit
JPH02186837A (en) System for refreshing inter-frame predictive encoder/ decoder
JP3108243B2 (en) Encoding and decoding device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971224

LAPS Cancellation because of no payment of annual fees