JPH07122839B2 - Data processing device - Google Patents

Data processing device

Info

Publication number
JPH07122839B2
JPH07122839B2 JP61272978A JP27297886A JPH07122839B2 JP H07122839 B2 JPH07122839 B2 JP H07122839B2 JP 61272978 A JP61272978 A JP 61272978A JP 27297886 A JP27297886 A JP 27297886A JP H07122839 B2 JPH07122839 B2 JP H07122839B2
Authority
JP
Japan
Prior art keywords
power
program
executed
instructing
storage means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61272978A
Other languages
Japanese (ja)
Other versions
JPS63127315A (en
Inventor
裕公 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP61272978A priority Critical patent/JPH07122839B2/en
Publication of JPS63127315A publication Critical patent/JPS63127315A/en
Publication of JPH07122839B2 publication Critical patent/JPH07122839B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はデータ処理装置に関する。TECHNICAL FIELD The present invention relates to a data processing device.

[従来の技術] 従来のデータ端末装置においては、電源投入時のプログ
ラムの実行方法は1つしかなかった。
[Prior Art] In a conventional data terminal device, there is only one method of executing a program when the power is turned on.

[発明が解決しようとする問題点] したがって、データ端末装置を使用していて業務(作
業)の途中で電源を切った場合には、もう1度始めから
作業をやりなおさなければならない。又は業務プログラ
ムが、どこまで業務が進んだかを保存しておき、電源を
投入してプログラムが実行された時に保存した情報にも
とづいてプログラムをすすめ業務を継続させなければな
らない。したがって、オペレーションが煩雑になった
り、プログラムが複雑になったりするという欠点があっ
た。
[Problems to be Solved by the Invention] Therefore, when the data terminal device is used and the power is turned off in the middle of work (work), the work must be restarted from the beginning. Alternatively, the business program must save the progress of the business and recommend the program based on the information saved when the power is turned on and the program is executed to continue the business. Therefore, there are drawbacks that the operation becomes complicated and the program becomes complicated.

本発明の目的は、上記の欠点を除去し、電源オフを指示
した場合に、実行中のプログラムを、次回電源オン時に
継続して実行するか、始めから再実行するかを判断し
て、電源再投入時に、その判断結果に基づいたプログラ
ムの処理を実行することができるデータ処理装置を提供
することにある。
An object of the present invention is to eliminate the above-mentioned drawbacks, and when a power-off is instructed, determine whether to continue execution of the program being executed at the next power-on or re-execute from the beginning, and It is an object of the present invention to provide a data processing device capable of executing the processing of the program based on the judgment result at the time of re-input.

[問題点を解決するための手段] 上記目的を達成するために本発明は、バックアップが可
能な記憶手段と、プログラムを実行する実行手段と、電
源のオン・オフを指示する指示手段と、前記指示手段に
より電源オフが指示された場合に、前記実行手段により
実行されているプログラムを、次回電源オン時に継続実
行するか再実行するかを判断する判断手段と、前記判断
手段による判断結果を示す情報を前記記憶手段に格納す
る格納手段と、前記格納手段による格納の終了後に電源
をオフする電源オフ手段と、前記指示手段により電源オ
ンが指示された場合に、前記記憶手段に記憶された情報
の示す前記判断結果に基づいて、前記プログラムを継続
実行または再実行するように前記実行手段を制御する制
御手段とを設けた。
[Means for Solving Problems] In order to achieve the above object, the present invention provides a storage means capable of backing up, an execution means for executing a program, an instruction means for instructing on / off of a power source, and When the power-off is instructed by the instructing means, a judging means for judging whether the program executed by the executing means is continuously executed or re-executed at the next power-on, and a judgment result by the judging means are shown. Storage means for storing information in the storage means, power-off means for turning off the power after the storage by the storage means is finished, and information stored in the storage means when power-on is instructed by the instructing means And a control means for controlling the execution means so as to continuously execute or re-execute the program, based on the judgment result shown in FIG.

[作用] 本発明によれば、指示手段により電源オフが指示された
場合に、実行中のプログラムを、次回電源オン時に継続
実行するか再実行するかを判断し、その判断結果を示す
情報をバックアップ可能な記憶手段に格納し、その格納
の終了後に電源をオフし、指示手段により電源オンが指
示された場合に、記憶手段に格納された情報の示す判断
結果に基づいて、プログラムを継続実行または再実行す
る。
[Operation] According to the present invention, when the power-off is instructed by the instructing means, it is judged whether the program being executed is continuously executed or re-executed at the next power-on, and information indicating the judgment result is displayed. Stored in a storage means that can be backed up, turn off the power after the end of the storage, and continue to execute the program based on the judgment result indicated by the information stored in the storage means when the instruction means instructs the power on. Or try again.

[実施例] 以下に、図面を参照して、本発明を詳細に説明する。[Examples] Hereinafter, the present invention will be described in detail with reference to the drawings.

第1図は本発明にかかるデータ端末装置の一実施例の構
成を示し、ここにおいて、1はCPU、2はメインメモ
リ、3は脱着可能なメモリパック、4はデータ端末装置
の第3図、第4図に示す制御プログラムが記入されてい
るシステムROM、5はデータを入力するためのキーボー
ド、6は処理情報を表示する表示器、7は電源としての
電池8に接続され、その電源を制御する電源コントロー
ル回路である。本実施例においては、少なくともCPU1お
よびメインメモリ2が電池8によってバックアップされ
る。また本例の場合、電源コントロール回路7は電源を
切る時には装置の(バックアップを除く)電源を直接切
るのではなく、CPU1に割込み信号を入力させてアプリケ
ーションプログラムに通知し、電源を投入する時には、
(バックアップを除く)電源を投入する回路であって、
第2図にその詳細の一例を示す。第2図において、8は
電源としての電池、9は電源スイッチ、10はCPU1からの
電源制御信号の入力端、11は1ショットパルス回路を構
成するトランジスタ、12,13はフリップフロップ、14は
電圧検出器、15は電源をON/OFFするためのトランジス
タ、16は電源電圧(Vcc)出力端、17はCPU1への割込み
信号の出力端である。
FIG. 1 shows a configuration of an embodiment of a data terminal device according to the present invention, in which 1 is a CPU, 2 is a main memory, 3 is a removable memory pack, 4 is a data terminal device, and FIG. A system ROM in which the control program shown in FIG. 4 is written, 5 is a keyboard for inputting data, 6 is a display for displaying processing information, 7 is connected to a battery 8 as a power source, and controls the power source. This is a power supply control circuit. In this embodiment, at least the CPU 1 and the main memory 2 are backed up by the battery 8. Further, in the case of this example, the power supply control circuit 7 does not directly turn off the power supply (excluding backup) of the device when the power supply is turned off, but inputs an interrupt signal to the CPU 1 to notify the application program, and when the power supply is turned on,
A circuit that turns on the power (excluding backup),
FIG. 2 shows an example of the details. In FIG. 2, 8 is a battery as a power source, 9 is a power switch, 10 is an input terminal of a power control signal from the CPU 1, 11 is a transistor forming a one-shot pulse circuit, 12 and 13 are flip-flops, and 14 is a voltage. A detector, 15 is a transistor for turning on / off the power supply, 16 is a power supply voltage (Vcc) output terminal, and 17 is an output terminal of an interrupt signal to the CPU 1.

以上のような構成によれば、電源スイッチ9を押す事に
より、1ショットパルス回路11は割込み信号を出力する
と共にフリップフロップ12のクロック(CK)入力端にパ
ルスを1個入力する。割込み信号の出力端17はCPU1の割
込み入力端に接続され、CPU1は電源スイッチ9が押され
た事を知る事ができる。
According to the above configuration, by pressing the power switch 9, the one-shot pulse circuit 11 outputs an interrupt signal and one pulse is input to the clock (CK) input terminal of the flip-flop 12. The output terminal 17 of the interrupt signal is connected to the interrupt input terminal of the CPU 1, and the CPU 1 can know that the power switch 9 is pushed.

CPU1は電源スイッチ9が押されたときに次のように動作
する。すなわち、CPU1からの電源制御信号(すなわち入
力端10)は、通常(装置電源が切られている状態)はプ
ルアップされていて、この時電源スイッチ9が押される
と、フリップフロップ12のCK入力に1ショットパルス回
路11からのパルスが入力され、そのQ端子がオンしてト
ランジスタ15がオンし、出力端16に電池8の電圧が現れ
る(すなわち装置の電源が投入される)。さらに、電源
投入状態から電源スイッチ9が押されると、後述のプロ
グラムに従って、CPU1からの電源制御信号(入力端10)
がlowになって、フリップフロップ13のQ端子がlowとな
り、その結果、フリップフロップ12のQ端子がオフにな
って、トランジスタ15がオフし、出力端16はオフされ装
置電源が切れる。
The CPU 1 operates as follows when the power switch 9 is pressed. That is, the power control signal from the CPU 1 (that is, the input terminal 10) is normally pulled up (when the device power is off), and when the power switch 9 is pressed at this time, the CK input of the flip-flop 12 is input. The pulse from the one-shot pulse circuit 11 is input to the terminal, the Q terminal thereof is turned on, the transistor 15 is turned on, and the voltage of the battery 8 appears at the output terminal 16 (that is, the power of the device is turned on). Furthermore, when the power switch 9 is pressed from the power-on state, the power control signal (input terminal 10) from the CPU 1 is executed according to the program described later.
Becomes low, the Q terminal of the flip-flop 13 becomes low, and as a result, the Q terminal of the flip-flop 12 turns off, the transistor 15 turns off, the output terminal 16 turns off, and the device power is cut off.

第3図は装置電源を切る時の前述の制御プログラムの流
れを示す。
FIG. 3 shows the flow of the above-mentioned control program when the power of the apparatus is turned off.

なお、CPU1は装置動作中に電源スイッチ9が押される
と、アプリケーションプログラムによって、制御プログ
ラムにデータ端末装置の電源を切るための手順を実行さ
せる時に、次の電源投入時にアプリケーションプログラ
ムを現在の状態から継続実行するのか、又は始めから再
実行するのかを指定する。
When the power switch 9 is pressed while the device is operating, the CPU 1 causes the control program to execute the procedure for turning off the power of the data terminal device when the application program causes the application program to change from the current state at the next power-on. Specify whether to continue or restart from the beginning.

第2図に示すように、装置動作中に電源スイッチ9が押
されると、アプリケーションプログラムの継続か再実行
かを判断し(ステップ18)、継続であればステップ19,2
0にすすんで継続に必要なCPU1の情報およびデバイスの
状態をメモリ(メインメモリ)中に保存する。そしてス
テップ21において次の電源投入時にアプリケーションプ
ログラムの継続を指示するフラグF1をメインメモリにセ
ットする。ついで、ステップ22に進んで電源コントロー
ル回路7の入力端10に電源制御信号としてlow信号を入
力して、装置電源を切る。
As shown in FIG. 2, when the power switch 9 is pressed during the operation of the apparatus, it is judged whether the application program is continued or re-executed (step 18).
Go to 0 and save CPU1 information and device status required for continuation in the memory (main memory). Then, in step 21, the flag F1 instructing to continue the application program is set in the main memory at the next power-on. Next, in step 22, a low signal is input to the input terminal 10 of the power control circuit 7 as a power control signal to turn off the power to the apparatus.

ステップ18でアプリケーションプログラムの再実行のと
きはステップ23に進んでメインメモリの再実行フラグF2
をセットし、ステップ22に進む。
If the application program is re-executed in step 18, proceed to step 23 and re-execute flag F2 in the main memory.
And set to step 22.

第4図は装置電源を投入した時の制御プログラムの流れ
図を示す。装置電源が切れている状態から電源スイッチ
9が押されたときは、CPU1およびデバイス(システムRO
M4等)はリセット状態であるから、それに必要な処理を
行う(ステップ24)。ついでステップ25で前の電源切断
時にセットされているメインメモリ内のフラグF1の状態
を調べて、アプリケーションプログラムを継続実行する
か、または再実行するかを判断する。継続実行ならばス
テップ26,27に進んで、デバイスおよびCPU1の状態を電
源切断時の状態にもどし、ついでステップ28において、
アプリケーションプログラムを電源を切った時の状態か
ら継続する。ステップ25において、継続実行指示でなけ
れば、ステップ29に進んでプログラム管理状態をリセッ
トし、ステップ30に進んでアプリケーションプログラム
を始めから実行する。
FIG. 4 shows a flow chart of the control program when the power source of the apparatus is turned on. When the power switch 9 is pressed while the device power is off, the CPU1 and device (system RO
M4, etc.) are in the reset state, so the necessary processing is performed (step 24). Then, in step 25, the state of the flag F1 in the main memory set at the time of the previous power-off is checked to determine whether the application program is continuously executed or re-executed. If it is continued execution, proceed to steps 26 and 27 to return the state of the device and CPU1 to the state when the power was turned off, and then in step 28,
The application program continues from the state when the power was turned off. If the instruction is not the continuous execution instruction in step 25, the process proceeds to step 29 to reset the program management state, and the process proceeds to step 30 to execute the application program from the beginning.

なお、電源スイッチ9は、ONのスイッチとOFFのスイッ
チとが独立していてもよい。
The power switch 9 may have an ON switch and an OFF switch independent.

また本例では、制御プログラムに電源の切断を依頼する
時に次の電源投入時のアプリケーションプログラムの継
続実行または再実行を指定しているがこれは別の時点に
指定してもかまわない。
Further, in this example, when the control program is requested to turn off the power, continuous execution or re-execution of the application program at the next power-on is specified, but this may be specified at another time.

[発明の効果] 以上説明したように、本発明によれば、電源オフを指示
した場合に、実行中のプログラムを、次回電源オン時に
継続して実行するか、始めから再実行するかを判断し、
その判断結果を示す情報をバックアップ可能な記憶手段
に格納することにより、電源再投入時に、極めて容易
に、その記憶手段に格納された情報の示す判断結果に基
づいて、適切なプログラム処理を実行することができる
という効果がある。
[Effects of the Invention] As described above, according to the present invention, when the power-off is instructed, it is determined whether the program being executed is continuously executed at the next power-on or re-executed from the beginning. Then
By storing the information indicating the determination result in the storage means that can be backed up, when the power is turned on again, appropriate program processing can be executed very easily based on the determination result indicated by the information stored in the storage means. The effect is that you can.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明によるデータ端末装置の構成を示すブロ
ック図、 第2図は電源コントロール回路の一例を示す回路図、 第3図は本発明にかかる制御プログラムの電源切断時の
制御フローを示すフローチャート、 第4図は制御プログラムの電源投入時の制御フローを示
すフローチャートである。 1……CPU、2……データ端末装置本体内のメインメモ
リ、3……データ端末装置に脱着可能なメモリパーク、
4……制御プログラムが置かれるシステムROM、5……
キーボード、6……表示器、7……電源コントロール回
路、8……電池、9……電源ON/OFFスイッチ、10……電
源制御信号の入力端、11……1ショットパルス発生回路
の一部を構成するトランジスタ、12,13……フリップフ
ロップ、14……電圧検出器、15……電源をON/OFFするト
ランジスタ、16……電源電圧(Vcc)出力端、17……割
込み信号の出力端。
FIG. 1 is a block diagram showing a configuration of a data terminal device according to the present invention, FIG. 2 is a circuit diagram showing an example of a power supply control circuit, and FIG. 3 shows a control flow when a power supply of a control program according to the present invention is cut off. Flowchart, FIG. 4 is a flowchart showing a control flow when the power of the control program is turned on. 1 ... CPU, 2 ... Main memory in the data terminal device body, 3 ... Memory park that can be attached to and detached from the data terminal device,
4 ... System ROM where the control program is placed, 5 ...
Keyboard, 6 ... Display, 7 ... Power control circuit, 8 ... Battery, 9 ... Power ON / OFF switch, 10 ... Power control signal input terminal, 11 ... Part of one-shot pulse generation circuit , 12,13 ...... Flip-flop, 14 ...... Voltage detector, 15 ...... Power ON / OFF transistor, 16 ...... Power supply voltage (Vcc) output end, 17 ...... Interrupt signal output end .

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】バックアップが可能な記憶手段と、 プログラムを実行する実行手段と、 電源のオン・オフを指示する指示手段と、 前記指示手段により電源オフが指示された場合に、前記
実行手段により実行されているプログラムを、次回電源
オン時に継続実行するか再実行するかを判断する判断手
段と、 前記判断手段による判断結果を示す情報を前記記憶手段
に格納する格納手段と、 前記格納手段による格納の終了後に電源をオフする電源
オフ手段と、 前記指示手段により電源オンが指示された場合に、前記
記憶手段に記憶された情報の示す前記判断結果に基づい
て、前記プログラムを継続実行または再実行するように
前記実行手段を制御する制御手段と を具備したことを特徴とするデータ処理装置。
1. A storage means capable of backing up, an executing means for executing a program, an instructing means for instructing to turn on / off a power source, and an executing means for instructing to turn off the power by the instructing means. Determination means for determining whether to continue or re-execute the program being executed at the next power-on, storage means for storing information indicating the determination result by the determination means in the storage means, and the storage means Power-off means for turning off the power after the storage is completed, and when the power-on is instructed by the instructing means, the program is continuously executed or re-executed based on the judgment result indicated by the information stored in the storage means. And a control unit that controls the execution unit to execute the data processing device.
JP61272978A 1986-11-18 1986-11-18 Data processing device Expired - Lifetime JPH07122839B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61272978A JPH07122839B2 (en) 1986-11-18 1986-11-18 Data processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61272978A JPH07122839B2 (en) 1986-11-18 1986-11-18 Data processing device

Publications (2)

Publication Number Publication Date
JPS63127315A JPS63127315A (en) 1988-05-31
JPH07122839B2 true JPH07122839B2 (en) 1995-12-25

Family

ID=17521442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61272978A Expired - Lifetime JPH07122839B2 (en) 1986-11-18 1986-11-18 Data processing device

Country Status (1)

Country Link
JP (1) JPH07122839B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2779813B2 (en) * 1988-09-06 1998-07-23 セイコーエプソン株式会社 computer
JPH03141448A (en) * 1989-10-27 1991-06-17 Tokyo Electric Co Ltd Electronic equipment containing picture memory
JP6186961B2 (en) * 2013-07-05 2017-08-30 富士ゼロックス株式会社 Image forming apparatus, information processing apparatus, and program

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6025002U (en) * 1983-07-25 1985-02-20 三菱電機株式会社 Control device

Also Published As

Publication number Publication date
JPS63127315A (en) 1988-05-31

Similar Documents

Publication Publication Date Title
JP3799130B2 (en) Method for switching power saving mode of computer having power saving function while using network
JP2998737B2 (en) Power supply control device for peripheral equipment
JPH1097353A (en) Computer system and resume processing method applied to the same system
WO2002095556A1 (en) Apparatus having stand-by mode, program, and control method for apparatus having stand-by mode
JPH11353048A (en) Power saving mode shift control method for electronic equipment, electronic equipment and storage medium recorded with power saving mode shift control procedure
JPH07122839B2 (en) Data processing device
JP2001014050A (en) Information processor and storage medium
JP2006099704A (en) Information processor and startup control method
JPH0651858A (en) Program interrupting/restarting system
JP6775651B1 (en) Information processing equipment, control methods, and programs
JPH10268981A (en) Device and method for cutting power supply to computer system
JPS59140572A (en) Electronic apparatus
KR101236393B1 (en) Electric device and control method thereof
JP2680335B2 (en) Computer system
JPH06314211A (en) Diagnostic method in electronic instrument having power saving function
JPH0332803B2 (en)
JPH09259004A (en) Debugging method
JPH04160422A (en) Low power consumption type information processor
JPH0475145A (en) Hardware checking system for computer
TW550451B (en) Programmable power-on system and method for central processing unit
JPS61163423A (en) Processing unit with backup power feeding for memory
JPS60221818A (en) Information apparatus
JP2517563B2 (en) Data processing device
JPH037963B2 (en)
JPS61255440A (en) Program interruption control system

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term