JPH0475145A - Hardware checking system for computer - Google Patents

Hardware checking system for computer

Info

Publication number
JPH0475145A
JPH0475145A JP2189674A JP18967490A JPH0475145A JP H0475145 A JPH0475145 A JP H0475145A JP 2189674 A JP2189674 A JP 2189674A JP 18967490 A JP18967490 A JP 18967490A JP H0475145 A JPH0475145 A JP H0475145A
Authority
JP
Japan
Prior art keywords
computer
hardware
error
error information
hardware check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2189674A
Other languages
Japanese (ja)
Inventor
Masashi Sone
雅士 曽根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2189674A priority Critical patent/JPH0475145A/en
Publication of JPH0475145A publication Critical patent/JPH0475145A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To shorten latency time until a computer can be used by storing error information by automatically performing the hardware checking of the computer when it is not used by a user, and judging a hardware error based on the information when a power source is applied in an ordinary operation. CONSTITUTION:A hardware checking means 2 automatically performs the hardware checking of the computer by applying the power source when the computer is not used by the user, and writes the error information on an error information storage means 1. When the power source is applied by the operation of the user or automatic time setting, etc., to use the computer by the user ordinarily, an error processing means 3 reads out the error information written from the error information storage means 1, and performs correspondent error processing based on read out error information. Thereby, it is possible to start a targeted job immediately after applying the power source.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子計算機のハードウェア・チェック方式に
係り、特に、電子計算機において、通常使用の際の装置
の起動立上げ時間を短縮し得るようにした電子計算機の
ハードウェア・チェック方式に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a hardware check method for electronic computers, and in particular, to a system for checking the hardware of electronic computers, which can shorten the start-up time of the device during normal use. This invention relates to a hardware check method for electronic computers.

〔概  要〕〔overview〕

従来の電子計算機におけるハードウェア・チェツク処理
は、RTC(リアルタイムクロ、7り)回路に予めセッ
トされたアラーム信号発生日付・時刻情報による自動パ
ワーオン後、もしくはキースイッチの操作などによる手
動パワーオン後、起動のかかるROM (読み出し専用
メモリ)内に記憶されているIPL(イニシャル・プロ
グラム・ローダ)の実行により、O3(オペレーション
システム)を主メモリにロードする前に、必ず実行され
るようになっている。しかしRTC回路に設定されてい
ない時刻に装置を動作させる場合には、装置の起動立上
げの当初に、そのハードウェア・チェック処理を行うた
めの時間相当分に対応して、装置が使用可能になるまで
の待ち時間がある。
Hardware check processing in conventional electronic computers is performed either after automatic power-on based on alarm signal generation date and time information set in advance in the RTC (real-time clock) circuit, or after manual power-on by operating a key switch, etc. By executing the IPL (Initial Program Loader) stored in the ROM (read-only memory) that requires startup, it is always executed before loading the O3 (operation system) into the main memory. There is. However, if the device is operated at a time that is not set in the RTC circuit, the device will be ready for use at the beginning of the device startup, corresponding to the time required to perform the hardware check process. There is a waiting period until it becomes available.

本発明は、電子計算機において、ユーザの未使用時に自
動的に電子計算機のハードウェア・チェックを行い、そ
のハードウェア・チェックの際のエラー情報を記憶して
おき、通常使用の際にパワーオンされたときには、上記
記憶されているエラー情報に基づいて、電子計算機のハ
ードウェア・エラーの判断を行うことにより、電子計算
機のハードウェア・チェック処理を省略できるようにし
、これによってパワーオン後、電子計算機が使用可能に
なるまでの待ち時間の短縮を可能としたものである。
The present invention automatically checks the hardware of an electronic computer when the user is not using it, stores error information from the hardware check, and stores the computer's hardware when the computer is powered on during normal use. When a computer hardware error occurs, it is possible to omit the computer hardware check process by determining whether the computer has a hardware error based on the stored error information. This makes it possible to shorten the waiting time until the device becomes available.

〔従来の技術] 従来から、−船釣な電子計算機においては、電子計算機
の装置起動のための立上げ以前、つまり、O8のロード
以前において、必ず装置の内部回路のハードウェア・チ
ェック処理を行うようにしており、このハードウェア・
チェック処理は、通常の場合、RTC回路に予め設定さ
れたアラーム信号発生日付・時刻情報による自動パワー
オン後もしくはキースイッチの操作などによる手動パワ
ーオン後、起動されるROM内に格納されたIPL(イ
ニシャル・プログラム・ローダ)により実行している。
[Prior art] Conventionally, in a computer used on a boat, a hardware check of the internal circuit of the device is always performed before the computer is started up, that is, before O8 is loaded. and this hardware
In normal cases, the check process is performed using the IPL stored in the ROM ( (initial program loader).

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

電子計算機におけるハードウェア・チェック処理は、上
記のようになされており、前記RTC回路による自動パ
ワーオンの場合には、該当するアラーム信号発生日付・
時刻が、ハードウェア・チェック処理の操作に必要な時
間などを予め考慮に入れて設定されてさえいれば、任意
の業務で装置を一定時刻から動作させる際に、このハー
ドウェア・チェック処理のための待ち時間がなく、特に
問題はないのであるが、キースイッチ等の操作による手
動パワーオン、例えばRTC回路に設定されていない時
刻に装置を動作させるために、手動パワーオンにより、
電子計算機を使用する場合には、結果的に、前記ハード
ウェア・チェック処理に要する時間分、装置が動作可能
になるまで待たなければならず、装置自体の効率的な運
用が阻害されるものであった。
The hardware check process in the computer is performed as described above, and in the case of automatic power-on by the RTC circuit, the corresponding alarm signal generation date and
As long as the time is set in advance by taking into account the time required for the hardware check processing operation, you can use the hardware check processing There is no waiting time and there is no particular problem.
When using an electronic computer, the user must wait for the time required for the hardware check process until the device becomes operational, which hinders the efficient operation of the device itself. there were.

これは、業務等を行う際に、キースイッチの操作により
パワーオンした際に、常にハードウェア・チェック処理
を行うようにしているからと考えられる。
This is thought to be because the hardware check process is always performed when the power is turned on by operating the key switch when performing work or the like.

してみれば、装置自体が使用されない時間帯に、自動的
にハードウェア・チェック処理を行い、そのチエツクに
より生じたエラー情報を記憶できるようにすれば、業務
等の通常使用の際に、パワーオンされてもハードウェア
・チェック処理は行わず、上記記憶されているエラー情
報に基づいて、ハードウェア・チェックを行うことが可
能となり、パワーオン後に直ちに目的の業務に取りかか
ることができると考えられる。
If it were possible to automatically perform a hardware check process when the device itself is not in use and store error information caused by the check, it would be possible to reduce the power consumption during normal business use. Even if the power is turned on, the hardware check process will not be performed, and the hardware check will be performed based on the error information stored above, so it is thought that it will be possible to start the desired work immediately after the power is turned on. .

本発明の課題は、装置の未使用時間帯にハードウェア・
チェック処理を自動的に行い、そのチエツク結果(エラ
ー情報)を記憶できるようにすることである。
The problem of the present invention is to install hardware while the device is not in use.
The purpose is to automatically perform check processing and store the check results (error information).

〔課題を解決するための手段〕[Means to solve the problem]

本発明の手段は次の通りである。 The means of the present invention are as follows.

本発明は、電源がパワーオンされたときに行う電子計算
機のハードウェア・チェック方式を前提とする。
The present invention is based on a computer hardware check method that is performed when the power source is turned on.

エラー情報記憶手段1(第1図の機能ブロック図を参照
、以下同様)は、電子計算機のハードウェア・チェック
により発生するエラー情報を記憶するメモリであり、例
えばEEPROM (電気的消去再書き込み可能ROM
)等から成る。
The error information storage means 1 (see the functional block diagram in FIG. 1; the same applies hereinafter) is a memory that stores error information generated by hardware checks of an electronic computer, and is, for example, an EEPROM (electrically erasable and rewritable ROM).
) etc.

ハードウェア・チェック手段2は、予め設定された所定
時刻に前記電源を自動的にパワーオンして、電子計算機
のハードウェア・チェックを行い、エラーが発生した場
合にはそのエラー情報を前記エラー情報記憶手段1に書
き込み、上記ハードウェア・チェック終了後に前記電源
を自動的にパワーオフする手段であり、例えばRTC(
リアル・タイム・クロック)、前記電源のオン/オフ制
御を行う回路、及びマイクロプロセッサ等から成る。
The hardware check means 2 automatically powers on the power supply at a preset time, checks the hardware of the computer, and when an error occurs, converts the error information into the error information. This is a means for writing data into the storage means 1 and automatically turning off the power supply after the hardware check is completed. For example, the RTC (
It consists of a real time clock), a circuit for controlling on/off of the power supply, a microprocessor, and the like.

エラー処理手段3は、オペレータの操作もしくは自動時
刻設定により前記電源がパワーオンされた場合には、前
記エラー情報記憶手段1に記憶されているエラー情゛報
を読み出し、そのエラー情報に基づいて電子計算機のハ
ードウェア・エラーに対応する処理を行う手段であり、
例えばマイクロプロセッサ等から成る。
When the power source is turned on by an operator's operation or automatic time setting, the error processing means 3 reads out the error information stored in the error information storage means 1 and performs electronic processing based on the error information. It is a means of processing in response to computer hardware errors,
For example, it consists of a microprocessor.

ところで、ハードウェア・チェック手段2が、電子計算
機のハードウェア・チェックを行う際の前記電源のパワ
ーオン開始の所定時刻は、例えば請求項2記載のように
、エラー処理手段3により設定される。
Incidentally, the predetermined time at which the power source is turned on when the hardware check means 2 performs a hardware check of the computer is set by the error processing means 3, for example.

〔作  用〕[For production]

本発明の手段の作用は次の通りである。 The operation of the means of the invention is as follows.

ハードウェア・チェック手段2は、例えば深夜等の電子
計算機がユーザに使用されない時刻に、電源を自動的に
パワーオンして、電子計算機のハードウェア・チェック
を行う。そして、そのチエツクによりエラーが発生した
場合には、そのエラー情報をエラー情報記憶手段1に書
き込む。そして、その後、ユーザが電子計算機を通常使
用するために、ユーザの操作もしくは自動時刻設定等に
より電源がパワーオンされると、エラー処理手段3は、
エラー情報記憶手段1から、上記ハードウェア・チェッ
ク手段2により書き込まれたエラー情報を読み出し、そ
の読み出したエラー情報に基づき対応するエラー処理を
行う。
The hardware checking means 2 automatically turns on the power supply at a time when the computer is not used by the user, such as late at night, and performs a hardware check of the computer. If an error occurs as a result of the check, the error information is written into the error information storage means 1. Thereafter, when the power is turned on by the user's operation or automatic time setting in order for the user to use the computer normally, the error processing means 3
The error information written by the hardware checking means 2 is read from the error information storage means 1, and corresponding error processing is performed based on the read error information.

このように、ユーザが電子計算機を使用しない所定の時
刻に、自動的に電子計算機の電源をパワーオンさせてハ
ードウェア・チェックを行い、そのチエツク結果(エラ
ー結果)を記憶させるので、通常使用の際に電源がパワ
ーオンされたときには、時間を要する上記ハードウェア
・チェックを行わずとも、上記予め記憶されているエラ
ー情報に基づいて電子計算機のハードウェアの状態を検
査できる。従って、未使用時間帯に自動的にハードウェ
ア・チェック処理を行い、そのチエツク結果を記憶でき
る。
In this way, at a predetermined time when the user is not using the computer, the computer is automatically powered on, a hardware check is performed, and the check results (error results) are stored. When the power source is turned on, the state of the hardware of the computer can be checked based on the previously stored error information without performing the time-consuming hardware check. Therefore, hardware check processing can be automatically performed during unused time slots, and the check results can be stored.

〔実  施  例〕〔Example〕

以下、第2図乃至第4図を参照して、一実施例を説明す
る。
One embodiment will be described below with reference to FIGS. 2 to 4.

第2図は一実施例のシステム構成の概要を示すブロック
図である。
FIG. 2 is a block diagram showing an overview of the system configuration of one embodiment.

同図において、CPUIIはマイクロプロセッサ等から
成る中央処理装置であり、ここでは後述するT PLR
OMI 6に格納されている動作制御プログラムの実行
により、装置の内部回路のハードウェア・チェック処理
を行う。また、このCPU1lには、パワーオン発生回
路12、時計装置を内蔵して前記パワーオン発生回路1
2を制御するRTC回路13、及び該RTC回路13に
電源を供給する常備電源14が、バスを介して接続され
ている。さらに、上記バスには、前記IPLプログラム
によって制御されるパワーオフ回路15、前記パワーオ
ン発生回路12によるパワーオン後にO3をロードする
ためのイニシャルプログラム・ローダ、並びにハードウ
ェア・チェック処理等を行うためのプログラム等を記憶
するROM (リード・オンリ・メモリ)から成るIP
LROMI6、さらには所要の制御情報などを記憶する
EEPROM17が接続されている。
In the figure, CPU II is a central processing unit consisting of a microprocessor, etc.
By executing the operation control program stored in the OMI 6, a hardware check process of the internal circuit of the device is performed. Further, this CPU 1l has a built-in power-on generation circuit 12 and a clock device, and the power-on generation circuit 1
An RTC circuit 13 that controls the RTC circuit 2 and a standby power supply 14 that supplies power to the RTC circuit 13 are connected via a bus. Furthermore, the above-mentioned bus includes a power-off circuit 15 controlled by the IPL program, an initial program loader for loading O3 after power-on by the power-on generating circuit 12, and for performing hardware check processing, etc. IP consisting of ROM (read-only memory) that stores programs, etc.
An LROMI 6 and an EEPROM 17 for storing necessary control information and the like are connected.

上記EEPROM17は、第3図に示すように、所要の
制御情報などを記憶する主情報記憶エリア17dの他に
、予め装置の未使用時刻、例えば深夜などのように装置
を使用することの少ない時刻を選んで設定された次回の
ハードウェア・チェック処理を行うための電源のパワー
オンの日付・時刻情報を記憶する第1の情報記憶エリア
171、次回の通常使用のための電源のパワーオンの日
付・時刻情報を記憶する第2の情報記憶エリア17b、
ハードウェア・チェック処理の際のエラー情報を記憶す
る第3の情報記憶エリア17c等に分割されている。
As shown in FIG. 3, the EEPROM 17 has a main information storage area 17d that stores necessary control information, etc., as well as a time when the device is not in use, such as a time when the device is rarely used, such as late at night. A first information storage area 171 that stores power-on date and time information for the next hardware check process set by selecting . - a second information storage area 17b that stores time information;
It is divided into a third information storage area 17c for storing error information during hardware check processing.

次に、上記構成の実施例におけるハードウェア・チェッ
ク処理の方式について説明する。
Next, a method of hardware check processing in the embodiment with the above configuration will be explained.

第4図は、CPUIIにより行われるハードウェア・チ
ェック処理を説明するフローチャートである。
FIG. 4 is a flowchart illustrating hardware check processing performed by CPU II.

まず、ハードウェア・チェック処理を行う場合について
説明する。
First, a case in which hardware check processing is performed will be described.

この場合のパワーオンは、後述するように通常使用のた
めに装置が立上げられた後に、O3(オペレーティング
・システム)管理下のソフトウェアがRTC回路13に
予め設定したアラーム信号発生日付・時刻に、RTC回
路13がパワーオン発生回路12を起動させることによ
り開始される。
In this case, the power is turned on at the alarm signal generation date and time preset in the RTC circuit 13 by the software under O3 (operating system) management after the device is started up for normal use as described later. The process starts when the RTC circuit 13 activates the power-on generation circuit 12.

すなわち、RTC回路13の制御によりパワーオン発生
回路12が電源をパワーオンさせた後、CPUIIば、
I PLROMI 6内の動作制御プログラムに基づい
て、RTC回路13から現在の日付・時刻を読み出しだ
後(ステップ5ll)、EEFROM17内の第1の情
報記憶エリア17□に予め設定されているハードウェア
・チェックの日付・時刻を読み出しくステップ512)
、上記2つの日付・時刻を比較する(ステップ513)
That is, after the power-on generation circuit 12 turns on the power supply under the control of the RTC circuit 13, the CPU II
After reading the current date and time from the RTC circuit 13 based on the operation control program in the I PLROMI 6 (step 5ll), the hardware information preset in the first information storage area 17□ in the EEFROM 17 is read. Step 512) Read the date and time of the check.
, compare the above two dates and times (step 513)
.

そして、この場合、双方の日付・時刻が一致するので、
ハードウェア・チェックのための立上げであるものと判
別し、装置内の各回路に対するハードウェア・チェック
処理を行う(ステップ514)。
In this case, the date and time on both sides match, so
It is determined that the startup is for a hardware check, and hardware check processing is performed for each circuit in the device (step 514).

また、このハードウェア・チェック処理終了後、エラー
発生の有無を判別しくステップ515)、エラーが発生
した場合には、前記EEPROMI7内の第3の情報記
憶エリア17cに当該エラー情報を書き込んだ後(ステ
ップ316)、必要に応じて当該EEPROMI 7内
の第2の情報記憶エリア17bに記憶されている次回の
通常使用のためのパワーオンの日付・時刻を、前記RT
C回路13のアラーム発生日付・時刻も設定した後(ス
テップ317)、パワーオフ回路15をパワーオフさせ
る。
After completing this hardware check process, it is determined whether an error has occurred (step 515). If an error has occurred, the error information is written to the third information storage area 17c in the EEPROMI 7 (step 515). Step 316), if necessary, the power-on date and time for the next normal use stored in the second information storage area 17b in the EEPROMI 7 is sent to the RT.
After setting the alarm occurrence date and time of the C circuit 13 (step 317), the power off circuit 15 is powered off.

一方、上記ステップS15で、エラーが発生していなけ
ればミ直ちに上記ステップS17を行い、次にパワーオ
フ回路15をパワーオフさせる。
On the other hand, if no error has occurred in step S15, step S17 is immediately performed, and then the power-off circuit 15 is powered off.

続いて、今度は通常使用を行う場合、つまりここでは、
ハードウェア・チェック処理を省略して装置を起動させ
る場合について述べる。
Next, if you want to use it normally, in this case,
A case will be described in which the device is started without the hardware check process.

この場合のパワーオンは、RTC回路13が予め設定さ
れている次回の通常使用のためのアラーム信号発生日付
・時刻にパワーオン発生回路12を自動的にパワーオン
させるか、あるいは、ユーザがキースイッチ等を手動操
作して、パワーオン発生回路12をパワーオンさせるこ
とにより行われる。
In this case, the power is turned on by automatically turning on the power-on generation circuit 12 at the preset alarm signal generation date and time for the next normal use by the RTC circuit 13, or by turning on the power-on generation circuit 12 by pressing the key switch. This is done by manually operating the power-on generating circuit 12.

すなわち、パワーオン発生回路12のパワーオン後、C
PUIIは、ここでも前記の場合と同様に、IPLRO
M16内の動作制御プログラムに基づいて、RTC回路
13から現在の日付・時刻を読み出すと共に(ステップ
Sl 1)、EEPROM17内の第1の情報記憶エリ
ア17.に予め格納されているハードウェア・チェック
の日付・時刻を読み出して(ステップ512)、それら
の2つの日付・時刻を比較する(ステップ513)。
That is, after the power-on generation circuit 12 is powered on, C
PUII, again as before, IPLRO
Based on the operation control program in M16, the current date and time are read from the RTC circuit 13 (step Sl 1), and the first information storage area 17. The hardware check date and time stored in advance are read out (step 512), and the two dates and times are compared (step 513).

ぺして、この場合には、両者が一致しないので、CPU
I 1は、通常使用のための立上げであるものと判別し
て、装置内の各回路に対するハードウェア・チェック処
理を行わず、前記EEPRO・M17内の第3の情報記
憶エリア17cに書き込まれたハードウェア・チェック
処理において発生したエラー情報を読み出して(ステッ
プ518)、エラーの有無を判別しくステップ519)
、エラーがあれば、特に図示していない表示装置に当該
エラーを表示させるなどのエラー処理を行い、また、エ
ラーがなければ、O3を主メモリにロードする(ステッ
プ520)。
However, in this case, since the two do not match, the CPU
I1 is determined to be startup for normal use, and is written to the third information storage area 17c in the EEPRO-M17 without performing hardware check processing on each circuit in the device. The error information that occurred during the hardware check process is read out (step 518), and the presence or absence of an error is determined (step 519).
, If there is an error, error processing is performed such as displaying the error on a display device (not shown), and if there is no error, O3 is loaded into the main memory (step 520).

また、ここまでの動作は、前記したようにIPLROM
16に格納されているプログラムによるものであるが、
このような一連の動作(ステップSll−ステップ52
0)を、次回にあらためて行うには、通常の立上げ時に
、O3管理下のソフトウェアによって、以下に示す2つ
の設定を行う必要がある。
Also, the operation up to this point is performed using IPLROM as described above.
This is due to the program stored in 16.
Such a series of operations (step Sll-step 52
0) next time, it is necessary to perform the following two settings using software under O3 management during normal startup.

すなわち、一方の設定は、次回のハードウェア、チエツ
クおよびその後の通常使用の際のパワーオンの日付・時
刻を、前記EEPROMI7内の第1.第2の各情報記
憶エリア17..17bにそれぞれに書き込んで記憶さ
せる処理であり(ステップ521)、また、他方の設定
は次回のハードウェア・チェック処理のためアラーム信
号発生日付・時刻を、RTC回路13に設定する処理で
ある(ステップ522)。そして、上記ステップS21
.322の処理を終了した時点でパワーオフ回路15を
パワーオフさせる。
That is, one setting sets the power-on date and time for the next hardware check and subsequent normal use to the first . Each second information storage area 17. .. 17b (step 521), and the other setting is a process of setting the alarm signal generation date and time in the RTC circuit 13 for the next hardware check process (step 521). 522). Then, the above step S21
.. When the process of 322 is completed, the power-off circuit 15 is powered off.

従って、以上の実施例では、深夜などのように装置を使
用することの少ない時刻を選び、その時刻を、EEPR
OMI T内の第1の情報記憶エリア171に書き込ん
でおくことにより、深夜等の装置が通常使用されない時
間帯に装置を自動的にパワーオンして、内部回路のハー
ドウェア・チェック処理を行い、その処理終了後、自動
的にパワーオフさせることが可能となる。また、このと
きのハードウェア・チェック処理の結果は、EEPRO
MI7内の第3の情報記憶エリア17.に書き込まれ、
記憶されるので、次回の通常使用の起動立上げのときに
、そのチエツク結果を確認することができる。したがっ
て、通常使用に際しては、ハードウェア・チェック処理
を省略することが可能となる。
Therefore, in the above embodiment, a time when the device is rarely used, such as late at night, is selected, and that time is set to EEPR.
By writing in the first information storage area 171 in the OMIT, the device is automatically powered on during times when the device is not normally used, such as late at night, and hardware check processing of the internal circuit is performed. After the process is completed, the power can be automatically turned off. Also, the result of the hardware check processing at this time is EEPRO
Third information storage area 17 in MI7. is written in
Since it is memorized, the check result can be confirmed the next time it is started up for normal use. Therefore, during normal use, it is possible to omit the hardware check process.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、予め設定された所定時刻に自動的に電
子計算機のハードウェア・チェックを行い、そのハード
ウェア・チェックにより発生するエラー情報を記録して
おき、通常使用の際に電源がパワーオンされた場合には
、ハードウェア・チェックは行わず、上記予め記録され
ているエラー情報に基づいてハードウェアのエラー検出
を行うので、上記所定時刻をユーザが電子計算機を使用
しない時刻に設定しておくことにより、通常使用の際、
電源がパワーオンされてから使用可能状態になるまでの
時間を従来よりも著しく短縮させることができる。
According to the present invention, a hardware check of a computer is automatically performed at a preset predetermined time, error information generated by the hardware check is recorded, and the power supply is turned off during normal use. When turned on, hardware errors are detected based on the error information recorded in advance without performing a hardware check. Therefore, the predetermined time can be set to a time when the user does not use the computer. By keeping it in place, during normal use,
The time from when the power source is turned on until it becomes ready for use can be significantly shortened compared to the conventional method.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の機能ブロック図、 第2図は一実施例のシステム構成の概要を示すブロック
図、 第3図はEEPROMのメモリ構成図、第4図は主要な
処理を説明するフローチャートである。 1・・・エラー情報記憶手段、 2・・・ハードウェア・チェック手段、3・・・エラー
処理手段。 4屓メ月の快゛角Eブ′ロック図 第1図
Fig. 1 is a functional block diagram of the present invention, Fig. 2 is a block diagram showing an overview of the system configuration of one embodiment, Fig. 3 is a memory configuration diagram of an EEPROM, and Fig. 4 is a flowchart explaining the main processing. be. 1... Error information storage means, 2... Hardware checking means, 3... Error processing means. Pleasure angle E block diagram of the 4th month Figure 1

Claims (1)

【特許請求の範囲】 1)電源がパワーオンされたときに行う電子計算機のハ
ードウェア・チェック方式において、電子計算機のハー
ドウェア・チェックにより発生するエラー情報を記憶す
るエラー情報記憶手段と、 予め設定された所定時刻に前記電源を自動的にパワーオ
ンして、電子計算機のハードウェア・チェックを行い、
エラーが発生した場合にはそのエラー情報を前記エラー
情報記憶手段に書き込み、上記ハードウェア・チェック
終了後に、前記電源を自動的にパワーオフするハードウ
ェア・チェック手段と、 オペレータの操作もしくは自動時刻設定により前記電源
がパワーオンされた場合には、前記エラー情報記憶手段
に記憶されているエラー情報を読み出し、そのエラー情
報に基づいて発生した電子計算機のハードウェア・エラ
ーに対応する処理を行うエラー処理手段と、を有するこ
とを特徴とする電子計算機のハードウェア・チェック方
式。 2)前記ハードウェア・チェック手段が、電子計算機の
ハードウェア・チェックを行う際の前記電源のパワーオ
ン開始の所定時刻は、前記エラー処理手段により設定さ
れることを特徴とする請求項1記載の電子計算機のハー
ドウェア・チェック方式。
[Claims] 1) In a computer hardware check method performed when a power source is turned on, an error information storage means for storing error information generated by a computer hardware check; and presetting. automatically powering on the power supply at a predetermined time and performing a hardware check of the computer;
hardware check means for writing error information in the error information storage means when an error occurs and automatically turning off the power supply after the hardware check is completed; and operator operation or automatic time setting. when the power supply is turned on by the above, error processing reads error information stored in the error information storage means and performs processing corresponding to a hardware error of the computer that has occurred based on the error information; A hardware check method for an electronic computer, comprising: means. 2) The predetermined time for starting power-on of the power supply when the hardware check means performs a hardware check of the computer is set by the error processing means. Computer hardware check method.
JP2189674A 1990-07-18 1990-07-18 Hardware checking system for computer Pending JPH0475145A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2189674A JPH0475145A (en) 1990-07-18 1990-07-18 Hardware checking system for computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2189674A JPH0475145A (en) 1990-07-18 1990-07-18 Hardware checking system for computer

Publications (1)

Publication Number Publication Date
JPH0475145A true JPH0475145A (en) 1992-03-10

Family

ID=16245283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2189674A Pending JPH0475145A (en) 1990-07-18 1990-07-18 Hardware checking system for computer

Country Status (1)

Country Link
JP (1) JPH0475145A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008077378A (en) * 2006-09-21 2008-04-03 Nec Corp System, method and program for diagnosing start

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008077378A (en) * 2006-09-21 2008-04-03 Nec Corp System, method and program for diagnosing start
JP4635993B2 (en) * 2006-09-21 2011-02-23 日本電気株式会社 Startup diagnostic method, startup diagnostic method and program

Similar Documents

Publication Publication Date Title
JPH1097353A (en) Computer system and resume processing method applied to the same system
JPH09237128A (en) Computer system and its resume processing method
US20080288557A1 (en) System for backing up and recovering data applied to data processing apparatus and method for the same
JP2005149225A (en) Computer system and starting method for the same
JPH11353064A (en) Portable information terminal equipment
JPH0475145A (en) Hardware checking system for computer
JPH0651858A (en) Program interrupting/restarting system
CN112035171B (en) Factory setting restoration method and system based on UEFI firmware
JP2003271263A (en) Information processing device, time-of-day information control method
JP3274780B2 (en) Power supply method
JP3427010B2 (en) Computer system
JPH06230845A (en) Resuming system
JP2008009494A (en) Image forming device
JP3186758B2 (en) Mobile terminal device
JPH05298217A (en) Information processor
KR0170747B1 (en) A protection method for power on/off
JPH11143592A (en) On/off control method in portable terminal equipment
JP2003288213A (en) Boot program storage device and method of storing boot program of electronic appliance
JPH11149419A (en) Method and device for backing up data
JPH10149236A (en) Method for recovering hibernation
JPH07122839B2 (en) Data processing device
JPH06139064A (en) Countermeasure device against bug for electronic equipment
JP2002006978A (en) Personal computer and its operating method
KR100225985B1 (en) Apparatus and method of saving power of computer
JPH04105110A (en) Power controller