JPH07122784B2 - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JPH07122784B2
JPH07122784B2 JP8838194A JP8838194A JPH07122784B2 JP H07122784 B2 JPH07122784 B2 JP H07122784B2 JP 8838194 A JP8838194 A JP 8838194A JP 8838194 A JP8838194 A JP 8838194A JP H07122784 B2 JPH07122784 B2 JP H07122784B2
Authority
JP
Japan
Prior art keywords
liquid crystal
pixel
display
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8838194A
Other languages
Japanese (ja)
Other versions
JPH0728433A (en
Inventor
稔 細川
勝幸 池田
悟 矢沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP8838194A priority Critical patent/JPH07122784B2/en
Publication of JPH0728433A publication Critical patent/JPH0728433A/en
Publication of JPH07122784B2 publication Critical patent/JPH07122784B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、マトリクス型の液晶表
示パネルによるテレビ等の液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device such as a television using a matrix type liquid crystal display panel.

【0002】[0002]

【従来の技術】液晶の電気光学効果を利用して各種の表
示装置が考案、或は実用化されている。これらは、液晶
分子の配向特性、誘電異万性、光学異万性等の組合せに
よるもので、ー般的な通称としてDSM、TN、GH、
等の呼び名がある。
2. Description of the Related Art Various display devices have been devised or put into practical use by utilizing the electro-optical effect of liquid crystals. These are due to a combination of alignment characteristics of liquid crystal molecules, dielectric anisotropy, optical anisotropy, etc., which are commonly known as DSM, TN, GH,
There are names such as.

【0003】これら液晶の共通の特徴として、受光型の
表示効果を有すること、比較的高低抗であること、表示
特性における閾値が各パラメータに対して緩慢或は不安
定であること等が揚げられる。
Common features of these liquid crystals are that they have a light-receiving type display effect, that they have a relatively high resistance, and that the threshold value in display characteristics is slow or unstable with respect to each parameter. .

【0004】ここで受光型及び高抵抗である点は、液晶
が他の表示体に比較して優位とされ、表示体として実用
化される所以であるが、逆に、閾値特性が他の表示素子
より劣り、液晶の駆動条件を複雑、難問化させている。
Here, the light-receiving type and the high resistance are the reason why the liquid crystal is superior to other display bodies and is put into practical use as a display body. It is inferior to the device, and the driving conditions of the liquid crystal are complicated and difficult.

【0005】更に、直流駆動に対する寿命が短い点も、
駆動条件を難しくする要因となっている。
Furthermore, the fact that the life for DC drive is short is
This is a factor that makes the driving conditions difficult.

【0006】図1は、従来の実施例を示す表示パネル周
辺の回路図で、例えば文献SID77DIGEST P
64〜65等に実施例が見られる。
FIG. 1 is a circuit diagram around a display panel showing a conventional embodiment. For example, reference SID77DIGEST P.
Examples can be found in 64-65 and the like.

【0007】図中、2−1はテレビ映像信号等の画像信
号入力、2−2は同期分離信号、2−3は同期分離信号
よりタイミングクロック等の制御信号を発生する回路で
ある。2−4、2−5はマトリクス表示部の縦線或は横
線を制御して各マトリクス画素に表示信号を分配走査す
る回路である。2−4は2−1から入力される直列画像
信号を並列交換して各画素に直列接続したトランジスタ
のドレイン側に供給してやるドレイン駆動回路である。
2一5は、2−3出力クロックにより各画素に直列接続
したトランジスタのゲートをライン毎に順次ON、OF
F制御して、画像信号を画素に読み込ませるゲート駆動
回路である。各マトリクス部に配置されたトランジスタ
の出力側ドレイン2−6は、液晶表示体の各画素電極に
結合されている。
In the figure, 2-1 is an image signal input such as a television video signal, 2-2 is a sync separation signal, and 2-3 is a circuit for generating a control signal such as a timing clock from the sync separation signal. Reference numerals 2-4 and 2-5 are circuits for controlling the vertical lines or the horizontal lines of the matrix display section to distribute and scan the display signal to each matrix pixel. Reference numeral 2-4 is a drain drive circuit that parallel-exchanges the serial image signal input from 2-1 and supplies the serial image signal to the drain side of the transistor connected in series to each pixel.
Reference numeral 21 denotes a gate of a transistor serially connected to each pixel in accordance with a 2-3 output clock, turning on and off sequentially for each line.
It is a gate drive circuit that controls F to read an image signal into a pixel. The drains 2-6 on the output side of the transistors arranged in each matrix are coupled to the respective pixel electrodes of the liquid crystal display.

【0008】文献SID79DIGEST P96〜9
7に述べられている如く、従来図1の回路によるマトリ
クス表示にあっては、液晶駆動は直流駆動になるもので
あった。
Document SID79DIGEST P96-9
As described in No. 7, in the conventional matrix display by the circuit of FIG. 1, the liquid crystal drive is DC drive.

【0009】図1にあっては、液晶マトリクス表示体部
の液晶を挟む電極の内各画素電極に対向した電極は、全
表示画にわたって共通電極から成り、電位はGNDレベ
ルにとられていてMOSトランジスタのサブストレート
及び並列に配置されたキャパシターの共通側電極電位と
ー致する。この為、液晶材料には直流寿命を長く保つ目
的で、酸化還元剤をドープする等の処理が必要とされ
た。
In FIG. 1, of the electrodes sandwiching the liquid crystal of the liquid crystal matrix display unit, the electrode facing each pixel electrode is a common electrode over the entire display image, and the potential is set to the GND level and the MOS is used. It corresponds to the common electrode potential of the transistor substrate and the capacitors arranged in parallel. For this reason, the liquid crystal material needs to be treated with a redox agent or the like for the purpose of maintaining a long DC life.

【0010】ここで、図1の回路における信号の波形と
電位の関係を図2に示す。3−1は端子2−1に供給さ
れる画像信号であり、3−2はブロック2−4において
画像信号を各マトリクスのデータ線毎にサンプリングす
る際の同期信号である。横軸tは時間、縦軸Vは電圧を
表わす。3−3は画像信号の黒レベル、3−4は白レベ
ルを表わし、液晶の閾値電圧と飽和電圧にそれぞれ相当
する。電圧0は図1のGNDに相当し、基板及び共通電
極電位である。
FIG. 2 shows the relationship between the signal waveform and the potential in the circuit of FIG. 3-1 is an image signal supplied to the terminal 2-1, and 3-2 is a synchronizing signal when the image signal is sampled for each data line of each matrix in the block 2-4. The horizontal axis t represents time, and the vertical axis V represents voltage. Reference numeral 3-3 represents a black level of the image signal and 3-4 represents a white level, which correspond to the threshold voltage and the saturation voltage of the liquid crystal, respectively. Voltage 0 corresponds to GND in FIG. 1 and is the substrate and common electrode potential.

【0011】更に本発明に関連する別の従来回路例を図
3に揚げる。具体的にはSID78D工GEST P9
4〜95等に実施例が見られる。図3中、4−1は図1
の2−1に対応し、画像信号入力である。4−2はロー
パスフィルター、4−3は増幅器、4−4はA/D変換
器、4−5はデータエンコーダ、4−8は直列並列変換
シフトレジスタである。画像信号入力4−1はローパス
フィルタ、増幅器を経て該当表示パネルの表示性能に対
応した帯域の画像信号に変換された後、A/D変換器に
よってディジタルコード変換される。4−8は被変換画
像ディジタル画像データをマトリクスの各データ線に並
列出力する。並列出力データは各データ線毎に設けられ
たD/A変換器に入力されてアナログ画像信号に復帰さ
れる。
Further, another conventional circuit example related to the present invention is shown in FIG. Specifically, SID78D engineering GEST P9
Examples can be found in 4-95. In FIG. 3, 4-1 is shown in FIG.
2-1 corresponds to the image signal input. 4-2 is a low-pass filter, 4-3 is an amplifier, 4-4 is an A / D converter, 4-5 is a data encoder, and 4-8 is a serial-parallel conversion shift register. The image signal input 4-1 is converted into an image signal in a band corresponding to the display performance of the corresponding display panel through a low pass filter and an amplifier, and then digital code converted by an A / D converter. Reference numeral 4-8 outputs the converted image digital image data in parallel to each data line of the matrix. The parallel output data is input to the D / A converter provided for each data line and restored to an analog image signal.

【0012】この際、D/A変換器出力信号の利得は、
利得制御回路4−9によって制御され、液晶の(電圧−
コントラスト)相関特性と画像信号のコントラストが一
致する如く調整される。更にD/A出力はバッファ増幅
器4−12に入力される。4−12はオフセットバイア
スレベル調整回路4−10により画像信号の基準レベル
が液晶の閾値付近に対応する如く調整して画像信号がデ
ータ線に出力する。4−6は同期分離回路、4−7はタ
イミング信号発生回路、4−13はマトリクス表示部の
クロック線を制御する回路で、2一5に対応する。4−
16は表示マトリクス部であり、構成は図1中2−7に
等しい故、図を省略してある。
At this time, the gain of the D / A converter output signal is
Controlled by the gain control circuit 4-9, the (voltage-
The contrast is adjusted so that the correlation characteristic and the contrast of the image signal match. Further, the D / A output is input to the buffer amplifier 4-12. An offset bias level adjusting circuit 4-10 adjusts a reference level 4-12 so that the reference level of the image signal corresponds to the vicinity of the threshold value of the liquid crystal and outputs the image signal to the data line. Reference numeral 4-6 is a sync separation circuit, 4-7 is a timing signal generation circuit, and 4-13 is a circuit for controlling a clock line of the matrix display portion, which corresponds to 2-15. 4-
Reference numeral 16 is a display matrix portion, which is omitted because it has the same structure as 2-7 in FIG.

【0013】図3に示す回路例にあっても図1と同様
に、液晶駆動は直流で行なわれている。又、図3では、
マトリクス表示部のデータ線に供給される画像信号に対
し利得制御回路4−9とオフセットバイアスレベル制御
回路4−10とがあって、信号レベルを液晶表示体の特
性に適合させる事を可能にしている。
In the circuit example shown in FIG. 3, the liquid crystal is driven by direct current as in the case of FIG. Also, in FIG.
There is a gain control circuit 4-9 and an offset bias level control circuit 4-10 for the image signal supplied to the data line of the matrix display section, which makes it possible to adapt the signal level to the characteristics of the liquid crystal display. There is.

【0014】[0014]

【発明が解決しようとする課題】従来の液晶表示装置
は、液晶を直流駆動しており、液晶の寿命が短くなって
しまうので、直流寿命を長く保つ目的で液晶材料に酸化
還元剤をドーブする等の処理が必要であった。
In the conventional liquid crystal display device, the liquid crystal is driven by direct current, and the life of the liquid crystal is shortened. Therefore, a redox agent is added to the liquid crystal material for the purpose of keeping the direct current life longer. And so on.

【0015】また、画素電極と対向する対向電極の印加
電位を常に一定とすると、この印加電位を基準としてデ
ータ信号(画像信号)を極性反転しなければならず、使
用電圧範囲を大きくしなければならなかった。そのた
め、大きな電圧を発生する電源回路が必要となってい
た。
Further, if the applied potential of the counter electrode facing the pixel electrode is always constant, the polarity of the data signal (image signal) must be inverted with reference to this applied potential, and the operating voltage range must be increased. did not become. Therefore, a power supply circuit that generates a large voltage has been required.

【0016】本発明は、係る従来の欠点を改良して、液
晶の表示性能を十分に活かした画像表示装置を提供する
ものである。本発明によれば、文献 Display
conf.1976 P51のいわゆるダイナミック駆
動方式に比較してマトリクス走査線数を大幅に増して
も、液晶の表示コントラスト性能を少しも損なわず、
又、表示駆動に要する印加電圧も高くなることはない。
更に、画面のちらつき(いわゆるフリッカ)が発生する
こともない。また、本発明は液晶を交流駆動するもので
あるから、液晶の寿命を長く保つ事が可能であり、酸化
還元剤等の添加物を混入する必要もなくなる。
The present invention provides an image display device that improves the conventional drawbacks and makes full use of the liquid crystal display performance. According to the invention, the document Display
conf. Even if the number of matrix scanning lines is significantly increased as compared with the so-called dynamic driving method of 1976 P51, the display contrast performance of the liquid crystal is not impaired at all.
Further, the applied voltage required for driving the display does not increase.
Furthermore, flicker on the screen (so-called flicker) does not occur. Further, since the present invention drives the liquid crystal by an alternating current, the life of the liquid crystal can be maintained for a long time, and it is not necessary to mix an additive such as a redox agent.

【0017】[0017]

【課題を解決するための手段】本発明は、一対の基板間
に液晶が封入され、一方の該基板上にマトリクス状に配
列されてなる画素電極、該画素電極に接続されてなるス
イッチング素子、該スイッチング素子に走査電極を供給
してなる走査線、前記スイッチング素子を介して前記画
素電極にデータ信号を供給してなるデータ信号線とを有
し、他方の前記基板上にの画素電極と対向する位置に対
向電極を有してなる液晶表示装置において、前記データ
信号の位相を、画素単位又は走査線単位で反転させ、か
つ1垂直走査期間毎に反転させて前記データ信号線に印
加してなり、前記対向電極に印加する電位を、前記デー
タ信号の位相反転周期と同期して反転する2レベルの電
位としたことを特徴とする。
According to the present invention, a liquid crystal is sealed between a pair of substrates, a pixel electrode arranged in a matrix on one of the substrates, a switching element connected to the pixel electrode, A scanning line which supplies a scanning electrode to the switching element, and a data signal line which supplies a data signal to the pixel electrode through the switching element, and opposes the pixel electrode on the other substrate. In the liquid crystal display device having the counter electrode at the position, the phase of the data signal is inverted for each pixel or for each scanning line, and inverted for every one vertical scanning period, and applied to the data signal line. Therefore, the potential applied to the counter electrode is a two-level potential that is inverted in synchronization with the phase inversion cycle of the data signal.

【0018】[0018]

【実施例】図4は、本発明になる液晶画像表示装置を用
いてテレビジョン受像機を構成した場合の全体図を示す
ブロック図である。
FIG. 4 is a block diagram showing an overall view of a television receiver using the liquid crystal image display device according to the present invention.

【0019】図中、5−1はアンテナより入力される受
信電波より所定のチャンネルの周波数を選択するチュー
ナー部である。5−2は中間周波増幅器から映像検波に
至る回路、5−4は音声中間周波、検波、出力等の回
路、5−5は映像信号より水平、、垂直等の各同期信号
を分離する回路である。5ー3は本発明に係る映像増幅
回路ブロックで、後段のマトリクス表示部データ信号ラ
ッチ回路5−8に、液晶表示画像信号を出力する。5−
9はデータ線駆動回路である。
In the figure, reference numeral 5-1 is a tuner section for selecting the frequency of a predetermined channel from the received radio wave input from the antenna. Reference numeral 5-2 is a circuit from the intermediate frequency amplifier to video detection, 5-4 is a circuit for audio intermediate frequency, detection, output, etc., and 5-5 is a circuit for separating horizontal, vertical and other synchronizing signals from the video signal. is there. A video amplification circuit block 5-3 according to the present invention outputs a liquid crystal display image signal to the matrix display section data signal latch circuit 5-8 in the subsequent stage. 5-
Reference numeral 9 is a data line drive circuit.

【0020】映像増幅回路ブロック5−3、マトリクス
表示部データ信号ラッチ回路5−8およびデータ線駆動
回路5−9の具体的な回路構成及び相互の関係は、後に
図10に詳しく示す。また、映像増幅回路ブロック5−
3については別の実施例を図11に示す。
Specific circuit configurations and mutual relationships of the video amplifier circuit block 5-3, the matrix display portion data signal latch circuit 5-8 and the data line drive circuit 5-9 will be shown in detail later in FIG. Also, the video amplification circuit block 5-
Another embodiment of No. 3 is shown in FIG.

【0021】5−6、5−7は、同期信号分離回路5−
5の出力を受けてそれぞれ5−8にデータラッチ信号
を、5−10にマトリクス表示部クロック線(横線)駆
動用のタイミング信号を供給する。5−11は電源で、
共通電極5−13(ー点鎖線)に対しては後述の共通電
極電圧を供給する。5−12はマトリクス型の液晶表示
パネルを表わし、その詳細は図5の如くなる。
Reference numerals 5-6 and 5-7 denote sync signal separation circuits 5-.
In response to the output of the data 5, the data latch signals are supplied to 5-8, and the timing signal for driving the matrix display clock line (horizontal line) is supplied to 5-10. 5-11 is a power supply,
A common electrode voltage described later is supplied to the common electrode 5-13 (-dot chain line). Reference numeral 5-12 represents a matrix type liquid crystal display panel, the details of which are as shown in FIG.

【0022】6−1はゲート駆動回路、6−2はドレイ
ン駆動回路で、マトリクス表示部の各画素6−3毎に画
素電極に画像信号を選択的に供給するトランジスタが供
給されている。各トランジスタの出力が結合する画素の
電極はすべて、液晶を挟む1対の平板の内の片方の平板
にあり、各電極は、当該電極が配置されている平板上で
はー応電気的に分離独立している。液晶を挟む平板のう
ち、上記平板に対向する平板上には、表示部全体にわた
って単ーの共通電極が設けられている。ここで各トラン
ジスタの基板電位と各画素毎に設けられているキャパシ
タの片側電極電位は共通してGND電位に一致している
が、液晶表示部共通電極電位6−4はGND電位でな
い。
Reference numeral 6-1 is a gate drive circuit, 6-2 is a drain drive circuit, and a transistor for selectively supplying an image signal to a pixel electrode is supplied to each pixel 6-3 of the matrix display portion. The electrodes of the pixels to which the outputs of the respective transistors are coupled are all located on one of the pair of flat plates that sandwich the liquid crystal, and each electrode is electrically and independently separated on the flat plate on which the electrodes are arranged. is doing. Among the flat plates sandwiching the liquid crystal, a single common electrode is provided over the entire display portion on the flat plate facing the flat plate. Here, the substrate potential of each transistor and the electrode potential on one side of the capacitor provided for each pixel are in common with the GND potential, but the liquid crystal display section common electrode potential 6-4 is not the GND potential.

【0023】図5の如く、トランジスタ及びキャパシタ
を各画素毎に構成した一例について、その部分図を図
6、図7に示す。
6 and 7 show partial views of an example in which a transistor and a capacitor are formed for each pixel as shown in FIG.

【0024】図6は、液晶を挟む1対の平板の内画素毎
に分離されマトリクス配列した電極がある側の平板の断
面図である。図中、7−1はシリコン基板である。7−
2は、7−1とは反対導電型の拡散層であり、7−3は
7−1と同じ導電型の拡散層であり、ストッパー及びキ
ャパシタの電極として動く。又、7−4はゲート酸化膜
であり、その膜厚は400〜2000A程度である。
FIG. 6 is a cross-sectional view of a pair of flat plates sandwiching a liquid crystal, the flat plate on the side having electrodes separated for each pixel and arranged in a matrix. In the figure, 7-1 is a silicon substrate. 7-
Reference numeral 2 denotes a diffusion layer having a conductivity type opposite to that of 7-1, and 7-3 denotes a diffusion layer having the same conductivity type as 7-1, which functions as a stopper and an electrode of a capacitor. Further, 7-4 is a gate oxide film having a film thickness of about 400 to 2000A.

【0025】7−5はポリシリコンであり、7−5
(a)はMOSトランジスタのゲート電極、7−5
(b)はキャパシ夕の電極である。7−6はフィールド
酸化膜、7−7は絶縁膜、7−8はアルミニウム電極で
ある。
7-5 is polysilicon, and 7-5
(A) is a gate electrode of a MOS transistor, 7-5
(B) is a capacitor electrode. Reference numeral 7-6 is a field oxide film, 7-7 is an insulating film, and 7-8 is an aluminum electrode.

【0026】図6にあっては、各画素をスイッチングす
るトランジスタは、シリコンゲートMOSトランジスタ
にて構成されており、又、液晶の各画素と並列に配置し
たキャバシタの電極は、シリコン基板自体とポリシリコ
ン7−5(b)となる。この場合、シリコン基板はGN
D電位に保持され、図6に示す如く、キャパシ夕の片側
電極とトランジスタの基板電位は一致してGNDレベル
となる。
In FIG. 6, the transistor for switching each pixel is composed of a silicon gate MOS transistor, and the electrodes of the capacitor arranged in parallel with each pixel of the liquid crystal are the silicon substrate itself and the polysilicon substrate. It becomes silicon 7-5 (b). In this case, the silicon substrate is GN
The potential is held at the D potential, and as shown in FIG. 6, the electrode on one side of the capacitor and the substrate potential of the transistor coincide with each other and reach the GND level.

【0027】図7は、マトリクス状に配置された駆動回
路の平面図を示すもので、図中のA−A′断面図が図6
に相当する。図中、8−2から8−8までそれぞれ7−
2から7ー8に対応する。又、図7には、図6中のドレ
イン電極7−8(b)は図が複雑にならない様省略して
ある。
FIG. 7 is a plan view of the driving circuits arranged in a matrix form, and a sectional view taken along the line AA ′ in FIG.
Equivalent to. In the figure, 7-2 from 8-2 to 8-8
Corresponds to 2 to 7-8. Further, in FIG. 7, the drain electrode 7-8 (b) in FIG. 6 is omitted so that the drawing is not complicated.

【0028】図7において画素は、二点鎖線で示す領域
である。従って液晶に電圧を印加するいわゆる画素電極
は、トランジスタ或いは縦横に走る信号線8−5
(a)、8−8(a)等と絶縁された形で、図7のパタ
ーンの上側にほぼ二点鎖線の如く配置されることにな
る。
In FIG. 7, a pixel is an area indicated by a chain double-dashed line. Therefore, a so-called pixel electrode for applying a voltage to the liquid crystal is a transistor or a signal line 8-5 running in vertical and horizontal directions.
Insulated from (a), 8-8 (a), etc., they are arranged on the upper side of the pattern of FIG.

【0029】先述した通り7−1はモノリシックなシリ
コン結晶基板であるが、図5の回路を構成する方法は、
他にも色々あり、例えば、薄膜技術もそのーつとして挙
げられる。
As mentioned above, 7-1 is a monolithic silicon crystal substrate, but the method of forming the circuit of FIG.
There are various other types, including thin film technology.

【0030】図5において各トランジスタはMOSFE
Tで構成されているが、他のスイッチング素子であって
も構わない。
In FIG. 5, each transistor is a MOSFE.
Although it is composed of T, other switching elements may be used.

【0031】次に、本発明になる信号の波形の例を図8
に示す。図中、9−1及び9−2は、共に画像信号であ
る。9−6に示すー点鎖線は、液晶マトリクス表示体部
共通電極側電位を示し、液晶の各マトリクス画像電極に
印加される画像信号の電圧極性は、或る周期で反転を繰
り返す。
Next, an example of the waveform of the signal according to the present invention is shown in FIG.
Shown in. In the figure, 9-1 and 9-2 are both image signals. A dotted line indicated by 9-6 indicates the potential on the liquid crystal matrix display body section common electrode side, and the voltage polarity of the image signal applied to each matrix image electrode of the liquid crystal repeats inversion at a certain cycle.

【0032】例えば、テレビ放送用画像信号であって
は、画面の映像信号を1フレームとし、更に1フレーム
を二つのフィールドに分離して、各1フィールド毎に画
面の飛び越し走査を行なっている。
For example, in the case of an image signal for television broadcasting, the video signal of the screen is set as one frame, the one frame is further divided into two fields, and the interlaced scanning of the screen is performed for each one field.

【0033】ここで図8において、例えば9−1は、第
1及び第2フィールドを含めた1フレームの画像信号の
内の1水平走査線に相当するものとする。そして9−2
は、前記1フレーム分の信号に続く次の1フレーム分の
画像信号の内の同じ表示部分に対応する画像信号であ
る。9−3は画像サンプリング同期信号であり、9−4
に示す期間がマトリクス表示パネルを横方向に表示画素
1本分を表示する期間に相当する。9−5はテレビ画像
信号の水平帰線期間に相当する。
Here, in FIG. 8, for example, 9-1 corresponds to one horizontal scanning line in the image signal of one frame including the first and second fields. And 9-2
Is an image signal corresponding to the same display portion in the image signal for the next one frame following the signal for the one frame. 9-3 is an image sampling synchronization signal, and 9-4
The period shown by corresponds to the period for displaying one display pixel in the horizontal direction on the matrix display panel. 9-5 corresponds to the horizontal blanking period of the television image signal.

【0034】図8縦軸において、0電位、即ち9−11
を、例えば表示体基板7−1の電位とし、9−10を9
−11に対応する表示体部回路電圧とする。この場合、
図5の各画素毎に配置されるスイッチ用トランジスタ
は、例えばPチャンネル型のエンハンスメントMOSF
ETで構成できる。9−10を基板7−1の電位にとる
場合は、前記スイッチ用トランジスタをN型のMOSで
構成すればよい。
On the vertical axis in FIG. 8, 0 potential, that is, 9-11
Is the potential of the display substrate 7-1, and 9-10 is 9
The circuit voltage of the display unit corresponding to −11. in this case,
The switching transistor arranged in each pixel of FIG. 5 is, for example, a P-channel type enhancement MOSF.
It can consist of ET. When 9-10 is set to the potential of the substrate 7-1, the switching transistor may be formed by an N-type MOS.

【0035】画像信号9−1の振幅は、波線9−7から
波線9−8の間にある。9−7は画像信号の黒、9−8
は白に対応する。信号の直線性については、液晶の印加
電圧と表示コントラストの相関特性によって補正された
増幅器を介在させる事により、原画像信号の直線性が液
晶によって歪められない様にすればよい。
The amplitude of the image signal 9-1 is between the wavy line 9-7 and the wavy line 9-8. 9-7 is a black image signal, 9-8
Corresponds to white. Regarding the linearity of the signal, the linearity of the original image signal may be prevented from being distorted by the liquid crystal by interposing an amplifier corrected by the correlation characteristic of the applied voltage of the liquid crystal and the display contrast.

【0036】画像信号9−11と9−2を交互に各液晶
表示画素電極に印加する目的は、液晶を交流駆動する事
によって表示体寿命を長くする事にある。交流信号に交
換して液晶を駆動する際、液晶の交番電圧駆動に伴う表
示画像のちらつきが生ずる。これは印加電圧極性の反転
に応じて液晶分子の電気的双極子の向く方向も変化する
からである。
The purpose of alternately applying the image signals 9-11 and 9-2 to each liquid crystal display pixel electrode is to prolong the life of the display by driving the liquid crystal in an alternating current. When the liquid crystal is driven by exchanging the AC signal, the display image flickers due to the alternating voltage driving of the liquid crystal. This is because the direction in which the electric dipoles of the liquid crystal molecules face changes according to the reversal of the applied voltage polarity.

【0037】このちらつきを減ずる、あるいは実効的に
無視できるようにするために、本願発明では以下のよう
にした。
In order to reduce this flicker or to make it effectively negligible, the following is done in the present invention.

【0038】すなわち、1フレームの期間内に表示画面
に印加される交流信号の反転周期を、画素単位もしくは
走査線単位で切り換えて印加し、実効的な交流反転周期
を早くした。表示画素に印加される画像信号の正極性と
負極性が画素単位もしくは走査線単位で切り替わるよう
にし、各画素の交流周期を、フレーム単位とすれば、増
幅器の直線性、あるいは各画素単位に設けられたトラン
ジスタのスイツチング特性の直線性が、動作電圧幅(9
−11から9−10の範囲)において十分に得られない
場合でも、表示効果の点からみた非直線性が実効的に無
視できる。
That is, the inversion period of the AC signal applied to the display screen within one frame period is switched and applied on a pixel-by-pixel basis or on a scanning-line basis to accelerate the effective AC inversion period. If the positive and negative polarities of the image signal applied to the display pixels are switched in pixel units or in scanning line units, and if the AC cycle of each pixel is in frame units, the linearity of the amplifier or in each pixel unit The linearity of the switching characteristics of the selected transistor is determined by the operating voltage range (9
Even if it is not sufficiently obtained in the range of −11 to 9-10), the nonlinearity in terms of display effect can be effectively ignored.

【0039】このように本願発明においては、データ信
号は、画素単位または走査線単位で互いに位相が反転さ
れ、かつ、1垂直走査期間毎に位相が反転されてデータ
信号線に印加されることによって、液晶にかかる実効電
圧の反転周期を高くしている。
As described above, in the present invention, the data signals are applied to the data signal lines by inverting the phases of each pixel or each scanning line and inverting the phases every vertical scanning period. , The inversion period of the effective voltage applied to the liquid crystal is increased.

【0040】図9は、液晶に交流駆動信号を供給する際
に、画素単位もしくは走査線単位で極性を切り換る回路
の具体例である。10−2、10−3および10−4は
画像信号増幅器であり、図4の映像増幅回路ブロック5
一3に相当する。また、10−5は図4のマトリクス表
示部データ信号ラッチ回路5−8に対応する。また、1
0−7および10−8は図4のデータ線駆動回路5−9
に相当する。また、10−6は切り換えスイッチ回路で
あり、10−6出力が図5の6−8の画像信号入力とな
る。
FIG. 9 shows a specific example of a circuit that switches the polarity in pixel units or in scanning line units when an AC drive signal is supplied to the liquid crystal. Reference numerals 10-2, 10-3, and 10-4 denote image signal amplifiers, and the image amplification circuit block 5 of FIG.
Equivalent to 13. Further, 10-5 corresponds to the matrix display data signal latch circuit 5-8 in FIG. Also, 1
0-7 and 10-8 are the data line drive circuits 5-9 of FIG.
Equivalent to. Further, 10-6 is a changeover switch circuit, and the output of 10-6 becomes the image signal input of 6-8 in FIG.

【0041】以下、動作を説明する。10−1は原画像
信号入力、10一2は序段増幅器で、10−9に増幅率
調整端子がある。10一3、10−4は差動増幅器であ
る。10−3の正極性入力端子と10−4の負極性入力
端子に、同ーの信号即ち、10−2出力を結合する。1
0−3負極性入力端子と10−4正極性入力端子とは結
合させて、10−10に端子がでている。10−3及び
10−4は、増幅器としてほぼ同一の特性が得られる様
に、予め設定されている。
The operation will be described below. Reference numeral 10-1 is an original image signal input, 1012 is a stage amplifier, and 10-9 has an amplification factor adjusting terminal. Reference numerals 103, 10-4 denote differential amplifiers. The same signal, that is, the 10-2 output is coupled to the positive input terminal 10-3 and the negative input terminal 10-4. 1
The 0-3 negative polarity input terminal and the 10-4 positive polarity input terminal are combined to form a terminal at 10-10. 10-3 and 10-4 are preset so that almost the same characteristics as the amplifier can be obtained.

【0042】10−10端子は、液晶による表示画像の
明度を調整する為の端子で、可変直流電圧が印加されて
いる。例えば10−3、10−4の各出力信号は、図8
の9−1及び9−2にそれぞれ対応する。この時、10
−9は9−8と9−7との差分、即ち振幅、換言すれば
表面画像のコントラストを調整する。10−10は9−
7と9−6との差分を調整する。10−3(10−4)
の利得は適宜設定すればよい。
The terminal 10-10 is a terminal for adjusting the brightness of the image displayed by the liquid crystal, to which a variable DC voltage is applied. For example, the output signals 10-3 and 10-4 are as shown in FIG.
9-1 and 9-2, respectively. At this time, 10
-9 adjusts the difference between 9-8 and 9-7, that is, the amplitude, in other words, the contrast of the surface image. 10-10 is 9-
Adjust the difference between 7 and 9-6. 10-3 (10-4)
The gain may be set as appropriate.

【0043】10−6はスイッチ回路であり、10−1
に入力された画像信号を10−3の差動増幅器で増幅し
て得うれた正極性の画像信号と、10−1に入力された
画像信号を10−4の差動増幅器で増幅反転して得られ
た負極性の画像信号とを、水平走査期間または任意の画
素が選択される期間毎に切り換える回路である。
10-6 is a switch circuit, and 10-1
The image signal of positive polarity obtained by amplifying the image signal input to 10 to the differential amplifier of 10-3 and the image signal input to 10-1 are amplified and inverted by the differential amplifier of 10-4. It is a circuit that switches the obtained negative-polarity image signal for each horizontal scanning period or each period in which an arbitrary pixel is selected.

【0044】このスイッチ回路で画像信号を水平走査期
間毎もしくは画素選択期間毎に切り換えることにより、
水平走査期間毎もしくは画素選択期間毎に極性の異なる
画像信号が発生することとなる。
By switching the image signal by this switch circuit every horizontal scanning period or every pixel selection period,
Image signals having different polarities are generated every horizontal scanning period or every pixel selection period.

【0045】スイッチ素子としては、バイボーラ或はM
OS等のトランジスタその他各種の方式が考えられる
が、図5の如く表示基板に半導体を用い該半導体基板内
部にブロック6−2を収める場合には、10−6も同様
の構造で作る事が望ましく、いわゆるトランスミッショ
ンゲート等の構成が挙げられる。
As a switch element, a bipolar or M
Transistors such as OS and various other methods are conceivable. However, when a semiconductor is used for the display substrate and the block 6-2 is housed inside the semiconductor substrate as shown in FIG. A so-called transmission gate or the like may be used.

【0046】後段の回路10−7も同様である。10−
5は各スイッチ素子10−7を制御する信号を順次、例
えば左から右に発生する回路で、シフトレジスタで構成
される。10−8はスイッチによりサンプリングされた
画像サンプリング信号を記憶保持し、各画素電極に分配
する為の回路である。10−8以降は、駆動部を含めた
液晶マトリクス表示体部、即ち図4に相当する。
The same applies to the circuit 10-7 in the subsequent stage. 10-
Reference numeral 5 denotes a circuit that sequentially generates signals for controlling the switch elements 10-7, for example, from left to right, and is composed of a shift register. Reference numeral 10-8 is a circuit for storing and holding the image sampling signal sampled by the switch and distributing it to each pixel electrode. 10-8 and thereafter correspond to the liquid crystal matrix display unit including the drive unit, that is, FIG.

【0047】図10はさらに別の実施例であり、図10
は図9中の10−2、10−3、10−4の増幅器の構
成を変えたものである。図9の実施例においては、ーの
極性を有する画像信号を2つの差動増幅器を通過させる
ことにより、液晶表示装置に印加されるべき極性の異な
る2つの信号を得ているのに対し、図10の実施例では
振幅がほぼ一致し、極性が相反する画像信号11−1と
11−2を予め用意し、これを増幅して相互に切り替え
ることにより液晶表示装置に引加されるべき信号を得て
いる点で異なる。
FIG. 10 shows still another embodiment.
Is a modification of the configuration of the amplifiers 10-2, 10-3, and 10-4 in FIG. In the embodiment of FIG. 9, an image signal having a negative polarity is passed through two differential amplifiers to obtain two signals having different polarities to be applied to the liquid crystal display device. In the tenth embodiment, image signals 11-1 and 11-2 whose amplitudes are substantially the same and whose polarities are opposite to each other are prepared in advance, and the signals to be added to the liquid crystal display device are amplified by amplifying these and switching them. It differs in the point that it has gained.

【0048】図中、上側の増幅回路(トランジスタ11
−3、11−5)と下側の増幅回路(トランジスタ11
−13、11−14)とは、回路の構成及び増幅特性が
−致する如く設計されている。
In the figure, the upper amplifier circuit (transistor 11
-3, 11-5) and the lower amplifier circuit (transistor 11
-13, 11-14) are designed so that the circuit configuration and the amplification characteristics match.

【0049】11−4、11−8は増幅系の利得制御使
用可変抵抗であって、液晶表示画像のコントラスト調整
をする。11−4、11−8は波線に示す11−10に
よって連動し、外部から手動で調整できる。11−7、
11−9は出力電位レベルを制御する、即ち液晶画像表
示の明度を変える可変抵抗であり、波線11−11によ
って連動し、外部から手動で調整できる。但し、11−
7とI1−9とは電位レベルが反対方向に動作し、各々
の出力は図8の9−1と9−2の如くレベル9−6を中
心に対称性が維持される。
Reference numerals 11-4 and 11-8 are variable resistors for use in gain control of the amplification system, which adjust the contrast of the liquid crystal display image. 11-4 and 11-8 are interlocked by a dotted line 11-10, and can be manually adjusted from the outside. 11-7,
Reference numeral 11-9 is a variable resistor for controlling the output potential level, that is, changing the brightness of the liquid crystal image display, which is interlocked with the broken line 11-11 and can be manually adjusted from the outside. However, 11-
7 and I1-9 operate in opposite potential levels, and their outputs maintain symmetry about level 9-6 as in 9-1 and 9-2 in FIG.

【0050】11−12は図9の1O−6に相当する画
像信号極性切襖スイッチ回路であり、極性の相反する画
像信号である11−1および11−2からなる画像信号
を増幅して得られた正の画像信号と負の画像信号とを、
画像信号が、画素に印加される1画素期間毎もしくは画
像信号の1走査期間毎に切り換える回路である。
Reference numeral 11-12 is an image signal polarity switching switch circuit corresponding to 10-6 in FIG. 9, which is obtained by amplifying an image signal composed of image signals 11-1 and 11-2 having opposite polarities. The positive image signal and the negative image signal,
A circuit that switches an image signal for each pixel period applied to a pixel or for each scanning period of an image signal.

【0051】このスイッチ回路で画像信号を1画素期間
毎もしく1走査期間毎に切り換えることにより、液晶表
示装置の各画素電極には、1画素期間毎もしくは1走査
期間毎に極性の異なる画像信号が印加されることとな
る。
By switching the image signal for each pixel period or each scanning period by this switch circuit, each pixel electrode of the liquid crystal display device has an image signal having a different polarity for each pixel period or each scanning period. Will be applied.

【0052】本発明は、実施例として挙げた回路以外の
構成によっても実現可能である。更に、コントラスト明
度の調整は、上記の如く手動で制御する事も、又、液晶
の表示度合を基準パターン表示信号レベルに対応させて
自動的に光検出し、利得或はバイアスレベルを自動制御
する事も当然可能となる。
The present invention can also be realized by a configuration other than the circuits given as examples. Further, the adjustment of the contrast lightness can be manually controlled as described above, or the display degree of the liquid crystal can be automatically detected in accordance with the reference pattern display signal level to automatically control the gain or bias level. Things can of course be possible.

【0053】本発明の実施例の説明では、図6の如くシ
リコン基板を液晶を挟む一方の平板に利用し、且つ、シ
リコン基板内にトランジスタを構成してあるか、他に例
えば、多結晶材料による薄膜技術等によって、ガラス基
板上に各素子を構成する、或はその他の方法によって実
現可能である。
In the description of the embodiments of the present invention, as shown in FIG. 6, a silicon substrate is used as one plate sandwiching a liquid crystal, and a transistor is formed in the silicon substrate. Alternatively, for example, a polycrystalline material is used. It can be realized by forming each element on a glass substrate by the thin film technology according to 1., or by other methods.

【0054】図5において、各画素をスイッチングする
為に設けたトランジスタは1個のMOS型トランジスタ
であるが、素子の直線性、或は応答速度、動作電圧等を
改良する為に、P型及びN型の2種類のMOSFETを
相補型に結合してスイッチングを行なう事もできる。勿
論、MOSFET以外の素子で構成する事も可能であ
る。
In FIG. 5, the transistor provided for switching each pixel is one MOS type transistor, but in order to improve the linearity of the element, the response speed, the operating voltage, etc., It is also possible to perform switching by combining two types of N-type MOSFETs in a complementary type. Of course, it is also possible to configure with elements other than MOSFET.

【0055】図5において、液晶各画素と並列にキャパ
シターを配置してあるが、この場合、先に述べた如くキ
ャパシターの両電極は液晶画素電極を完全に並列に結合
されるものではなく、共通電極側電位をそれぞれ別々に
設定してある。これは、図5の構造をとる事によってキ
ャパシ夕ーの共通側電極を基板で代用できるからであ
る。
In FIG. 5, a capacitor is arranged in parallel with each pixel of the liquid crystal, but in this case, both electrodes of the capacitor are not connected in parallel with the liquid crystal pixel electrode as described above, but are common. The electrode side potentials are set separately. This is because the substrate on the common side of the capacitor can be substituted by adopting the structure shown in FIG.

【0056】この際、液晶画素に印地される画像信号に
応じてキャパシ夕ーに加わるバイアス電位の極性並びに
大きさは、液晶画素電極のバイアス電位と異なるが、表
示に係る実効的な電気特性としては、図1に示した場合
と同じ効果を有するものである。
At this time, the polarity and the magnitude of the bias potential applied to the capacitor according to the image signal printed on the liquid crystal pixel are different from the bias potential of the liquid crystal pixel electrode, but the effective electric characteristics concerning the display are obtained. Has the same effect as that shown in FIG.

【0057】本発明に係る表示装置に使用する液晶につ
いてはTN型液晶を説明しただけであるが、最初に述べ
たDSM、GH、その他の液晶についても基本的に動作
性能が変わるものではない。
As the liquid crystal used in the display device according to the present invention, only the TN type liquid crystal has been explained, but the operation performance of the first mentioned DSM, GH and other liquid crystals is basically the same.

【0058】[0058]

【発明の効果】本発明は、一対の基板間に液晶が封入さ
れ、一方の基板上にマトリクス状に配列されてなる画素
電極、画素電極に接続されてなるスイッチング素子、ス
イッチング素子に走査電極を供給してなる走査線、スイ
ッチング素子を介して画素電極にデータ信号を供給して
なるデータ信号線とを有し、他方の基板上にの画素電極
と対向する位置に対向電極を有してなる液晶表示装置に
おいて、データ信号の位相を、画素単位又は走査線単位
で反転させ、かつ1垂直走査期間毎に反転させてデータ
信号線に印加してなり、対向電極に印加する電位を、デ
ータ信号の位相反転周期と同期して反転する2レベルの
電位としたことにより、次のような効果を奏することが
できる。
According to the present invention, liquid crystal is sealed between a pair of substrates, pixel electrodes arranged in a matrix on one substrate, switching elements connected to the pixel electrodes, and scanning electrodes for the switching elements. And a data signal line for supplying a data signal to the pixel electrode through a switching element, and a counter electrode at a position facing the pixel electrode on the other substrate. In a liquid crystal display device, the phase of a data signal is inverted pixel by pixel or scanning line by pixel, and inverted every 1 vertical scanning period and applied to a data signal line. The following effects can be obtained by using the two-level potentials that are inverted in synchronization with the phase inversion period.

【0059】(a)従来の液晶表示装置は、液晶の寿命
を長くするために画像信号を交流信号に変換して、交番
電圧駆動していたが、1フレ−ム又は1フィールド単位
で印加電圧の極性を反転しているので、一定周期で液晶
表示装置の一画面分の極性が一度に変わることになり、
表示画面のちらつきが非常に目立っていたが、本発明の
ように液晶に印加されるデータ信号の反転周期を、画素
単位又は走査線単位で切り換えて印加すれば、画素単位
又は走査線単位で極性が変わるので、部分的に液晶に印
加される電圧の極性が変わっていくので、画面のちらつ
きがほとんどなくなる。
(A) In the conventional liquid crystal display device, an image signal is converted into an AC signal and driven by an alternating voltage in order to prolong the life of the liquid crystal, but the applied voltage is applied in units of one frame or one field. Since the polarity of is reversed, the polarity of one screen of the liquid crystal display device will change at once in a fixed cycle.
The flicker on the display screen was very noticeable. However, if the inversion period of the data signal applied to the liquid crystal is switched and applied on a pixel-by-pixel basis or on a scanning-line basis as in the present invention, the polarity may be changed on a pixel-by-pixel or scanning-line by , The polarity of the voltage applied to the liquid crystal partly changes, and the flicker on the screen is almost eliminated.

【0060】(b)液晶に印加されるデータ信号の極性
が反転されるので、液晶の寿命は長くなる。
(B) Since the polarity of the data signal applied to the liquid crystal is inverted, the life of the liquid crystal is extended.

【0061】(c)データ信号反転周期に同期して対抗
する電極の電位も変化させているので、液晶の駆動に必
要となる電圧が従来の約半分以下となり、大きな電圧を
発生する電源回路を必要としなくなる。
(C) Since the potentials of the opposing electrodes are also changed in synchronization with the data signal inversion period, the voltage required to drive the liquid crystal becomes about half or less of the conventional voltage, and a power supply circuit that generates a large voltage is used. No longer needed.

【図面の簡単な説明】[Brief description of drawings]

【図1】従来の表示回路図。FIG. 1 is a conventional display circuit diagram.

【図2】従来の信号図。FIG. 2 is a conventional signal diagram.

【図3】別の従来の表示回路図。FIG. 3 is another conventional display circuit diagram.

【図4】本発明のー実施例を示すブロック図。FIG. 4 is a block diagram showing an embodiment of the present invention.

【図5】本発明になる表示回路図。FIG. 5 is a display circuit diagram according to the present invention.

【図6】表示装置の部分断面図。FIG. 6 is a partial cross-sectional view of a display device.

【図7】図6の平面図。FIG. 7 is a plan view of FIG.

【図8】本発明の実施例における信号波形図。FIG. 8 is a signal waveform diagram according to an embodiment of the present invention.

【図9】本発明の実施例の回路図。FIG. 9 is a circuit diagram of an embodiment of the present invention.

【図10】本発明の実施例の回路図。FIG. 10 is a circuit diagram of an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

5−12・・・・・マトリクス表示部 7−1・・・・・・シリコン基板 8−8(a)・・・マトリクス表示駆動用データ線 8−5(a)・・・マトリクス表示駆動用クロツク線 8−5(b)・・・キャパシター電極 3−1、9−1、9−2・・・画像信号 10−2・・・・画像信号増幅器 10−3、10−4・・・差動増幅器 5-12 ... Matrix display section 7-1 ... Silicon substrate 8-8 (a) ... Matrix display driving data line 8-5 (a) ... Matrix display driving Black line 8-5 (b) ... Capacitor electrodes 3-1, 9-1, 9-2 ... Image signal 10-2 ... Image signal amplifier 10-3, 10-4 ... Difference Dynamic amplifier

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 一対の基板間に液晶が封入され、一方の
該基板上にマトリクス状に配列されてなる画素電極、該
画素電極に接続されてなるスイッチング素子、該スイッ
チング素子に走査電極を供給してなる走査線、前記スイ
ッチング素子を介して前記画素電極にデータ信号を供給
してなるデータ信号線とを有し、他方の前記基板上にの
画素電極と対向する位置に対向電極を有してなる液晶表
示装置において、 前記データ信号の位相を、画素単位又は走査線単位で反
転させ、かつ1垂直走査期間毎に反転させて前記データ
信号線に印加してなり、前記対向電極に印加する電位
を、前記データ信号の位相反転周期と同期して反転する
2レベルの電位としたことを特徴とする液晶表示装置。
1. A liquid crystal is sealed between a pair of substrates, pixel electrodes are arranged in a matrix on one of the substrates, a switching element connected to the pixel electrode, and a scanning electrode is supplied to the switching element. And a data signal line for supplying a data signal to the pixel electrode through the switching element, and an opposite electrode at a position facing the pixel electrode on the other substrate. In the liquid crystal display device, the phase of the data signal is inverted pixel by pixel or scan line by pixel and inverted every one vertical scanning period to be applied to the data signal line, and then applied to the counter electrode. A liquid crystal display device, wherein the potential is a two-level potential that is inverted in synchronization with the phase inversion cycle of the data signal.
JP8838194A 1994-04-26 1994-04-26 Liquid crystal display Expired - Lifetime JPH07122784B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8838194A JPH07122784B2 (en) 1994-04-26 1994-04-26 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8838194A JPH07122784B2 (en) 1994-04-26 1994-04-26 Liquid crystal display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP29463889A Division JPH02177679A (en) 1989-11-13 1989-11-13 Liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH0728433A JPH0728433A (en) 1995-01-31
JPH07122784B2 true JPH07122784B2 (en) 1995-12-25

Family

ID=13941222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8838194A Expired - Lifetime JPH07122784B2 (en) 1994-04-26 1994-04-26 Liquid crystal display

Country Status (1)

Country Link
JP (1) JPH07122784B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111032286B (en) 2017-06-05 2022-04-08 奥斯本有限责任公司 Rotary brush
US11618130B2 (en) 2017-06-05 2023-04-04 Osborn, Llc Double-stringer rotary brush

Also Published As

Publication number Publication date
JPH0728433A (en) 1995-01-31

Similar Documents

Publication Publication Date Title
JPS6258195B2 (en)
JP2997356B2 (en) Driving method of liquid crystal display device
JP3199978B2 (en) Liquid crystal display
JPH0522434B2 (en)
KR100752070B1 (en) Liquid display device, projection type image display unit and active matrix display device
JP2002041003A (en) Liquid-crystal display device and method for driving liquid-crystal
KR100832049B1 (en) Display unit and display driver therefor
JPS6118755B2 (en)
JPH07122784B2 (en) Liquid crystal display
JPH0529916B2 (en)
JP2590729B2 (en) Liquid crystal display device and amplifier circuit for liquid crystal display device
KR100330650B1 (en) Signal processing device
JPH0228874B2 (en)
JPH06180561A (en) Liquid crystal display device
JP3183995B2 (en) Liquid crystal display device and driving method thereof
JPH0241039B2 (en)
US6215465B1 (en) Apparatus and method of displaying image by liquid crystal display device
JP3226090B2 (en) Liquid crystal display
JP3060936B2 (en) Liquid crystal display
JPH0746267B2 (en) LCD drive circuit
JPH02291520A (en) Liquid crystal display device
KR100205427B1 (en) Data sampling-holded circuit and its driving method for liquid crystal display device
JP2562426B2 (en) Liquid crystal display
JP2001166747A (en) Signal processing circuit
JPS59158178A (en) Liquid crystal display device