JPH0241039B2 - - Google Patents

Info

Publication number
JPH0241039B2
JPH0241039B2 JP62094515A JP9451587A JPH0241039B2 JP H0241039 B2 JPH0241039 B2 JP H0241039B2 JP 62094515 A JP62094515 A JP 62094515A JP 9451587 A JP9451587 A JP 9451587A JP H0241039 B2 JPH0241039 B2 JP H0241039B2
Authority
JP
Japan
Prior art keywords
liquid crystal
display
signal
circuit
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62094515A
Other languages
Japanese (ja)
Other versions
JPS62253198A (en
Inventor
Minoru Hosokawa
Katsuyuki Ikeda
Satoru Yazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP9451587A priority Critical patent/JPS62253198A/en
Publication of JPS62253198A publication Critical patent/JPS62253198A/en
Publication of JPH0241039B2 publication Critical patent/JPH0241039B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマトリクス型の液晶表示パネルによる
テレビ等の画像表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image display device such as a television set using a matrix type liquid crystal display panel.

〔従来の技術〕 液晶の電気光学効果を路用して各種の表示装置
が考案、或は実用化されている。これらは液晶分
子の配向特性・誘電異方性・光学異方性等の組み
合せによるもので一般的な通称としてDSM,
TN,GH,等の呼び名がある。これら液晶の共
通の特徴として、受光型の表示効果を有する事、
比較的高抵抗である事、表示特性における閾値が
各パラメータに対して緩慢或は不安定である事等
が掲げられる。ここで受光型及び高抵抗である点
は、液晶が他の表示体に比較して優位とされ表示
体として実用化される所以であるが、逆に閾値特
性が他の表示素子より劣り、液晶の駆動条件を複
雑、難問化させている。更に直流駆動に対する寿
命が短い点も駆動条件を難しくする要因となつて
いる。
[Prior Art] Various display devices have been devised or put into practical use by making use of the electro-optic effect of liquid crystals. These are due to the combination of alignment characteristics, dielectric anisotropy, optical anisotropy, etc. of liquid crystal molecules, and are commonly known as DSM.
There are names such as TN, GH, etc. A common feature of these liquid crystals is that they have a light-receiving display effect,
Examples include that the resistance is relatively high, and that the threshold value in display characteristics is slow or unstable with respect to each parameter. The fact that it is a light-receiving type and has high resistance is why liquid crystals are superior to other display materials and are put into practical use as display materials. driving conditions are becoming more complex and difficult. Furthermore, the short lifespan compared to DC drive is another factor that makes the drive conditions difficult.

ここでTN型ネマチツク液晶を用いた表示体の
表示特性例を第1図に示す。第1図は1976年
DISPLA conf。51頁Fig.5を引用したものであ
る。図中選択状態(表示状態)にある絵素に加わ
る電圧の実効値Vs、非選択状態(非表示状態)
にある絵素に加わる電圧の実効値をVNSで表わし
ている。複数の液晶絵素を時分割して謂子ダイナ
ミツクに走査駆動するマトリクスアドレス方式の
駆動を行なうと、走査絵素数をN、表示印加電圧
をVoとして前記文献51頁式(4),(5)より、 で表わされる。上式においてNを大きくしていく
と明らかにVNSは、近づく。第1図でVSとVNS
び対応した相対透過光量の差は減り、その結果選
択状態と非選択状態の表示コントラストを大きく
取れなくなる。
FIG. 1 shows an example of the display characteristics of a display using a TN-type nematic liquid crystal. Figure 1 is from 1976
DISPLA conf. This is a quotation from Fig. 5 on page 51. In the figure, the effective value Vs of the voltage applied to the picture element in the selected state (display state), the non-selected state (non-display state)
The effective value of the voltage applied to the picture element at is expressed as V NS . When driving a matrix address method in which a plurality of liquid crystal picture elements are time-divided and dynamically scanned and driven, formulas (4) and (5) on page 51 of the above-mentioned document, where the number of scanning picture elements is N and the applied display voltage is Vo, are used. Than, It is expressed as Obviously, as N increases in the above equation, V NS approaches. In FIG. 1, the difference between V S and V NS and the corresponding relative amount of transmitted light decreases, resulting in a large display contrast between the selected state and the non-selected state.

具体例として仮にNを50とする時 VS/VNS1.15 第1図より VNS=VTh3.0Vrms とすると VS1.15×VTh3.45 この時の相対透過光量は約20であり飽和時の3
分の1程度に過ぎない。即ちこの種の駆動方式に
あつては、Nの値を大きくしていくと表示画像の
コントラストが大きく取れなくなる。また選択時
印加電圧と期待時印加電圧の比をbとすると、文
献50頁(3)式より b=√+1 となりNを大きくするにつれて動作電圧を大きく
とらなければならない等の欠点がある。更に詳述
は省略するが可視角度も狭くなる。(文献1976年
Proceeding of the SID Vol.17/1First
Quarter P34)本発明はこれら液晶表示体の欠点
を克服し、中間調を含む画像を液晶によつて有効
に表示せしめる事を目的とする。更に前記目的を
達成するに、液晶の性能を損わず長寿命を保障す
ると同時に回路の簡略化を実現するものである。
As a specific example, if N is 50, then V S /V NS 1.15 From Figure 1, if V NS = V Th 3.0Vrms, V S 1.15 3
It's only about 1/10th of that. That is, in this type of driving method, as the value of N increases, it becomes difficult to obtain a large contrast of the displayed image. Further, if the ratio of the applied voltage at the time of selection and the applied voltage at the expected time is b, then from equation (3) on page 50 of the literature, b = √ + 1, and there are drawbacks such as the fact that as N increases, the operating voltage must be increased. Furthermore, although detailed description is omitted, the viewing angle also becomes narrower. (Reference 1976
Proceeding of the SID Vol.17/1First
Quarter P34) The object of the present invention is to overcome these drawbacks of liquid crystal displays and to effectively display images including halftones by liquid crystal. Furthermore, in order to achieve the above-mentioned object, a long lifespan is ensured without impairing the performance of the liquid crystal, and at the same time, the circuit is simplified.

本発明の実施例説明に先だつて本発明に関連す
る従来の実施例を説明する。
Prior to describing embodiments of the present invention, conventional embodiments related to the present invention will be described.

第2図は本発明に関連する従来の実施例を示す
表示パネル周辺の回路図で例えば文献
SID77DIGEST P64〜65等に実施例が見られる。
図中2−1はテレビ映像信号等の画像信号入力、
2−2は同期分離信号、2−3は同期分離信号よ
りタイミングクロツク等の制御信号を発生する回
路である。2−4,2−5はマトリクス表示部の
縦線或は横線を制御して各マトリクス絵素に表示
信号を分配走査する回路である。2−4は2−1
から入力される直列画像信号を並列変換し各絵素
に直列接続したトランジスタのドレイン側に供給
してやるドレイン駆動回路。2−5は2−3出力
クロツクにより各絵素に直列接続したトランジス
タのゲートをライン毎に順次ON、OFF制御して
画像信号を絵素に読み込ませるゲート駆動回路で
シフトレジスタの構造をしていく。各マトリクス
部に配置されたトランジスタの出力側ドレイン2
−6は液晶表示体の各絵素電極に結合されてい
る。尚図中に示される如く液晶絵素と並列にキヤ
パシターが配置されている。
FIG. 2 is a circuit diagram around a display panel showing a conventional embodiment related to the present invention.
Examples can be found in SID77DIGEST P64-65.
2-1 in the figure is an image signal input such as a TV video signal,
2-2 is a synchronous separation signal, and 2-3 is a circuit for generating a control signal such as a timing clock from the synchronous separation signal. 2-4 and 2-5 are circuits that control the vertical lines or horizontal lines of the matrix display section and distribute and scan display signals to each matrix picture element. 2-4 is 2-1
A drain drive circuit converts the serial image signal inputted from the input into parallel and supplies it to the drain side of the transistor connected in series to each picture element. 2-5 is a gate drive circuit that uses the 2-3 output clock to sequentially control the gates of transistors connected to each picture element on and off line by line to read image signals into the picture elements, and has a shift register structure. go. Output side drain 2 of transistor placed in each matrix section
-6 is coupled to each picture element electrode of the liquid crystal display. As shown in the figure, a capacitor is arranged in parallel with the liquid crystal picture element.

文献SID78DIGEST P96〜97に述べられている
如く、従来第2図の回路によるマトリクス表示に
あつては、液晶駆動は直流駆動になるものであつ
た。
As described in the document SID78DIGEST P96-97, in the conventional matrix display using the circuit shown in FIG. 2, the liquid crystal was driven by direct current.

第2図にあつては液晶マトリクス表示体部の液
晶を挾む電極の内各絵素電極に対向した電極は全
表示面にわたつて共通電極からなり電位はGND
レベルにとられていてMOSトランジスタのサブ
ストレート及び並列に配置されたキヤパシターの
共通側電極電位と一致している。この為、液晶材
料には、直流寿命を長く保つ目的で酸化還元剤を
ドープする等の処置が必要とされた。
In Figure 2, among the electrodes that sandwich the liquid crystal in the liquid crystal matrix display section, the electrodes facing each picture element electrode are common electrodes over the entire display surface, and the potential is GND.
It is taken as a level and matches the common side electrode potential of the substrate of the MOS transistor and the capacitor arranged in parallel. For this reason, it has become necessary to take measures such as doping liquid crystal materials with redox agents in order to maintain a long DC life.

更に本発明に関連する別の従来回路例を第3図
に掲げる。具体的にはSID78DIGEST P94〜95等
に実施例が見られる。第3図中3−1は第2−1
に対応し画像信号入力である。3−2はローパス
フイルター、3−3は増幅器、3−4はA/D変
換器、3−5はデータエンコーダ、3−8は直列
並列変換シフトレジスタ3−8である。画像信号
入力3−1はローパスフイルター3−2、増幅器
3−3を経て該当表示パネルの表示性能に対応し
た帯域の画像信号に変換されて後A/D変換器3
−4によつてデイジタルコード変換される。直列
並列変換シフトレジスタ3−8は被変換画像デイ
ジタル画像データをマトリクスの各データ線に並
列出力する。並列出力データは各データ線毎に設
けられていたA/D変換器3−4に入力されてア
ナログ画像信号に復帰される。この最、D/A変
換器出力信号の利得な利得制御回路3−9によつ
て制御され液晶の(電圧−コントラスト)相関特
性と画像信号のコントラストが一致する如く調整
される。更にD/A出力はバツフア増幅器3−1
2に入力される。3−12はオフセツトバイアス
レベル調整回路3−10により画像信号の基準レ
ベルが液晶の閾値付近に対応する如く調整して画
像信号をデータ線に出力する。3−6は同期分離
回路、3−7はタイミング信号発生回路、3−1
3はマトリクス表示部のクロツク線を制御する回
路で2−5に対応する。3−16は表示マトリク
ス部であり構成は第2図中2−7に等しいので図
を省略してある。第3図に示す回路例にあつても
2図と同様に液晶駆動は直流で行なわれている。
又、3図ではマトリクス表示部のデータ線供給さ
れる画像信号に対し利得制御回路3−9とオフセ
ツトバイアスレベル制御回路3−10とがあつて
信号レベルを液晶表示体の特性に適合させる事を
可能にしている。この場合の制御の仕方は、各デ
ータ線毎に利得調整するD/A変換器とオフセツ
ト調整するバツフアー増幅器とを設けてそれぞれ
を同一の制御信号線によつて調整するものであ
る。図を見ても明らかな如く、データ線に等しい
数のD/A変換器とバツフアー増幅器を必要とし
データ線駆動回路が極て複雑となる。更に、D/
A、或はバツフアーを構成する増幅器は利得その
他の増幅特性が一致していなければならない。無
調整状態で各増幅器の特性が一致する事は素子製
造上不可能に近く、従つて予め、増幅器毎に調整
をしなければならない。言うなでもなく、第3図
は第2図と同様に液晶を直流駆動する為表示体の
劣化が問題となる。
Furthermore, another example of a conventional circuit related to the present invention is shown in FIG. Specifically, examples can be found in SID78DIGEST P94-95. 3-1 in Figure 3 is 2-1
It corresponds to the image signal input. 3-2 is a low-pass filter, 3-3 is an amplifier, 3-4 is an A/D converter, 3-5 is a data encoder, and 3-8 is a serial-parallel conversion shift register 3-8. The image signal input 3-1 passes through a low-pass filter 3-2 and an amplifier 3-3, is converted into an image signal of a band corresponding to the display performance of the relevant display panel, and is then sent to an A/D converter 3.
The digital code is converted by -4. The serial/parallel conversion shift register 3-8 outputs the converted image digital image data in parallel to each data line of the matrix. The parallel output data is input to an A/D converter 3-4 provided for each data line and restored to an analog image signal. Finally, the gain of the D/A converter output signal is controlled by a gain control circuit 3-9 so that the (voltage-contrast) correlation characteristic of the liquid crystal matches the contrast of the image signal. Furthermore, the D/A output is a buffer amplifier 3-1.
2 is input. 3-12, an offset bias level adjustment circuit 3-10 adjusts the reference level of the image signal so that it corresponds to the vicinity of the threshold value of the liquid crystal, and outputs the image signal to the data line. 3-6 is a synchronization separation circuit, 3-7 is a timing signal generation circuit, 3-1
3 is a circuit for controlling the clock line of the matrix display section, and corresponds to 2-5. 3-16 is a display matrix section whose configuration is the same as 2-7 in FIG. 2, so its illustration is omitted. In the circuit example shown in FIG. 3, the liquid crystal is driven by direct current as in FIG. 2.
In addition, in FIG. 3, a gain control circuit 3-9 and an offset bias level control circuit 3-10 are provided for the image signal supplied to the data line of the matrix display section to adapt the signal level to the characteristics of the liquid crystal display. is made possible. The method of control in this case is to provide a D/A converter for adjusting the gain and a buffer amplifier for adjusting the offset for each data line, and to adjust each using the same control signal line. As is clear from the figure, the number of D/A converters and buffer amplifiers equal to the number of data lines is required, making the data line driving circuit extremely complicated. Furthermore, D/
A or the amplifiers constituting the buffer must have the same gain and other amplification characteristics. It is nearly impossible to match the characteristics of each amplifier without adjustment in terms of element manufacturing, and therefore adjustment must be made for each amplifier in advance. Needless to say, in FIG. 3, as in FIG. 2, the liquid crystal is driven by direct current, so deterioration of the display becomes a problem.

本発明は係る従来の欠点を改良して液晶の表示
性能で十分に活かした画像表示装置を提供するも
のである。本発明によれば文献Display Conf・
1976 P51の謂るダイナミツク駆動方式に比較し
てマトリクス走査線数を大幅に増しても液晶の表
示コントラスト性能を少しも損なわず、又表示駆
動に要する印加電圧も高くなる事はない。更に第
2図、第3図の実施例に対して本発明は液晶を交
流駆動するものであるから、液晶の寿命を長く保
つ事が可能であり、酸化還元剤等の添加物を混入
する必要もなくなる。本発明を実施する回路にあ
つては第3図に比較し大幅に簡略され且つコント
ラスト、明るさ等の調整についても極めて容易に
行なえるもので実用性が高く、第3図の如きバラ
ツキの要因を持たない。
The present invention improves the conventional drawbacks and provides an image display device that takes full advantage of the display performance of liquid crystal. According to the present invention, the document Display Conf.
Compared to the so-called dynamic drive system of the 1976 P51, even if the number of matrix scanning lines is greatly increased, the display contrast performance of the liquid crystal will not be impaired in the slightest, nor will the applied voltage required for display drive increase. Furthermore, in contrast to the embodiments shown in FIGS. 2 and 3, since the present invention drives the liquid crystal with alternating current, it is possible to maintain the life of the liquid crystal for a long time, and there is no need to mix additives such as redox agents. It also disappears. The circuit embodying the present invention is greatly simplified compared to the one shown in FIG. 3, and the contrast, brightness, etc. can be adjusted very easily, making it highly practical and contributing to the variations shown in FIG. does not have

以下本発明について、図面を用いて具体的な実
施例により説明する。勿論本発明の実施はその他
の回路方式によつても実現可能であるがそれらも
当然本発明に帰属するものである。
Hereinafter, the present invention will be explained by specific examples using the drawings. Of course, the present invention can be implemented using other circuit systems, but these also naturally belong to the present invention.

第4図は本発明によりテレビジヨン受像機を構
成した場合の全体図を示すブロツク図である。図
中4−1はアンテナより入力される受信電波より
所定のチヤンネルの周波数を選択するチユーナー
部である。4−2は中間周波増幅器から映像検波
に至る回路、4−4は音声中間周波、出力等の回
路、4−5は映像信号より水平、垂直等の各同期
信号を分離する回路である。4−3は本発明に係
る映像増幅回路ブロツクで後段のマトリクス表示
部データ信号ラツチ回路4−8に、液晶表示画像
信号を出力する。4−9はデータ線駆動回路であ
る。4−6,4−7は同期信号分離回路4−5の
出力受けてそれぞれ4−8にデータラツチ信号
を、4−10にマトリクス表示部クロク線(横
線)駆動用のタイミング信号を提供する。4−1
1は電源で、共通電極4−13(一点鎖線)に対
しては後述の共通電極電圧を供給する。4−12
はマトリクス型の液晶表示パネルを表わし、第5
図の如くなる。5−1はケート駆動回路、5−2
はドレイン駆動回路で、マトリクス表示部の各絵
素5−3毎に絵素電極に画像信号を選択的に供給
するトランジスタが結合されている。各トランジ
スタの出力が結合する絵素の電極はすべて、液晶
を挾む一対の平板の内の片方の平板にあり、各電
極は、当該電極が配置されている平板上では一応
電気的に分離独立している。液晶を挾む平板の
内、上記平板に対向する平板上には表示部全体に
わたつて単一の共通電極が設けられている。ここ
で各トランジスタの基板電位と各絵素毎に設けら
れているキヤパシターの片側電極電位は共通して
GND電位に一致しているが液晶表示部共通電極
電位5−4はGND電位でない。トランジスタ及
びキヤパシターを各絵素毎に構成した1例を第6
図、第7図に示す。第6図は絵素毎に分離されマ
トリクス配列した電極がある側の平板の断面図で
ある。図中6−1はシリコン基板である。6−2
は6−1とは反対導電型の拡散層であり、6−3
は6−1と同じ導電型の拡散層でありストツパー
及びキヤパシターの電極として働く。又6−4は
ゲート酸化膜であり、その膜厚は400〜2000Å程
度である。6−5はポリシリコンであり、6−5
aはMOSトランジスタのゲート電極、6−5b
はキヤパシターの電極である。6−6はフイール
ド酸化膜、6−7は絶縁膜、6−8はアルミニウ
ム電極である。第6図にあつては各絵素をスイツ
チングするトランジスタはシリコンゲートMOS
トランジスタにて構成されており、又液晶の各絵
素と並列に配置したキヤパシターの電極は、シリ
コン基板全体とポリシリコン6−5bとなる。こ
の場合シリコン基板はGNDに保持され、第5図
に示す如くキヤパシターの片側電極とトランジス
タの基板電位は一致してGNDレベルとなる。
FIG. 4 is a block diagram showing an overall view of a television receiver configured according to the present invention. In the figure, 4-1 is a tuner section that selects the frequency of a predetermined channel from received radio waves input from an antenna. 4-2 is a circuit from the intermediate frequency amplifier to video detection; 4-4 is a circuit for audio intermediate frequency, output, etc.; and 4-5 is a circuit for separating horizontal, vertical, etc. synchronization signals from the video signal. Reference numeral 4-3 denotes a video amplifying circuit block according to the present invention, which outputs a liquid crystal display image signal to a subsequent stage matrix display section data signal latch circuit 4-8. 4-9 is a data line drive circuit. 4-6 and 4-7 receive the output of the synchronizing signal separation circuit 4-5, and provide data latch signals to 4-8 and timing signals for driving clock lines (horizontal lines) of the matrix display section to 4-10, respectively. 4-1
Reference numeral 1 denotes a power supply, which supplies a common electrode voltage to be described later to the common electrode 4-13 (dotted chain line). 4-12
represents a matrix type liquid crystal display panel;
It will look like the figure. 5-1 is a gate drive circuit, 5-2
is a drain drive circuit, which is connected to a transistor for selectively supplying an image signal to a picture element electrode for each picture element 5-3 of the matrix display section. All the electrodes of the picture elements to which the outputs of each transistor are connected are located on one of a pair of flat plates that sandwich the liquid crystal, and each electrode is electrically separated and independent on the flat plate on which the electrode is placed. are doing. Among the flat plates sandwiching the liquid crystal, a single common electrode is provided on the flat plate facing the above flat plate over the entire display section. Here, the substrate potential of each transistor and the potential of one side electrode of the capacitor provided for each picture element are common.
Although it matches the GND potential, the liquid crystal display section common electrode potential 5-4 is not the GND potential. An example of configuring a transistor and a capacitor for each picture element is shown in the sixth section.
As shown in Fig. 7. FIG. 6 is a cross-sectional view of the flat plate on the side where the electrodes are separated for each picture element and arranged in a matrix. In the figure, 6-1 is a silicon substrate. 6-2
is a diffusion layer of the opposite conductivity type to 6-1, and 6-3
is a diffusion layer of the same conductivity type as 6-1, and functions as a stopper and a capacitor electrode. Further, 6-4 is a gate oxide film, and its film thickness is approximately 400 to 2000 Å. 6-5 is polysilicon; 6-5
a is the gate electrode of the MOS transistor, 6-5b
is the electrode of the capacitor. 6-6 is a field oxide film, 6-7 is an insulating film, and 6-8 is an aluminum electrode. In Figure 6, the transistors that switch each picture element are silicon gate MOS transistors.
The electrode of the capacitor, which is composed of a transistor and arranged in parallel with each picture element of the liquid crystal, is made of the entire silicon substrate and polysilicon 6-5b. In this case, the silicon substrate is held at GND, and as shown in FIG. 5, the one side electrode of the capacitor and the substrate potential of the transistor match and become the GND level.

第7図はマトリクス状に配置された駆動回路の
平面図を示すもので、図中のA−A′断面図が第
6図に相当する。図中7−2から7−8までそれ
ぞれ6−2から6−8に対応する。又第7図には
第6図中のドレイン電極6−8bは図が複雑にな
らない様省略してある。第7図において一絵素
は、2点鎖線で示す領域である。従つて液晶に電
圧を印加する謂る絵素電極は、トランジスタ或は
縦横に走る信号線7−5a,7−8a等と絶縁さ
れた形で第7図のパターンの上側にほぼ2点鎖線
の如く配置される事になつている。
FIG. 7 shows a plan view of the drive circuits arranged in a matrix, and the sectional view taken along line A-A' in the figure corresponds to FIG. In the figure, 7-2 to 7-8 correspond to 6-2 to 6-8, respectively. Further, in FIG. 7, the drain electrode 6-8b in FIG. 6 is omitted so as not to complicate the diagram. In FIG. 7, one picture element is an area indicated by a two-dot chain line. Therefore, the so-called picture element electrodes that apply voltage to the liquid crystal are insulated from the transistors or the signal lines 7-5a, 7-8a, etc. running vertically and horizontally, and are located approximately at the upper side of the pattern in FIG. It is supposed to be arranged as follows.

ここで第2図における信号の波形と電位の関係
を第8図に示す。8−1は端子2−1に供給され
る画像信号である、8−2はブロツク2−4にお
いて画像信号を各マトリクスのデータ線毎にサン
プリングする際の同期信号である。横軸tは時
間、縦軸Vは電圧を表わす。8−3は画像信号の
黒レベル、8−4の白レベルを表わし、液晶の閾
値電圧と飽和電圧にそれぞれ相当する。電圧0
は、第2図のGNDに相当し、基板及び共通電極
電位である。係る従来の直流電圧駆動に対し、本
発明にあつては第9図の如く信号の電位レベルを
設定する。図中9−1及び9−2は共に画像信号
である。9−6に示す一点鎖線は液晶マトリクス
表示体部共通電極電位を示し、液晶の各マトリク
ス絵素電極に印加される画像信号は9−6の電位
レベルを基準にして或る周期で反転を繰り返す。
Here, the relationship between the signal waveform and potential in FIG. 2 is shown in FIG. Reference numeral 8-1 is an image signal supplied to the terminal 2-1, and reference numeral 8-2 is a synchronization signal when the image signal is sampled for each data line of each matrix in the block 2-4. The horizontal axis t represents time, and the vertical axis V represents voltage. 8-3 represents the black level of the image signal, and 8-4 represents the white level, which correspond to the threshold voltage and saturation voltage of the liquid crystal, respectively. Voltage 0
corresponds to GND in FIG. 2 and is the substrate and common electrode potential. In contrast to such conventional DC voltage driving, in the present invention, the potential level of the signal is set as shown in FIG. In the figure, 9-1 and 9-2 are both image signals. The one-dot chain line shown at 9-6 indicates the common electrode potential of the liquid crystal matrix display body, and the image signal applied to each matrix picture element electrode of the liquid crystal repeats inversion at a certain period based on the potential level of 9-6. .

例えばテレビ放送用画像信号にあつては、一画
面の映像信号1フレームとし、更に1フレームを
2つのフイールドに分離して、各1フイード毎に
画面の飛び越し走査を行なつている。第9図にお
いて、例えば9−1は第1及び第2フイルードを
含めた1フレームの画像信号の内の1水平走査線
に相当する。9−2は、前記1フレーム分の信号
に続く1フレーム分の画像信号の内の同じ表示部
分に対応する画像信号であり、一点鎖線9−6を
中心にして9−1と9−2は、同一画像入力に対
して対称となる。9−3は画像サンプリング同期
信号であり、9−4に示す期間がマトリクス表示
パネルを横方向に表示絵素一本分を表示する期間
に相当する。9−5はテレビ画像信号の水平帰線
期間に相当する。第9図縦軸において、0即ち9
−11を例えば表示体基板6−1の電位とし9−
10を9−11に対応する表示体部回路電圧とす
る。この場合第5図の各絵素毎に配置されるスイ
ツチ用トランジスタは例えばPチヤンネル型のエ
ンハンスメントMOSFETで構成できる。9−1
0を基板6−1の電位にとる場合は、前記スイツ
チ用トランジスタをN型のMOSで構成すればよ
い。
For example, in the case of an image signal for television broadcasting, one screen of video signal is one frame, one frame is further divided into two fields, and interlaced scanning of the screen is performed for each field. In FIG. 9, for example, 9-1 corresponds to one horizontal scanning line of one frame of image signals including the first and second fields. 9-2 is an image signal corresponding to the same display part of the image signal for one frame following the signal for one frame, and 9-1 and 9-2 are arranged around the dashed line 9-6. , are symmetrical for the same image input. Reference numeral 9-3 is an image sampling synchronization signal, and the period shown at 9-4 corresponds to the period during which one picture element is displayed horizontally on the matrix display panel. 9-5 corresponds to the horizontal retrace period of the television image signal. On the vertical axis in Figure 9, 0 or 9
-11 is, for example, the potential of the display substrate 6-1, and 9-
10 is the display body circuit voltage corresponding to 9-11. In this case, the switch transistors arranged for each picture element in FIG. 5 can be constructed of, for example, a P-channel type enhancement MOSFET. 9-1
When the potential of the substrate 6-1 is set to 0, the switch transistor may be formed of an N-type MOS.

画像信号9−1の振幅は破線9−7から破線9
−8の間にある。9−7は画像信号の黒、9−8
は白に対応する。第1図の特性を有する液晶を用
いた場合、9−7はVNSからVthの範囲にあり、
9−8はVS付近に取られる。第1図0Vrmsは9
−6に対応する。信号の直線性については、液晶
の印加電圧と表示コントラストの相関特性によつ
て補正された増幅器を介在させる事により、原画
像信号の直線性が液晶によつて歪められない様に
すればよい。画像信号9−1と9−2を交互に各
液晶表示絵素電極に印加する目的は液晶を交流駆
動する事によつて表示体寿命を長くする事にあ
る。交流信号に変換して液晶を駆動する際、液晶
の交番電圧駆動に伴う表示画像のちらつきが生ず
る。これは印加電圧特性の反転に応じて液晶分子
の電気的双極子の向く方向も変化するからであ
る。ちらつきを減ずる或は実効的に無視できる様
にする方法として以下の方法が考えられる。即
ち、眼が応答するよりも速い周期で位相を反転さ
せればよい。
The amplitude of the image signal 9-1 is from the broken line 9-7 to the broken line 9.
It is between -8. 9-7 is the black of the image signal, 9-8
corresponds to white. When using a liquid crystal with the characteristics shown in Figure 1, 9-7 is in the range from V NS to V th ,
9-8 is taken near V S. Figure 1 0Vrms is 9
Corresponds to -6. Regarding the linearity of the signal, it is sufficient to prevent the linearity of the original image signal from being distorted by the liquid crystal by interposing an amplifier that is corrected according to the correlation characteristic between the applied voltage of the liquid crystal and the display contrast. The purpose of alternately applying the image signals 9-1 and 9-2 to each liquid crystal display picture element electrode is to extend the life of the display by AC driving the liquid crystal. When converting the signal into an alternating current signal to drive the liquid crystal, flickering of the displayed image occurs due to the alternating voltage driving of the liquid crystal. This is because the direction in which the electric dipoles of the liquid crystal molecules are oriented also changes in accordance with the reversal of the applied voltage characteristics. The following methods can be considered as methods for reducing flickering or making it effectively negligible. That is, it is sufficient to invert the phase at a cycle faster than the eye can respond.

(1) フレーム周期で位相を反転し、該フレーム周
期を約30Hz或はそれ以上にする。
(1) Invert the phase at the frame period and make the frame period approximately 30 Hz or more.

(2) 1フレームの期間内で絵素単位若しくは、走
査線単位で位相を反転し、実効的反転周期を高
くする。
(2) Invert the phase in units of picture elements or in units of scanning lines within one frame period to increase the effective inversion period.

更に上記の応用により様々な方法が考えられ
る。テレビ画像をマトリクス表示する場合には、
マトリクス構成する絵素数を、テレビ映像信号の
実効的絵素数(或いは分解能)より少ない数で実
現しようとする場合がある。この時例えばテレビ
映像信号の1フイールド(1/2フレーム)分のマ
トリクスで液晶画像を構成すれば、第1フイルー
ドと第2フイールドの信号をそれぞれを位相反転
し、同一絵素に2フイールド分の信号を60Hzの周
波数で表示する事が可能となる。画質としての分
解能は減ずるが、原画信号の差に伴うちらつきは
液晶自体の応答性能によつて打ち消され、第1フ
イールドと第2フイールドの平均的な画素が表示
される。
Furthermore, various methods can be considered depending on the above application. When displaying TV images in a matrix,
There are cases where it is attempted to realize a matrix with a smaller number of picture elements than the effective number of picture elements (or resolution) of a television video signal. At this time, for example, if a liquid crystal image is composed of a matrix for one field (1/2 frame) of a TV video signal, the phases of the first and second field signals are inverted, and the same pixel contains two fields. It becomes possible to display signals at a frequency of 60Hz. Although the resolution in terms of image quality is reduced, flickering due to the difference in original image signals is canceled out by the response performance of the liquid crystal itself, and the average pixels of the first and second fields are displayed.

更に(2)の方式であつて、絵素単位で極性の方向
を切り換えて1フレーム内の画素表示信号が正極
性と負極性の両方の信号となる様に選択し、各絵
素の交流周期を1フレーム単位とすれば、増幅器
の直線性或は各絵素に設けられたトランジスタの
スイツチング特性の直線性が、動作電圧幅(9−
11から9−10の範囲)において十分に得られ
ない場合でも表示効果の点から見た非直線性が実
効的に無視できる事になる。
Furthermore, in method (2), the polarity direction is switched on a pixel-by-pixel basis so that the pixel display signal within one frame is both a positive polarity signal and a negative polarity signal, and the alternating current cycle of each pixel is If it is taken as one frame unit, the linearity of the amplifier or the linearity of the switching characteristics of the transistor provided in each picture element is the operating voltage width (9-
11 to 9-10), the nonlinearity can be effectively ignored from the viewpoint of the display effect.

第10図は上記説明を実現する回路の1実施例
である。10−2,10−3,10−4は画像信
号増幅器、10−5,10−7,10−8は第5
図中ブロツク5−2に相当する。10−6は切換
スイツチ回路であり、10−6出力が第5図5−
8の画像信号入力となる。
FIG. 10 shows one embodiment of a circuit that realizes the above description. 10-2, 10-3, 10-4 are image signal amplifiers, 10-5, 10-7, 10-8 are fifth
This corresponds to block 5-2 in the figure. 10-6 is a changeover switch circuit, and the output of 10-6 is shown in Fig. 5-5-
8 image signal inputs.

以下動作を説明する。 The operation will be explained below.

10−1は原画像信号入力、10−2は序段増
幅器で10−9に増幅率調線端子がある。液晶の
電圧−コントラスト特性の傾きに合せた増幅率特
性(第1図)を10−2に持たせておけばよい。
10−3,10−4は差動増幅器であり、このよ
うな差動増幅器には1976年3月20日に発行された
電子デバイス辞典(ラジオ技術社)197頁図aに
示されるような2つのトランジスタを対称形に接
続し、それらのベースに2つの入力信号を入れ、
その差に比例した出力信号をコレクタ間から取り
出す差動増幅器がある。10−3の正極性入力端
子と10−4の負極性入力端子に同一の信号即ち
10−2出力を結合する。10−3負極性入力端
子と10−4正極性入力端子とは結合されて10
−10に端子がでている。10−3及び10−4
は増幅器としてほぼ同一の特性が得られる様に予
め設定されている。10−10端子は液晶による
表示画像の明度を調整する為の端子で可変直流電
圧が印加されている。例えば、10−3,10−
4の各出力信号は第9図9−1及び9−2にそれ
ぞれ対応する。この時、10−9は9−8と9−
7との差分即ち振幅、換言すれば表示画像のコン
トラストを調整する。10−10は9−7と9−
6との差分を調整する。10−3(10−4)の
利得は適宜設定すればよい。10−6はスイツチ
回路であり、前述の如く液晶に交流駆動信号を供
給する際に10−3及び10−4の各出力信号を
切り換え選択的に出力してやる回路である。
10-1 is an original image signal input, 10-2 is an initial stage amplifier, and 10-9 is an amplification factor adjustment terminal. 10-2 may have an amplification factor characteristic (FIG. 1) that matches the slope of the voltage-contrast characteristic of the liquid crystal.
10-3 and 10-4 are differential amplifiers, and such differential amplifiers have 2 amplifiers as shown in Figure a on page 197 of the Electronic Device Dictionary (Radio Gijutsu Co., Ltd.) published on March 20, 1976. Connect two transistors symmetrically and put two input signals at their bases,
There is a differential amplifier that extracts an output signal proportional to the difference between the collectors. The same signal, ie, the output of 10-2, is coupled to the positive input terminal of 10-3 and the negative input terminal of 10-4. 10-3 negative polarity input terminal and 10-4 positive polarity input terminal are connected to 10
-10 has a terminal. 10-3 and 10-4
are set in advance so that almost the same characteristics as the amplifier can be obtained. The terminal 10-10 is a terminal for adjusting the brightness of an image displayed by the liquid crystal, and a variable DC voltage is applied thereto. For example, 10-3, 10-
Each output signal of 4 corresponds to FIG. 9, 9-1 and 9-2, respectively. At this time, 10-9 is 9-8 and 9-
7, that is, the amplitude, in other words, the contrast of the displayed image is adjusted. 10-10 is 9-7 and 9-
Adjust the difference with 6. The gain of 10-3 (10-4) may be set appropriately. Reference numeral 10-6 is a switch circuit, which switches and selectively outputs the respective output signals of 10-3 and 10-4 when supplying an AC drive signal to the liquid crystal as described above.

スイツチ素子としてはバイポーラ或いはMOS
等のトランジスタその他各種の方式が考えられる
が、第6図の如く表示基板に半導体を用い該半導
体基板内部にブロツク2−4を収める場合には1
0−6も同様の構造で作る事が望ましく、謂るト
ランスミツシヨンゲート等の構成が挙げられる。
後段の回路10−7も同様である。10−5はス
イツチ素子10−7を制御する信号を順次例えば
左から右に発生する回路でシフトレジスタで構成
される。10−8はスイツチによりサンプリング
された画像サンプリング信号を記憶保持し、各絵
素電極に分配する為の回路である。10−8以降
は駆動部を含めた液晶マトリクス表示体部即ち第
5図に相当する。第11図は更に別の実施例であ
る。第11図は第10図中10−2,10−3,
10−4の増幅器の構成を変えたものである。1
1−1と11−2は振幅がほぼ一致し、極性の相
反する画像信号である。
Bipolar or MOS as a switch element
Although various methods such as transistors such as
It is desirable that 0-6 be made with a similar structure, and an example of this is a structure such as a so-called transmission gate.
The same applies to the subsequent circuit 10-7. Reference numeral 10-5 is a circuit that sequentially generates signals for controlling the switch element 10-7, for example from left to right, and is constituted by a shift register. 10-8 is a circuit for storing and holding the image sampling signal sampled by the switch and distributing it to each picture element electrode. 10-8 and subsequent parts correspond to the liquid crystal matrix display section including the driving section, that is, FIG. 5. FIG. 11 shows yet another embodiment. Figure 11 shows 10-2, 10-3 in Figure 10,
This is a modification of the amplifier 10-4. 1
Image signals 1-1 and 11-2 have substantially the same amplitude and opposite polarity.

図中上側の増幅回路(トランジスタ11−3,
11−5)と下側の増幅回路(トランジスタ11
−13,11−14)とは回路の構成及び増幅特
性が一致する如く設計されている。11−4,1
1−8は増幅系の利得制御用可変抵抗であつて液
晶表示画像のコントラスト調整をする。11−
4,11−8は破線に示す11−10によつて運
動し、外部から手動で調整できる。11−7,1
1−9は出力電位レヘルを制御する即ち液晶画像
表示の明度を変える可変抵抗であり、破線11−
11によつて連動し、外部から手動で調整でき
る。但し11−7と11−9とは電位レベルが反
対方向に動作し、各々の出力は第9図9−1と9
−2の如くレベル9−6を中心に対称性が維持さ
れる。11−12は第10図10−6に相当する
画像信号極性切換スイツチ回路である。本発明は
実施例として挙げた回路以外の構成によつて実現
可能である。更にコントラスト、明度の調整は、
上記の如く手動で制御する事も又、液晶の表示度
合を基準パターン表示信号レベルに対応させて自
動的に光検出し、利得或いはバイアスレベルを自
動制御する事も当然可能となる。
The amplifier circuit on the upper side of the figure (transistor 11-3,
11-5) and the lower amplifier circuit (transistor 11
-13, 11-14) are designed to have the same circuit configuration and amplification characteristics. 11-4,1
Reference numeral 1-8 denotes a variable resistor for gain control of the amplification system, which adjusts the contrast of the liquid crystal display image. 11-
4, 11-8 are moved by 11-10 shown in broken lines and can be manually adjusted from the outside. 11-7,1
1-9 is a variable resistor that controls the output potential level, that is, changes the brightness of the liquid crystal image display, and the broken line 11-9
11, and can be manually adjusted from the outside. However, the potential levels of 11-7 and 11-9 operate in opposite directions, and their respective outputs are as shown in FIG. 9, 9-1 and 9.
-2, symmetry is maintained around level 9-6. 11-12 is an image signal polarity changeover switch circuit corresponding to FIG. 10 10-6. The present invention can be realized by a configuration other than the circuit mentioned as an example. Furthermore, contrast and brightness adjustments can be made by
It is naturally possible to perform manual control as described above, or to automatically control the gain or bias level by automatically detecting light by making the display degree of the liquid crystal correspond to the reference pattern display signal level.

本発明の実施例の説明では第6図の如くシリコ
ン基板と液晶を挾む一方の平板に利用し且つシリ
コン基板内にトランジスタを構成してあるが、他
に例えば多結晶材料による薄膜技術等によつてガ
ラス基板上に各素子を構成する或いはその他の方
法によつても実現可能である。第5図において各
絵素をスイツチングする為に設けたトランジスタ
は1個のMOS型トランジスタであるが、素子の
直線性或いは応答速度、動作電圧等を改良する為
にP型及びN型の2種類のMOSFETを相補型に
結合してスイツチングを行なう事もできる。勿論
MOSFET以外の素子で構成する事も可能であ
る。
In the description of the embodiment of the present invention, as shown in FIG. 6, a silicon substrate is used as one of the flat plates sandwiching the liquid crystal, and a transistor is constructed within the silicon substrate. Therefore, it can be realized by configuring each element on a glass substrate or by other methods. In Fig. 5, the transistor provided to switch each picture element is one MOS transistor, but two types, P-type and N-type, are used to improve the linearity, response speed, operating voltage, etc. of the element. Switching can also be performed by combining two MOSFETs in a complementary manner. Of course
It is also possible to configure it with elements other than MOSFETs.

第5図において液晶各絵素と並列にキヤパシタ
ーを配置してあるがこの場合先に述べた如く、キ
ヤパシターの両電極は液晶絵素電極を完全に並列
に結合されたものではなく、共通電極側電位をそ
れぞれ別々に設定してある。これは、第6図の構
造をとる事によつてキヤパシターの共通電極を基
板で代用できるからである。この際、液晶絵素に
印加される画像信号に応じてキヤパシターに加わ
るバイアス電位の極性並びに大きさは液晶絵素電
極のバイアス電位と異なるが、表示に係わる実効
的な電気特性としては第2図に示した場合と同じ
効果を有するものである。
In Figure 5, a capacitor is placed in parallel with each liquid crystal picture element, but in this case, as mentioned earlier, both electrodes of the capacitor are not connected completely in parallel with the liquid crystal picture element electrodes, but on the common electrode side. The potentials are set separately for each. This is because by adopting the structure shown in FIG. 6, the common electrode of the capacitor can be replaced by the substrate. At this time, the polarity and magnitude of the bias potential applied to the capacitor in accordance with the image signal applied to the liquid crystal picture element are different from the bias potential of the liquid crystal picture element electrode, but the effective electrical characteristics related to display are shown in Figure 2. This has the same effect as the case shown in .

〔効果〕〔effect〕

上述の如く本発明は、 一対の基板内に液晶が封入され、該基板上に複
数の画素電極がマトリクス状に配列されてなる画
像表示装置において、入力映像信号を増幅する前
置増幅手段、該前置増幅手段からの映像信号が入
力されてなる正相増幅手段、該前置増幅手段から
の映像信号が入力され該映像信号を反転増幅して
なり、かつ該正相増幅手段と同一の利得特性を有
する負相増幅手段、該正相増幅手段及び該負相増
幅手段に同一の直流バイアスを印加する直流バイ
アス手段、該正相増幅手段からの出力映像信号又
は該負相映像増幅手段からの出力映像信号を選択
的に一定周期毎に切換える切換手段、該切換手段
からの出力映像信号をサンプリングし該画素電極
に供給するサンプリング手段とを有してなるよう
にしたから、上記増幅器の利得特性により理想的
な対称の交流映像信号を得ることができ、かつ、
上記直流バイアスにより理想的な対称の直流レベ
ルを実現できる。従つて、簡単な回路構成で理想
的な正負対称の交流反転信号を得ることができ
る。
As described above, the present invention provides an image display device in which a liquid crystal is sealed within a pair of substrates, and a plurality of pixel electrodes are arranged in a matrix on the substrates, and includes a preamplifying means for amplifying an input video signal; positive phase amplification means into which a video signal from the preamplification means is input; a positive phase amplification means which receives the video signal from the preamplification means and inverts and amplifies the video signal, and has the same gain as the positive phase amplification means; a negative phase amplification means having a characteristic, a DC bias means for applying the same DC bias to the positive phase amplification means and the negative phase amplification means, an output video signal from the positive phase amplification means or an output video signal from the negative phase video amplification means. Since the amplifier includes a switching means for selectively switching the output video signal at regular intervals, and a sampling means for sampling the output video signal from the switching means and supplying it to the pixel electrode, the gain characteristic of the amplifier is It is possible to obtain an ideal symmetrical AC video signal, and
An ideal symmetrical DC level can be achieved by the DC bias described above. Therefore, an ideal positive/negative symmetrical AC inversion signal can be obtained with a simple circuit configuration.

【図面の簡単な説明】[Brief explanation of drawings]

第1図…TN型液晶の電圧−表示特性例、第2
図…従来の表示回路例、第3図…別の従来の表示
回路例、第4図…本発明の1実施例を示すブロツ
ク図、第5図…本発明になる表示回路図の例、第
6図…表示装置の部分断面図の例、第7図…第6
図の平面図、第8図…従来の画像信号とサンプル
クロツク、第9図…本発明の実施例における信号
波形図、第10図、第11図…本発明の実施回路
例。 4−12……マトリクス表示部、6−1……シ
リコン基板、7−8a……マトリクス表示駆動用
データ線、7−5a……マトリクス表示駆動用ク
ロツク線、7−5b……キヤパシター電極、8−
1,9−1,9−2……画像信号、10−2……
画像信号増幅橋、10−3,10−4……差動増
幅器。
Figure 1...Example of voltage-display characteristics of TN type liquid crystal, 2nd
FIG. 3: Another conventional display circuit example; FIG. 4: A block diagram showing an embodiment of the present invention; FIG. 5: An example of a display circuit diagram according to the present invention. Figure 6...Example of partial sectional view of display device, Figure 7...6
FIG. 8 shows a conventional image signal and sample clock, FIG. 9 shows a signal waveform diagram in an embodiment of the present invention, and FIGS. 10 and 11 show an example of an implementation circuit of the present invention. 4-12...Matrix display section, 6-1...Silicon substrate, 7-8a...Data line for driving matrix display, 7-5a...Clock line for driving matrix display, 7-5b...Capacitor electrode, 8 −
1,9-1,9-2...image signal, 10-2...
Image signal amplification bridge, 10-3, 10-4...differential amplifier.

Claims (1)

【特許請求の範囲】 1 一対の基板内に液晶が封入され、該基板上に
複数の画素電極がマトリクス状に配列されてなる
画像表示装置において、 第一の差動増幅手段、 第二の差動増幅手段、 前記第一の差動増幅手段の正極性入力端子と前
記第二の差動増幅手段の負極性入力端子に入力映
像信号を増幅して入力してなる前置増幅手段、 前記第一の差動増幅手段の負極性入力端子と前
記第二の差動増幅手段の正極性入力端子に可変可
能な直流バイアスを印加してなる直流バイアス手
段、 該第一の差動増幅手段からの出力映像信号また
は該第二の差動増幅手段からの出力映像信号を選
択的に一定周期ごとに切り換える切り替え手段、 該切り替え手段からの出力映像信号をサンプリ
ングし、該画素電極に供給するサンプリング手段
とを有してなることを特徴とする画像表示装置。
[Claims] 1. An image display device in which a liquid crystal is sealed within a pair of substrates, and a plurality of pixel electrodes are arranged in a matrix on the substrates, comprising: a first differential amplifying means; a second differential amplifying means; dynamic amplification means; preamplification means for amplifying and inputting an input video signal to the positive input terminal of the first differential amplification means and the negative input terminal of the second differential amplification means; DC bias means configured to apply a variable DC bias to the negative input terminal of the first differential amplification means and the positive input terminal of the second differential amplification means; switching means for selectively switching the output video signal or the output video signal from the second differential amplification means at regular intervals; sampling means for sampling the output video signal from the switching means and supplying it to the pixel electrode; An image display device comprising:
JP9451587A 1987-04-17 1987-04-17 Liquid crystal image display unit Granted JPS62253198A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9451587A JPS62253198A (en) 1987-04-17 1987-04-17 Liquid crystal image display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9451587A JPS62253198A (en) 1987-04-17 1987-04-17 Liquid crystal image display unit

Publications (2)

Publication Number Publication Date
JPS62253198A JPS62253198A (en) 1987-11-04
JPH0241039B2 true JPH0241039B2 (en) 1990-09-14

Family

ID=14112460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9451587A Granted JPS62253198A (en) 1987-04-17 1987-04-17 Liquid crystal image display unit

Country Status (1)

Country Link
JP (1) JPS62253198A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07129127A (en) * 1993-11-05 1995-05-19 Internatl Business Mach Corp <Ibm> Method and equipment for driving liquid crystal display device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PROCEEDINGS OF THE IEEE=1971 *

Also Published As

Publication number Publication date
JPS62253198A (en) 1987-11-04

Similar Documents

Publication Publication Date Title
JPS6258195B2 (en)
JP3199978B2 (en) Liquid crystal display
US4789223A (en) Matrix-addressed liquid crystal display device with compensation for potential shift of pixel electrodes
US20040095304A1 (en) Picture display device and method of driving the same
JPS61112188A (en) Image display unit
KR100752070B1 (en) Liquid display device, projection type image display unit and active matrix display device
JP2002041003A (en) Liquid-crystal display device and method for driving liquid-crystal
JPS6118755B2 (en)
JPH0241039B2 (en)
KR100330650B1 (en) Signal processing device
JP3183995B2 (en) Liquid crystal display device and driving method thereof
JPH0529916B2 (en)
JPS6214152B2 (en)
JPH0228874B2 (en)
JP2590729B2 (en) Liquid crystal display device and amplifier circuit for liquid crystal display device
JPH07122784B2 (en) Liquid crystal display
JP3311224B2 (en) Display element inversion signal generation circuit and display device using the same
US6215465B1 (en) Apparatus and method of displaying image by liquid crystal display device
JPH10268258A (en) Liquid crystal picture display device
JPH06180561A (en) Liquid crystal display device
US8710571B2 (en) Polarity switching member of dot inversion system
JP3243583B2 (en) Active matrix type liquid crystal display
JPH07168542A (en) Liquid crystal display device
JPH06202076A (en) Active matrix type liquid crystal display device and its driving method
JP3534036B2 (en) Liquid crystal image display device and method of driving liquid crystal display element