JPH07122670A - Fabrication of glass sealed semiconductor device - Google Patents
Fabrication of glass sealed semiconductor deviceInfo
- Publication number
- JPH07122670A JPH07122670A JP26357493A JP26357493A JPH07122670A JP H07122670 A JPH07122670 A JP H07122670A JP 26357493 A JP26357493 A JP 26357493A JP 26357493 A JP26357493 A JP 26357493A JP H07122670 A JPH07122670 A JP H07122670A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- cap
- base
- semiconductor device
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はガラス封止型半導体装置
の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a glass-sealed semiconductor device.
【０００２】[0002]
【従来の技術】ＩＣ（Integrated Circuit），ＬＳＩ
（大規模集積回路装置）等の半導体装置のパッケージ形
態の一つとして、気密封止が知られている。気密封止に
ついては、たとえば、工業調査会発行「電子材料」1982
年８月号、同年８月１日発行、Ｐ52〜Ｐ57や、同誌1991
年５月号、同年５月１日発行、Ｐ76〜Ｐ84に記載されて
いる。前者の文献には、気密封止構造の一つとしてのリ
ードレス・チップ・キャリヤ（ＬＣＣ）の封止形態とし
ては、Ａｕ−Ｓｎソルダーによるものと、ガラスシール
によるものとがある旨記載されている。また、後者の文
献には、セラミック絶縁薄膜を利用した低融点ガラス気
密封止形マルチチップモジュールについて記載されてい
る。2. Description of the Related Art IC (Integrated Circuit), LSI
Airtight sealing is known as one of package forms of semiconductor devices such as (large-scale integrated circuit device). Regarding the hermetic sealing, for example, “Electronic Materials” 1982, published by Industrial Research Board
Issue, August 1st, issued on August 1, 1952, P52-P57 and 1991
May issue, May 1, issue of the same year, P76-P84. The former document describes that the leadless chip carrier (LCC) as one of hermetically sealed structures is sealed by Au-Sn solder or glass. There is. Further, the latter document describes a low melting point glass hermetically sealed multichip module using a ceramic insulating thin film.
【０００３】また、工業調査会発行「電子材料」1986年
８月号、同年８月１日発行、Ｐ78〜Ｐ83には、「シーリ
ング・コーティング用粉末ガラス」について記載されて
いる。この文献には、ガラス封着温度は多用されている
もので４５０〜４６０℃、低温封着のもので４３０〜４
４０℃であることが記載されている。Further, "Electronic Materials" issued by the Industrial Research Group, August 1986 issue, issued August 1, 1987, P78 to P83, describe "Glass powder for sealing / coating". In this document, the glass sealing temperature is often used at 450 to 460 ° C, and the low temperature sealing is 430 to 4 ° C.
It is described to be 40 ° C.
【０００４】一方、特公昭48-34355号公報には、セラミ
ック封止型半導体装置の組立において、「封着の際にガ
ラス中に含まれていたＨ2 Ｏ，ＣＯ2 等の不所望なガス
がガラス層から発生し，これがそのまま内部に残留して
リード間の絶縁不良をおこしたり、半導体の接合部を劣
化させたりすることが問題となっていた。」旨記載され
ている。On the other hand, Japanese Patent Publication No. 48-34355 discloses, in assembling a ceramic-encapsulated semiconductor device, "Undesired gases such as H 2 O and CO 2 contained in glass at the time of sealing. Is generated from the glass layer, and remains inside as it is, causing insulation failure between leads or deteriorating the junction part of the semiconductor, which is a problem. ”
【０００５】[0005]
【発明が解決しようとする課題】従来のガラス封止型半
導体装置は、その製造においてセラミックからなるベー
スに、セラミックからなるキャップを重ね合わせ、ベー
スやキャップの接着面にあらかじめ被着させておいたガ
ラスを溶融させることによって封止を行っている。前記
キャップの接着面側の中央には窪み（キャビティ）が設
けられ、その外側の枠状の接着面にガラスが被着されて
いる。封止時には、前記ベース上にキャップを重ね合わ
せた後、加熱して前記接着面のガラスを溶融し、ベース
とキャップを接着している。この際、前記文献にも記載
されているように、加熱封止時に中空部内で発生したガ
スがパッケージ外部に放出されない状態が発生し、封止
信頼性に問題がある。また、前記キャビティによって形
成される中空部の空気等のガスは熱によって膨張し、接
着面のガラスが溶融軟化状態にあるときは、膨張圧によ
って接着状態にある溶融ガラス層を突き抜けてパッケー
ジ外に抜けることもある。ガスの通過によって形成され
たガス抜け孔は、ガラスが十分流動状態にある場合はガ
ラスの流入によって塞がれることもあるが、ガラスが硬
化途中にあるものはガス抜け孔はそのまま残り、ガラス
封止型半導体装置の耐湿性低下の原因となる。In manufacturing a conventional glass-sealed semiconductor device, a ceramic base is superposed on a ceramic base, and the base and the bonding surface of the cap are adhered in advance. Sealing is performed by melting glass. A recess (cavity) is provided in the center of the bonding surface side of the cap, and glass is adhered to the frame-shaped bonding surface on the outside thereof. At the time of sealing, a cap is placed on the base and then heated to melt the glass on the bonding surface to bond the base and the cap. At this time, as described in the above-mentioned document, the gas generated in the hollow portion at the time of heat sealing is not released to the outside of the package, and there is a problem in sealing reliability. Further, gas such as air in the hollow portion formed by the cavity expands due to heat, and when the glass on the adhesive surface is in a melted and softened state, it penetrates through the molten glass layer in an adhered state by the expansion pressure to the outside of the package. Sometimes it goes out. The gas escape holes formed by the passage of gas may be blocked by the inflow of glass when the glass is in a sufficiently fluid state, but if the glass is in the process of hardening, the gas escape holes remain and the glass sealing hole remains. This causes a decrease in the moisture resistance of the static semiconductor device.
【０００６】本発明の目的は、封止信頼性の高いガラス
封止型半導体装置の製造方法を提供することにある。An object of the present invention is to provide a method of manufacturing a glass-sealed semiconductor device having high sealing reliability.
【０００７】本発明の他の目的は、ガラス封止時に接着
ガラス部分にガス抜け孔が発生しない耐湿性に優れたガ
ラス封止型半導体装置の製造方法を提供することにあ
る。本発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面からあきらかになる
であろう。Another object of the present invention is to provide a method of manufacturing a glass-sealed semiconductor device having excellent moisture resistance in which no gas escape holes are formed in an adhesive glass portion during glass sealing. The above and other objects and novel features of the present invention will be apparent from the description of the present specification and the accompanying drawings.
【０００８】[0008]
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明のガラス封止型半
導体装置の製造方法においては、主面に半導体チップ等
を搭載してなるセラミックからなるベースと、前記ベー
スに重ねられるとともに接着面側の中央に窪み（キャビ
ティ）を有し周辺枠状の接着面にガラス（ガラス膜）を
設けたセラミックからなるキャップを用意する。前記キ
ャップの接着面には、一端が前記キャビティに臨み他端
がキャップの外縁に臨む溝（スリット）を設けておく。
封止時には、前記ベースにキャップを重ね合わせた後、
加熱処理して前記キャップの接着面に設けられたガラス
を溶融して前記ベースにキャップを気密的に接着する。
前記スリット部分は、ベースにキャップが重ね合わされ
た状態ではガス放出孔を形成する。このガス放出孔はガ
ラスの溶融処理によって軟化溶融したガラスが流れ込む
ことによって塞がれる結果、その塞がれる時点は最も遅
くなる。The outline of the representative ones of the inventions disclosed in the present application will be briefly described as follows. That is, in the method for manufacturing a glass-sealed semiconductor device of the present invention, a base made of ceramic having a semiconductor chip or the like mounted on the main surface, and a recess (cavity) which is stacked on the base and is located in the center on the bonding surface side. A ceramic cap having a glass (glass film) on its peripheral frame-shaped adhesive surface is prepared. A groove (slit) having one end facing the cavity and the other end facing the outer edge of the cap is provided on the bonding surface of the cap.
At the time of sealing, after overlapping the cap with the base,
The glass provided on the bonding surface of the cap is heated to melt and the cap is hermetically bonded to the base.
The slit portion forms a gas release hole when the cap is placed on the base. As a result of the glass softened and melted by the melting process of the glass, the gas release holes are closed by the flow of the glass, and the closing time is the latest.
【０００９】[0009]
【作用】上記した手段によれば、本発明のガラス封止型
半導体装置の製造方法によれば、キャップの接着面にス
リットが設けられ、ベースにキャップを重ね合わせた状
態では、前記スリットはガス放出孔を形成する。このガ
ス放出孔はベースとキャップを接着面の全域にガラスが
行き渡りベースとキャップが接着された後、ガラスの流
入によって塞がれる。この結果、ベースとキャップとに
よって形成される中空部内のガスは、熱による膨張によ
って前記スリットから抜けるため、中空部内には配線層
の腐食を促進させるガスが殆どなくなり、ガラス封止型
半導体装置の信頼性を高くすることができる。According to the above-described means, according to the method of manufacturing a glass-sealed semiconductor device of the present invention, the slit is provided on the adhesive surface of the cap, and the slit is a gas when the cap is superposed on the base. Form an emission hole. The gas release hole is blocked by the inflow of glass after the glass is spread over the entire bonding surface of the base and the cap and the base and the cap are bonded. As a result, the gas in the hollow portion formed by the base and the cap escapes from the slit due to thermal expansion, so that there is almost no gas that promotes corrosion of the wiring layer in the hollow portion, and thus the glass-sealed semiconductor device The reliability can be increased.
【００１０】また、本発明のガラス封止型半導体装置の
製造方法によれば、中空部のガスはスリットによって形
成されたガス放出孔から抜け、かつガス放出孔は溶融し
たガラスの流入によって最後に塞がれるため、中空部内
のガスの膨張圧によって接着状態にある溶融状態のガラ
ス層内を無理にガスが突き抜けるようなこともなくな
り、ガス抜け孔の残留に起因して耐湿性が低下するよう
なことが防止できる。Further, according to the method of manufacturing a glass-sealed semiconductor device of the present invention, the gas in the hollow portion escapes from the gas discharge hole formed by the slit, and the gas discharge hole is finally discharged by the inflow of the molten glass. Since it is blocked, the gas will not forcefully penetrate through the glass layer in the molten state in the bonded state due to the expansion pressure of the gas in the hollow part, and the moisture resistance will decrease due to the remaining gas vent holes. It can be prevented.
【００１１】[0011]
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図１は本発明の一実施例によるガラス封止
型半導体装置の製造方法によって製造されたガラス封止
型半導体装置の概要を示す斜視図、図２は同じくガラス
封止型半導体装置における裏返し状態のキャップを示す
斜視図、図３は本発明のガラス封止型半導体装置の製造
方法においてベース上にキャップを重ね合わせた状態を
示す断面図、図４は同じくスリットによってガス抜き孔
が形成された状態を示す一部の断面図、図５は同じく加
熱処理によって封着が行われた完成状態のガラス封止型
半導体装置を示す断面図、図６は同じくスリットによる
ガス抜き孔が塞がれた状態を示す一部の断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a perspective view showing an outline of a glass-sealed semiconductor device manufactured by a method of manufacturing a glass-sealed semiconductor device according to an embodiment of the present invention, and FIG. FIG. 3 is a perspective view showing a cap, FIG. 3 is a sectional view showing a state in which the cap is superposed on a base in the method for manufacturing a glass-sealed semiconductor device of the present invention, and FIG. 4 is a state in which a gas vent hole is also formed by a slit. FIG. 5 is a cross-sectional view showing a glass-sealed semiconductor device in a completed state, which is similarly sealed by heat treatment, and FIG. 6 is a state in which a gas vent hole is similarly closed by a slit. It is a partial cross-sectional view showing.
【００１２】本発明のガラス封止型半導体装置は、図１
に示すように、外観的には、矩形体からなるパッケージ
１と、このパッケージ１の下面から整列状態で突出する
複数のピン２とからなるＰＧＡ（Pin Grid Array）構造
となっている。前記パッケージ１は、セラミックからな
るベース３上に、セラミックからなるキャップ４を重ね
合わせ、両者をガラス層５で接着した気密封止構造とな
っている。このガラス封止型半導体装置においては、ベ
ース３とキャップ４との接着部分、すなわちガラス層５
部分に、ガス放出孔を形成したスリットの痕跡６が残っ
ている。前記痕跡６は、図１に破線で示されるように、
前記ベース３とキャップ４との重ね合わせによって形成
される中空部（キャビティ）７に続いている。The glass-sealed semiconductor device of the present invention is shown in FIG.
As shown in FIG. 5, the external appearance is a PGA (Pin Grid Array) structure including a package 1 formed of a rectangular body and a plurality of pins 2 protruding from the lower surface of the package 1 in an aligned state. The package 1 has a hermetically sealed structure in which a cap 4 made of ceramic is placed on a base 3 made of ceramic, and both are bonded by a glass layer 5. In this glass-sealed semiconductor device, the bonding portion between the base 3 and the cap 4, that is, the glass layer 5
The trace 6 of the slit forming the gas discharge hole remains in the portion. The trace 6 is, as indicated by a broken line in FIG.
It continues to a hollow portion (cavity) 7 formed by superposing the base 3 and the cap 4.
【００１３】図２はキャップ４を裏返しにした状態を示
す図である。キャップ４の重ね合わせ面（接着面）側の
中央には、矩形状の窪み（キャビティ）９が設けられて
いる。このキャビティ９は、図３に示すように、ベース
３の主面中央に固定された半導体チップ１０や、この半
導体チップ１０の電極に一端を接続される導電性のワイ
ヤ１１にキャップ４の内面が接触しないようにするため
に設けられている。前記キャビティ９の周囲の矩形状部
分は接着面１２となり、この接着面１２には、たとえ
ば、軟化点が３５０〜４２０℃の低融点ガラス（鉛ガラ
ス等）からなるガラス（ガラス膜）１３が被着されてい
る。また、前記接着面１２には、スリット（溝）１４が
設けられている。このスリット１４は、前記中空部７か
らキャップ４の外縁に亘って設けられている。前記ガラ
ス膜１３は、印刷および仮焼成によって形成され、この
実施例ではスリット１４部分には設けられていない。ま
た、前記スリット１４はプレス加工または切削加工によ
って形成される。FIG. 2 is a view showing a state in which the cap 4 is turned upside down. A rectangular recess (cavity) 9 is provided at the center of the overlapping surface (adhesive surface) of the cap 4. As shown in FIG. 3, the cavity 9 has a semiconductor chip 10 fixed to the center of the main surface of the base 3 and a conductive wire 11 whose one end is connected to an electrode of the semiconductor chip 10 with the inner surface of the cap 4 It is provided to prevent contact. A rectangular portion around the cavity 9 serves as an adhesive surface 12, and the adhesive surface 12 is covered with a glass (glass film) 13 made of low melting point glass (lead glass or the like) having a softening point of 350 to 420 ° C., for example. It is worn. Further, the adhesive surface 12 is provided with a slit (groove) 14. The slit 14 is provided from the hollow portion 7 to the outer edge of the cap 4. The glass film 13 is formed by printing and pre-baking, and is not provided in the slit 14 portion in this embodiment. The slits 14 are formed by pressing or cutting.
【００１４】ベース３は、矩形状のセラミック板で形成
されているとともに、主面には導体層によってチップボ
ンディング部２０および複数のリード２１が設けられて
いる。前記リード２１の内端は、前記チップボンディン
グ部２０の周辺近傍に臨んでいる。また、リード２１の
外端は、ベース３に穿たれた挿入孔２２の内壁に設けら
れた導体層２３に接続されている。前記挿入孔２２に
は、導電性のピン２が挿入接続されている。このピン２
は前記導体層２３やリード２１に電気的に接続されてい
る。また、各リード２１は内端部分を除く部分が絶縁性
のガラス膜２４で被われている。前記ガラス膜２４で被
われないリード２１の内端部分やチップボンディング部
２０の表面は、ニッケル，金の二層構造のメッキ膜（図
示せず）に被われている。The base 3 is formed of a rectangular ceramic plate, and a chip bonding portion 20 and a plurality of leads 21 are provided on the main surface by a conductor layer. The inner ends of the leads 21 face the vicinity of the periphery of the chip bonding portion 20. The outer end of the lead 21 is connected to the conductor layer 23 provided on the inner wall of the insertion hole 22 formed in the base 3. A conductive pin 2 is inserted and connected to the insertion hole 22. This pin 2
Are electrically connected to the conductor layer 23 and the leads 21. Further, each lead 21 is covered with an insulating glass film 24 except the inner end portion. The inner end portion of the lead 21 and the surface of the chip bonding portion 20 which are not covered with the glass film 24 are covered with a plating film (not shown) having a two-layer structure of nickel and gold.
【００１５】ガラス封止型半導体装置の製造において
は、前記ベース３が用意され、前記チップボンディング
部２０に半導体チップ１０が、たとえばＡｕ−Ｓｉ共晶
合金層によって固定される。また、前記半導体チップ１
０の図示しない電極と、リード２１の内端は導電性のワ
イヤ１１によって電気的に接続される。In manufacturing a glass-sealed semiconductor device, the base 3 is prepared, and the semiconductor chip 10 is fixed to the chip bonding portion 20 by, for example, an Au-Si eutectic alloy layer. In addition, the semiconductor chip 1
An electrode (not shown) of 0 and the inner end of the lead 21 are electrically connected by a conductive wire 11.
【００１６】つぎに、図３に示すように、前記ベース３
上にキャップ４が位置決めして重ね合わされる。また、
図示はしないが、前記ベース３とキャップ４はクリップ
でクランプされ、リフロー炉に入れられ封止処理され
る。前記ベース３に対するキャップ４の重ね合わせ状態
においては、図３および図４に示すように、スリット１
４部分は、中空部７とベース３およびキャップ４とから
なるパッケージ１の外部とを連通するガス放出孔３０を
形成することになる。したがって、加熱処理によって、
キャップ４の接着面１２に設けられたガラス膜１３およ
びベース３主面のガラス膜２４が軟化溶融して一体化し
た初期の状態においても、ガス放出孔３０は塞がらな
い。この結果、中空部７の空気や新たに発生したガス
は、熱による膨張によって前記ガス放出孔３０からパッ
ケージ１の外に抜ける。また、各ガス放出孔３０は、ガ
ラス膜１３やガラス膜２４の溶融が進み、図６に示すよ
うに、溶けたガラス３１がスリット１４内に流入するこ
とによって塞がる。したがって、キャップ４の接着面１
２全域が接着された後に、ガス放出孔３０が塞がること
になる。この結果、中空部７内に閉じ込められたガス
は、高温状態で封入されることから希薄であり、水分や
ガラス等から放出した配線層の腐食を促進させるガスは
殆ど存在しなくなる。図５は封止が完了したガラス封止
型半導体装置を示す断面図である。Next, as shown in FIG.
The cap 4 is positioned and superposed on the top. Also,
Although not shown, the base 3 and the cap 4 are clamped by a clip, put in a reflow furnace and sealed. When the cap 4 is superposed on the base 3, as shown in FIGS.
The four portions form the gas release hole 30 that communicates the hollow portion 7 with the outside of the package 1 including the base 3 and the cap 4. Therefore, by heat treatment,
Even in the initial state in which the glass film 13 provided on the bonding surface 12 of the cap 4 and the glass film 24 on the main surface of the base 3 are softened and melted and integrated, the gas release hole 30 is not blocked. As a result, the air in the hollow portion 7 and the newly generated gas escape to the outside of the package 1 from the gas release hole 30 due to expansion due to heat. Further, the gas release holes 30 are closed by the melting of the glass film 13 and the glass film 24 and the melted glass 31 flowing into the slits 14 as shown in FIG. Therefore, the adhesive surface 1 of the cap 4
After the two areas are bonded together, the gas release hole 30 is closed. As a result, the gas trapped in the hollow portion 7 is rare because it is sealed in at a high temperature, and there is almost no gas that promotes corrosion of the wiring layer released from water or glass. FIG. 5 is a sectional view showing the glass-sealed semiconductor device in which the sealing is completed.
【００１７】[0017]
【発明の効果】（１）本発明のガラス封止型半導体装置
の製造方法によれば、キャップにスリットを設け、封止
時にパッケージの中空部からパッケージ外に膨張したガ
スが抜けるようなガス放出孔を設けて封止を行うことか
ら、パッケージの中空部に配線層の腐食を促進させるよ
うなガスが存在し難くなり、封止信頼性が高くなるとい
う効果が得られる。(1) According to the method for manufacturing a glass-sealed semiconductor device of the present invention, the cap is provided with a slit so that the expanded gas escapes from the hollow portion of the package to the outside of the package during sealing. Since the holes are provided for sealing, it becomes difficult for a gas that promotes corrosion of the wiring layer to exist in the hollow portion of the package, and the sealing reliability is improved.
【００１８】（２）上記（１）により、本発明のガラス
封止型半導体装置の製造方法によれば、封止時にパッケ
ージの中空部からパッケージ外に膨張したガスが抜ける
ようなガス放出孔を設けて封止を行うが、このガス放出
孔は最も最後にガラスによって塞がれるため、中空部内
のガスの膨張圧によって接着状態にある溶融状態のガラ
ス層内を無理にガスが突き抜けるようなこともなくな
り、このガスの突き抜けによるガス抜け孔残留に起因す
る耐湿性の低下を防止できるという効果が得られる。(2) According to the above method (1), according to the method of manufacturing a glass-sealed semiconductor device of the present invention, a gas release hole through which the expanded gas escapes from the hollow portion of the package to the outside of the package at the time of sealing. Although it is provided and sealed, the gas release hole is closed at the end by the glass, so that the expansion pressure of the gas in the hollow part may force the gas to penetrate through the molten glass layer in the bonded state. As a result, it is possible to obtain an effect that it is possible to prevent the deterioration of the moisture resistance due to the residual gas escape holes due to the penetration of the gas.
【００１９】（３）上記（１）および（２）により、本
発明によれば、気密性が高く封止信頼性の高いガラス封
止型半導体装置の製造方法を提供することができるとい
う相乗効果が得られる。(3) Due to the above (1) and (2), according to the present invention, it is possible to provide a method of manufacturing a glass-sealed semiconductor device having a high hermeticity and a high sealing reliability. Is obtained.
【００２０】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
前記実施例ではスリットをキャップ側に設けたが、ベー
ス側に設けても前記実施例同様な効果が得られる。ま
た、スリットは複数設けても良い。また、図７に示すよ
うに、ベース３側に十文字方向に部分的に延在する突状
４０を設け、ベース３とキャップ４との重ね合わせ面に
０．５〜１．０ｍｍ程度の隙間４１を形成し、この隙間
４１をガス放出孔３０としても良い。この場合、封止が
終了した状態におけるガラス層５の厚さは２．０ｍｍ程
度とし、気密的に封止が行えるようにする。また、ガス
放出孔３０を形成するものとしては、図示はしないが突
起をベース３やキャップ４に点在させる構造であっても
前記実施例同様な効果が得られる。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say, for example,
Although the slit is provided on the cap side in the above embodiment, the same effect as that of the above embodiment can be obtained by providing the slit on the base side. Also, a plurality of slits may be provided. In addition, as shown in FIG. 7, a protrusion 40 that partially extends in the cross direction is provided on the base 3 side, and a gap 41 of about 0.5 to 1.0 mm is formed on the overlapping surface of the base 3 and the cap 4. And the gap 41 may be used as the gas release hole 30. In this case, the thickness of the glass layer 5 in the sealed state is set to about 2.0 mm so that the sealing can be performed in an airtight manner. Further, although not shown in the figure for forming the gas discharge holes 30, the same effect as in the above embodiment can be obtained even if the structure is such that projections are scattered on the base 3 and the cap 4.
【００２１】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるガラス
封止型半導体装置の製造方法について説明したが、それ
に限定されるものではない。本発明はガラスによって二
物品を貼り合わせる技術には適用できる。In the above description, the invention made by the present inventor was mainly described as a method of manufacturing a glass-sealed semiconductor device, which is the field of application of the invention, but the invention is not limited thereto. INDUSTRIAL APPLICABILITY The present invention can be applied to a technique for bonding two articles by glass.
【図１】本発明の一実施例によるガラス封止型半導体装
置の製造方法によって製造されたガラス封止型半導体装
置の概要を示す斜視図である。FIG. 1 is a perspective view showing an outline of a glass-sealed semiconductor device manufactured by a method of manufacturing a glass-sealed semiconductor device according to an embodiment of the present invention.
【図２】本発明のガラス封止型半導体装置における裏返
し状態のキャップを示す斜視図である。FIG. 2 is a perspective view showing the cap in the upside-down state in the glass-sealed semiconductor device of the present invention.
【図３】本発明のガラス封止型半導体装置の製造方法に
おいて、ベース上にキャップを重ね合わせた状態を示す
断面図である。FIG. 3 is a cross-sectional view showing a state in which a cap is superposed on a base in the method for manufacturing a glass-sealed semiconductor device of the present invention.
【図４】本発明のガラス封止型半導体装置の製造方法に
おいて、スリットによってガス抜き孔が形成された状態
を示す一部の断面図である。FIG. 4 is a partial cross-sectional view showing a state in which a gas vent hole is formed by a slit in the method for manufacturing a glass-sealed semiconductor device of the present invention.
【図５】本発明のガラス封止型半導体装置の製造方法に
おいて、加熱処理によって封着が行われた完成状態のガ
ラス封止型半導体装置を示す断面図である。FIG. 5 is a cross-sectional view showing a completed glass-sealed semiconductor device sealed by heat treatment in the method for manufacturing a glass-sealed semiconductor device of the present invention.
【図６】本発明のガラス封止型半導体装置の製造方法に
おいて、スリットによるガス抜き孔が塞がれた状態を示
す一部の断面図である。FIG. 6 is a partial cross-sectional view showing a state in which a gas vent hole by a slit is closed in the method for manufacturing a glass-sealed semiconductor device of the present invention.
【図７】本発明の他の実施例によるガラス封止型半導体
装置の製造状態を示す模式的正面図である。FIG. 7 is a schematic front view showing a manufacturing state of a glass-sealed semiconductor device according to another embodiment of the present invention.
１…パッケージ、２…ピン、３…ベース、４…キャッ
プ、５…ガラス層、６…痕跡、７…中空部（キャビテ
ィ）、９…窪み（キャビティ）、１０…半導体チップ、
１１…ワイヤ、１２…接着面、１３…ガラス（ガラス
膜）、１４…スリット、２０…チップボンディング部、
２１…リード、２２…挿入孔、２３…導体層、２４…ガ
ラス膜、３０…ガス放出孔、３１…溶けたガラス、４０
…突状、４１…隙間。1 ... Package, 2 ... Pin, 3 ... Base, 4 ... Cap, 5 ... Glass layer, 6 ... Trace, 7 ... Hollow part (cavity), 9 ... Recess (cavity), 10 ... Semiconductor chip,
11 ... Wire, 12 ... Adhesive surface, 13 ... Glass (glass film), 14 ... Slit, 20 ... Chip bonding part,
21 ... Lead, 22 ... Insertion hole, 23 ... Conductor layer, 24 ... Glass film, 30 ... Gas release hole, 31 ... Molten glass, 40
… Protrusion, 41… Gap.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小原 哲治 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 細江 英之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tetsuji Ohara 5-20-1 Kamimizuhoncho, Kodaira-shi, Tokyo Hiritsu Cho-LS Engineering Co., Ltd. (72) Inventor Hideyuki Hosoe Ome, Tokyo 2326 Imai, Ichi, Hitachi, Ltd. Device Development Center
Claims (2)
ースを用意する工程と、前記ベースの主面側にキャップ
を重ねて前記半導体チップ等を被う工程と、前記ベース
および／またはキャップの接着面にあらかじめ設けられ
たガラスを溶融して前記ベースにキャップを気密的に封
止する工程とを有するガラス封止型半導体装置の製造方
法であって、前記ベースとキャップを重ね合わせた際形
成された中空部とパッケージ外とを連通するガス放出孔
が形成されるように凹凸部を前記ベースおよび／または
キャップの接着面に設けておき、その後封止を行うこと
を特徴とするガラス封止型半導体装置の製造方法。1. A step of preparing a base on which a semiconductor chip or the like is mounted on a main surface, a step of overlaying a cap on the main surface side of the base to cover the semiconductor chip or the like, and the base and / or the cap. A method of manufacturing a glass-sealed semiconductor device, the method including the step of melting glass provided in advance on an adhesive surface of the substrate and hermetically sealing the cap on the base, wherein the base and the cap are superposed on each other. A glass sealing characterized in that a concavo-convex portion is provided on the adhesive surface of the base and / or the cap so that a gas discharge hole that communicates the formed hollow portion with the outside of the package is formed, and then sealing is performed. Method of manufacturing static semiconductor device.
成されていることを特徴とする請求項１記載のガラス封
止型半導体装置の製造方法。2. The method for manufacturing a glass-sealed semiconductor device according to claim 1, wherein the gas discharge holes are mainly formed by slits.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26357493A JPH07122670A (en) | 1993-10-21 | 1993-10-21 | Fabrication of glass sealed semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26357493A JPH07122670A (en) | 1993-10-21 | 1993-10-21 | Fabrication of glass sealed semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07122670A true JPH07122670A (en) | 1995-05-12 |
Family
ID=17391449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26357493A Withdrawn JPH07122670A (en) | 1993-10-21 | 1993-10-21 | Fabrication of glass sealed semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07122670A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7192801B2 (en) | 2002-06-26 | 2007-03-20 | Sony Corporation | Printed circuit board and fabrication method thereof |
| JP2012034086A (en) * | 2010-07-29 | 2012-02-16 | Nippon Dempa Kogyo Co Ltd | Method of manufacturing piezoelectric device and piezoelectric device |
| JP2013016657A (en) * | 2011-07-04 | 2013-01-24 | Seiko Epson Corp | Manufacturing method of package for electronic device, electronic device, and electronic apparatus |
| JP2013016659A (en) * | 2011-07-04 | 2013-01-24 | Seiko Epson Corp | Manufacturing method of package for electronic device, electronic device, and electronic apparatus |
| JP2013179228A (en) * | 2012-02-29 | 2013-09-09 | Seiko Epson Corp | Method for manufacturing electronic device and electronic equipment |
| JP2015159332A (en) * | 2015-05-12 | 2015-09-03 | セイコーエプソン株式会社 | Manufacturing method of electronic device, and electronic apparatus |
| KR20170047674A (en) * | 2015-10-23 | 2017-05-08 | 삼성전기주식회사 | Package substrate and manufacturing method thereof |
| CN107408536A (en) * | 2015-03-11 | 2017-11-28 | 田中贵金属工业株式会社 | Electronic component sealing cap |
-
1993
- 1993-10-21 JP JP26357493A patent/JPH07122670A/en not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7192801B2 (en) | 2002-06-26 | 2007-03-20 | Sony Corporation | Printed circuit board and fabrication method thereof |
| JP2012034086A (en) * | 2010-07-29 | 2012-02-16 | Nippon Dempa Kogyo Co Ltd | Method of manufacturing piezoelectric device and piezoelectric device |
| JP2013016657A (en) * | 2011-07-04 | 2013-01-24 | Seiko Epson Corp | Manufacturing method of package for electronic device, electronic device, and electronic apparatus |
| JP2013016659A (en) * | 2011-07-04 | 2013-01-24 | Seiko Epson Corp | Manufacturing method of package for electronic device, electronic device, and electronic apparatus |
| JP2013179228A (en) * | 2012-02-29 | 2013-09-09 | Seiko Epson Corp | Method for manufacturing electronic device and electronic equipment |
| CN107408536A (en) * | 2015-03-11 | 2017-11-28 | 田中贵金属工业株式会社 | Electronic component sealing cap |
| JP2015159332A (en) * | 2015-05-12 | 2015-09-03 | セイコーエプソン株式会社 | Manufacturing method of electronic device, and electronic apparatus |
| KR20170047674A (en) * | 2015-10-23 | 2017-05-08 | 삼성전기주식회사 | Package substrate and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4727633A (en) | Method of securing metallic members together | |
| KR910006948B1 (en) | Metallization layer structure formed on aluminum nitride ceramics and method of producing the metallization layer structure | |
| JPH08279591A (en) | Semiconductor device and its manufacture | |
| JPH07122670A (en) | Fabrication of glass sealed semiconductor device | |
| JP3392992B2 (en) | Semiconductor package | |
| JPH02246359A (en) | Semiconductor device | |
| JP2002329825A (en) | Method of removing uncontrolled void in adhesive layer of sheet | |
| US5006143A (en) | Method of producing a joined article through bonding with low melting point glass | |
| JP2936819B2 (en) | IC chip mounting structure | |
| JP2003133366A (en) | Semiconductor device and manufacturing method therefor | |
| JPH05211256A (en) | Semiconductor device | |
| KR100237912B1 (en) | Packaged semiconductor, semiconductor device made therewith and method for making same | |
| JPH0228351A (en) | Semiconductor device | |
| JP2000252391A (en) | Wiring board for mounting semiconductor device and its mounting structure | |
| JPS59111350A (en) | Semiconductor device | |
| JP2822506B2 (en) | Method for manufacturing semiconductor device | |
| JP2715974B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS6224646A (en) | Semiconductor device | |
| JPS6329960A (en) | Lead frame for resin seal type semiconductor device | |
| JPH0574776A (en) | Mounting structure of semiconductor device | |
| JP2546191B2 (en) | Tape for semiconductor device TAB | |
| JPS6095944A (en) | Plug-in package and manufacture thereof | |
| JP2675077B2 (en) | Lead frame for semiconductor device | |
| EP0409004A2 (en) | Low-melting point glass sealed semiconductor device and method of manufacturing the same | |
| JPS62285456A (en) | Lead frame for glass seal type semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |