JPH07120935B2 - Switching circuit - Google Patents
Switching circuitInfo
- Publication number
- JPH07120935B2 JPH07120935B2 JP13956786A JP13956786A JPH07120935B2 JP H07120935 B2 JPH07120935 B2 JP H07120935B2 JP 13956786 A JP13956786 A JP 13956786A JP 13956786 A JP13956786 A JP 13956786A JP H07120935 B2 JPH07120935 B2 JP H07120935B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- control
- effect transistor
- input
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、電界効果形トランジスタを使用したスイッチ
ング回路に関するものである。Description: TECHNICAL FIELD The present invention relates to a switching circuit using a field effect transistor.
従来の技術 近年、信号の切換回路にメカニカルスイッチを使用する
ことより電子スイッチ回路として、トランジスタスイッ
チ回路、電界効果形トランジスタスイッチ回路を使用す
ることが増してきている。これは、電子スイッチ回路の
方がスイッチングのタイミングを取りやすいこと、また
近年半導体素のコストが安くなってきていること、また
信頼性が高い等非常に利点が多いこと等の理由による。
しかし電子切換スイッチング回路は使用条件が狭く、最
大使用電圧、ON抵抗等を考えるとまだまだメカニカルス
イッチに劣る所がある。2. Description of the Related Art In recent years, a transistor switch circuit and a field effect transistor switch circuit have been increasingly used as an electronic switch circuit by using a mechanical switch for a signal switching circuit. This is because the electronic switch circuit has easier switching timing, the cost of the semiconductor element has become cheaper in recent years, and there are many advantages such as high reliability.
However, electronic switching circuits have narrow operating conditions, and there are still some inferiors to mechanical switches when considering the maximum operating voltage and ON resistance.
例えば第3図に示す従来の電界効果形トランジスタスイ
ッチング回路で入力信号を遮断する場合、入力端子1と
出力端子3の間はPチャンネル電界効果形トランジスタ
2の入力電極4と出力電極5が挿入されており、電界効
果形トランジスタ2の制御電極6には制御端子11より+
VGの制御電圧が抵抗10,ダイオード8を通じ印加されて
入力電極4と出力電極5を遮断するよう構成されてい
る。For example, when the input signal is cut off by the conventional field effect transistor switching circuit shown in FIG. 3, the input electrode 4 and the output electrode 5 of the P channel field effect transistor 2 are inserted between the input terminal 1 and the output terminal 3. Therefore, the control electrode 6 of the field effect transistor 2 has a +
The control voltage of V G is applied through the resistor 10 and the diode 8 to cut off the input electrode 4 and the output electrode 5.
発明が解決しようとする問題点 しかし、第3図の電界効果形トランジスタスイッチング
回路で扱える入力信号は制御電圧+VGで制御される。そ
れを第4図に示す。However, the input signal that can be handled by the field effect transistor switching circuit of FIG. 3 is controlled by the control voltage + V G. It is shown in FIG.
第4図は第3図の電界効果形トランジスタスイッチング
回路遮断時の制御電圧+VGと入力信号19の関係を示すも
ので、常に入力信号の波高値より電界効果形トランジス
タのカットオフ電圧VPだけ高い制御電圧+VGが電界効果
形トランジスタの制御電極に印加されていないと、完全
に入力信号を遮断することができない。すなわち制御電
圧5Vで、波高値30Vの入力信号を遮断することはできな
い。FIG. 4 shows the relationship between the control voltage + V G and the input signal 19 when the field effect transistor switching circuit of FIG. 3 is cut off. Only the cutoff voltage V P of the field effect transistor is always higher than the peak value of the input signal. Unless the high control voltage + V G is applied to the control electrode of the field effect transistor, the input signal cannot be completely cut off. That is, a control voltage of 5V cannot cut off an input signal with a peak value of 30V.
本発明は、かかる点に鑑みてなされたもので、簡単な回
路構成で扱う入力信号の波高値より低い制御電圧で電界
効果形トランジスタスイッチング回路を完全に遮断する
ことを目的としている。The present invention has been made in view of the above points, and an object thereof is to completely cut off a field effect transistor switching circuit with a control voltage lower than the peak value of an input signal handled by a simple circuit configuration.
問題点を解決するための手段 本発明は、上記問題点を解決するため電界効果形トラン
ジスタの制御電極と出力電極の間にコンデンサを、前記
制御電極と制御端子の間に制御電流阻止ダイオードと抵
抗の直列回路を、前記ダイオードと抵抗の接続部と入力
電極の間にインピーダンス素子を接続したことにより、
入力信号の波高値より小さい制御電圧で、電界効果形ト
ランジスタを遮断する回路を得るものである。Means for Solving the Problems In order to solve the above problems, the present invention provides a capacitor between a control electrode and an output electrode of a field effect transistor, and a control current blocking diode and a resistor between the control electrode and a control terminal. By connecting an impedance element between the input circuit and the series connection circuit of the diode and the resistor,
A circuit for cutting off a field effect transistor with a control voltage smaller than the peak value of an input signal is obtained.
作用 本発明は、上記した構成により制御電極と制御端子の間
のダイオードと抵抗の接続部には、入力電極からインピ
ーダンス素子を通じて来る入力信号と、制御端子に印加
され抵抗を通じて来る制御電圧が重畳され、ダイオード
を通じ制御電極と出力電極間のコンデンサに電荷を貯
え、制御電極と入力電極あるいは出力電極との電位差を
常に電界効果形トランジスタのカットオフ電圧以上に保
つことができるため、入力信号の波高値より小さい制御
電圧で電界効果形トランジスタを遮断することができ
る。Action According to the present invention, the input signal coming from the input electrode through the impedance element and the control voltage applied to the control terminal through the resistor are superimposed on the diode-resistor connection between the control electrode and the control terminal. , The electric charge can be stored in the capacitor between the control electrode and the output electrode through the diode, and the potential difference between the control electrode and the input electrode or the output electrode can always be kept above the cut-off voltage of the field effect transistor. The field effect transistor can be turned off with a smaller control voltage.
実 施 例 第1図は本発明のスイッチング回路の一実施例を示す回
路図である。第1図において入力端子1と出力端子3の
間にPチャンネル電界効果形トランジスタ2の入力電極
4と出力電極5を挿入してあり、出力端子3とアース間
には負荷抵抗13が接続されている。電界効果形トランジ
スタ2の制御電極6と出力電極5の間はコンデンサ7,ま
た制御電極6と制御端子11の間は制御電流阻止ダイオー
ド8と抵抗10の直列回路が挿入され、そのダイオード8
と抵抗10の接合点9と入力電極4の間にインピーダンス
素子12が素入されている。この構成で制御端子11に電界
効果形トランジスタ2のカットオフ電圧以上、あるいは
以下の制御電圧を印加することにより電界効果形トラン
ジスタ2をOFF,ON制御する。Practical Example FIG. 1 is a circuit diagram showing an example of a switching circuit of the present invention. In FIG. 1, the input electrode 4 and the output electrode 5 of the P-channel field effect transistor 2 are inserted between the input terminal 1 and the output terminal 3, and the load resistor 13 is connected between the output terminal 3 and the ground. There is. A capacitor 7 is inserted between the control electrode 6 and the output electrode 5 of the field effect transistor 2, and a series circuit of a control current blocking diode 8 and a resistor 10 is inserted between the control electrode 6 and the control terminal 11.
An impedance element 12 is inserted between the junction 9 of the resistor 10 and the resistor 10 and the input electrode 4. With this configuration, the field-effect transistor 2 is controlled to be turned off and on by applying a control voltage above or below the cutoff voltage of the field-effect transistor 2 to the control terminal 11.
第2図は第1図の回路構成の動作説明図である。いま第
2図の15に示す制御電圧+VPが制御端子11に印加され、
入力電極4に第2図14に示す入力信号が入力端子1より
印加されている時は、入力電極4からインピーダンス素
子12を通じた入力信号と制御端子11より抵抗11を通じて
来る制御電圧+VPが接合点9に重畳されその制御電圧波
形は第2図16で示す波形となる。この時インピーダンス
素子12のインピーダンスを低く、抵抗10を高抵抗に設定
することで接合点9の信号は入力電極4に印加された入
力信号と振幅を同じに、またインピーダンス素子12に直
流カット用コンデンサを使用することで接合点9の直流
電位を制御端子11に印加された制御電圧+VPにすること
ができる。また電界効果形トランジスタの入力電極ある
いは出力電極と制御電極間には第5図に示すC1,C2の電
極間容量が存在し、その値は数PF以下であり、C1とC2の
容量はほぼ等しい。このため第1図の出力電極5と制御
電極6の合成容量C7+C21には、接合部9の正の電位に
よりQ1=(V1n+VP)(C7+C21)の電荷を貯え、入力電
極4と制御電極6の容量C20にはQ2=VPC20の電荷が貯え
られる。また接合部9が負の電位になった時は、電荷Q1
はダイオード8により接合部9への流出を阻止されるた
め、入力電極4と制御電極6の容量C20に移動するだけ
で、Q1とQ2の電荷量の和は変わらない。そのため制御電
極6の電位は一番低い時でその時の電位をVxとすると となる。この時に制御電極6よりのリーク電流(ダイオ
ード8の接合容量あるいは逆方向リーク電流、プリント
基板上の浮遊容量等)がなくC20=C21とするとコンデン
サC7を省いても、Vx=VPとなり制御電極6の電位は第2
図17に示すようになり常に電界効果形トランジスタ2の
カットオフ電圧VPを保つため入力電極4と出力電極5は
OFF状態を保つことができる。しかし実際にはダイオー
ド8の接合容量1〜2PF程度、プリント基板の浮遊容量
のため、コンデンサC7がなければ負の入力信号時に電界
効果形トランジスタのカットオフ電圧VPを保つことがで
きなくなり入力信号に歪を発生する。次にこの電界効果
形トランジスタ2をONする時は制御端子11にカットオフ
電圧VP以下の制御電圧を印加することにより入力電極4,
出力電極5と制御電極6の電位は常にカットオフ電圧VP
以下に保たれるため電界効果形トランジスタ2は常にON
状態となる。FIG. 2 is an operation explanatory diagram of the circuit configuration of FIG. Now, the control voltage + V P shown by 15 in FIG. 2 is applied to the control terminal 11,
When the input signal shown in FIG. 2 is applied to the input electrode 4 from the input terminal 1, the input signal from the input electrode 4 through the impedance element 12 and the control voltage + V P coming from the control terminal 11 through the resistor 11 are joined. The control voltage waveform superimposed on the point 9 becomes the waveform shown in FIG. At this time, the impedance of the impedance element 12 is set low and the resistance 10 is set to a high resistance so that the signal at the junction point 9 has the same amplitude as the input signal applied to the input electrode 4, and the impedance element 12 has a DC cut capacitor. Is used, the DC potential at the junction point 9 can be made the control voltage + V P applied to the control terminal 11. Also, there is an interelectrode capacitance of C 1 and C 2 shown in Fig. 5 between the input electrode or output electrode of the field effect transistor and the control electrode, and the value is less than several P F , and C 1 and C 2 The capacities of are almost equal. Therefore, in the combined capacitance C 7 + C 21 of the output electrode 5 and the control electrode 6 of FIG. 1, the electric charge of Q 1 = (V 1n + V P ) (C 7 + C 21 ) is stored due to the positive potential of the junction 9. The electric charge of Q 2 = V P C 20 is stored in the capacitance C 20 of the input electrode 4 and the control electrode 6. When the junction 9 becomes negative potential, the charge Q 1
Since the diode 8 is prevented from flowing out to the junction 9 by the diode 8, it only moves to the capacitance C 20 of the input electrode 4 and the control electrode 6, and the sum of the charge amounts of Q 1 and Q 2 does not change. Therefore, when the potential of the control electrode 6 is the lowest and the potential at that time is V x Becomes At this time, if there is no leakage current from the control electrode 6 (junction capacitance of the diode 8 or reverse leakage current, stray capacitance on the printed circuit board, etc.) and C 20 = C 21 , then even if the capacitor C 7 is omitted, V x = V It becomes P and the potential of the control electrode 6 is the second
As shown in FIG. 17, in order to maintain the cut-off voltage V P of the field effect transistor 2 at all times, the input electrode 4 and the output electrode 5 are
The OFF state can be maintained. However, due to the junction capacitance of 1 to 2 PF of the diode 8 and the stray capacitance of the printed circuit board, the cut-off voltage V P of the field effect transistor cannot be maintained at the time of a negative input signal unless the capacitor C 7 is provided. Distorts the signal. Next, when turning on the field effect transistor 2, by applying a control voltage equal to or lower than the cutoff voltage V P to the control terminal 11, the input electrode 4,
The potentials of the output electrode 5 and the control electrode 6 are always the cutoff voltage V P.
Field effect transistor 2 is always ON because it is kept below
It becomes a state.
この実施例では電界効果形トランジスタをPチャンネル
電界効果形トランジスタで示しているがNチャンネル電
界効果形トランジスタを用いて制御電流阻止ダイオード
の極性を逆に接続することで同じ効果が得られる。In this embodiment, the field effect transistor is shown as a P channel field effect transistor, but the same effect can be obtained by connecting the polarity of the control current blocking diode in reverse using an N channel field effect transistor.
発明の効果 以上のように本発明のスイッチング回路によれば、きわ
めて簡単な回路構成を、過大入力信号を非常に低い制御
電圧で電界効果形トランジスタをON,OFF制御することが
でき、実用的に見てきわめて有用である。As described above, according to the switching circuit of the present invention, the field effect transistor can be controlled to be turned on and off with an extremely simple circuit configuration at a very low control voltage for an excessive input signal. Very useful to see.
【図面の簡単な説明】 第1図は本発明の一実施例におけるスイッチング回路を
示す回路図、第2図は第1図の動作説明を示すための波
形図、第3図は従来のスイッチング回路の回路図、第4
図は第3図の動作説明を示すための波形図、第5図は電
界効果形トランジスタの電極容量を示す回路図である。 1……入力端子、2……電界効果形トランジスタ、3…
…出力端子、4……入力電極、5……出力電極、6……
制御電極、11……制御端子、12……インピーダンス素
子。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram showing a switching circuit in an embodiment of the present invention, FIG. 2 is a waveform diagram for explaining the operation of FIG. 1, and FIG. 3 is a conventional switching circuit. Circuit diagram of the fourth
FIG. 5 is a waveform diagram for explaining the operation of FIG. 3, and FIG. 5 is a circuit diagram showing the electrode capacitance of the field effect transistor. 1 ... Input terminal, 2 ... Field-effect transistor, 3 ...
… Output terminal, 4 …… input electrode, 5 …… output electrode, 6 ……
Control electrode, 11 ... Control terminal, 12 ... Impedance element.
Claims (1)
ンジスタの入力電極と出力電極を挿入し、前記電界効果
形トランジスタの制御電極と前記出力電極の間にコンデ
ンサを接続し、前記電界効果形トランジスタと制御端子
との間に、前記電界効果形トランジスタの制御電極に接
続した制御電流阻止ダイオードと前記制御端子に接続し
た抵抗とよりなる直列回路を接続し、前記ダイオードと
前記抵抗の接続部と前記入力電極の間にインピーダンス
素子を接続したことを特徴とするスイッチング回路。1. An input electrode and an output electrode of a field-effect transistor are inserted between an input terminal and an output terminal, and a capacitor is connected between the control electrode and the output electrode of the field-effect transistor. -Type transistor and a control terminal, a series circuit composed of a control current blocking diode connected to the control electrode of the field-effect transistor and a resistor connected to the control terminal is connected, and a connecting portion between the diode and the resistance is connected. A switching circuit, wherein an impedance element is connected between the input electrode and the input electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13956786A JPH07120935B2 (en) | 1986-06-16 | 1986-06-16 | Switching circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13956786A JPH07120935B2 (en) | 1986-06-16 | 1986-06-16 | Switching circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62295512A JPS62295512A (en) | 1987-12-22 |
JPH07120935B2 true JPH07120935B2 (en) | 1995-12-20 |
Family
ID=15248273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13956786A Expired - Lifetime JPH07120935B2 (en) | 1986-06-16 | 1986-06-16 | Switching circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07120935B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2836688B2 (en) * | 1987-09-11 | 1998-12-14 | 富士通株式会社 | Analog switch circuit and adjustment method thereof |
DE10331804A1 (en) * | 2003-06-30 | 2005-02-03 | Rohde & Schwarz Gmbh & Co. Kg | Electronic switch |
JP5101991B2 (en) * | 2007-10-30 | 2012-12-19 | ローム株式会社 | Analog switch and selector circuit using the same |
TWI606692B (en) * | 2012-05-28 | 2017-11-21 | Sony Corp | Single-phase differential conversion circuit, balanced unbalanced adapter, switch and communication device for controlling balanced unbalanced adapter |
-
1986
- 1986-06-16 JP JP13956786A patent/JPH07120935B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS62295512A (en) | 1987-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0110130B1 (en) | Circuit producing an output free from a leakage between output and input ends | |
JPS5832538B2 (en) | Separate semiconductor gate control circuit | |
US2644896A (en) | Transistor bistable circuit | |
SE441559B (en) | FASTTILLSTANDSOMKOPPLARE | |
US3201602A (en) | Multivibrator employing voltage controlled variable capacitance element in a couplingnetwork | |
US4178558A (en) | DC Level clamping circuit | |
JPH07120935B2 (en) | Switching circuit | |
US3585407A (en) | A complementary transistor switch using a zener diode | |
EP0084259B1 (en) | Sample & hold circuit | |
US3980901A (en) | Trigger pulse generator circuit | |
US3603814A (en) | Series-shunt type semiconductor chopper | |
US3465171A (en) | Signal limiting apparatus | |
JP2563259B2 (en) | Switching circuit | |
US3593198A (en) | Solid-state free running triangle waveform generator | |
JPS5953726B2 (en) | Sawtooth wave generator | |
JPS6114202Y2 (en) | ||
JP2973654B2 (en) | Static auxiliary relay circuit | |
JPH056640Y2 (en) | ||
SU1262716A1 (en) | Logic "and" circuit | |
SU1367069A1 (en) | Device for recording information employing bistable switches | |
JPH07120965B2 (en) | electric circuit | |
JPH0681024B2 (en) | Analog switch circuit | |
KR810001513B1 (en) | Constant voltage sensing and delaying circuit | |
JP3482455B2 (en) | Gate Charge Recovery Circuit for Gate Driven Semiconductor Devices | |
JPH0250615A (en) | Reset circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |