KR810001513B1 - Constant voltage sensing and delaying circuit - Google Patents

Constant voltage sensing and delaying circuit Download PDF

Info

Publication number
KR810001513B1
KR810001513B1 KR1019800000771A KR800000771A KR810001513B1 KR 810001513 B1 KR810001513 B1 KR 810001513B1 KR 1019800000771 A KR1019800000771 A KR 1019800000771A KR 800000771 A KR800000771 A KR 800000771A KR 810001513 B1 KR810001513 B1 KR 810001513B1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
potential
transistors
capacitor
Prior art date
Application number
KR1019800000771A
Other languages
Korean (ko)
Inventor
엄성현
Original Assignee
주식회사 금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 허신구 filed Critical 주식회사 금성사
Priority to KR1019800000771A priority Critical patent/KR810001513B1/en
Application granted granted Critical
Publication of KR810001513B1 publication Critical patent/KR810001513B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/24—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage
    • H02H3/243—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage for DC systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

The supervisory and delaying cct. for use in a digital system is composed of a supervisory cct. part(CKT1) comprising zener diodes (Dz1-Dz3), diodes (D1-D4), resistors (R1-R7) and TRs (Q1,Q2) and a delaying cct. part (CKT2) comprising diodes (D5-D8), capacitors (C1-C2), resistors (R8-R13) and TRs (Q3,Q4). The TRs (Q3,Q4) are reciprocally operated with each other by ON - OFF action of the TRs (Q1,Q2). If one of the applied voltages (+V1,+V2,-V3) is in an abnormal state, the TR(Q4) is cut off and the supply voltage applied to the digital system is cut off or delayed until the applied voltages become normal state. Thus the misoperation of the digital system due to the accident of the applied voltages can be prevented.

Description

정전원 감지 및 지연회로Power Source Detection and Delay Circuit

제1도는 본 발명의 회로도.1 is a circuit diagram of the present invention.

제2도는 본 회로를 설명하기 위한 각 시간당 노우드(node)점의 전위 파형도.2 is a potential waveform diagram of a node point per hour for explaining the present circuit.

본 발명은 정전원 감지 및 지연회로에 관한 것으로, 마이크로 푸로세서를 이용한 디지탈 시스템와 같이 정격전압에 약간의 이상이 생기면 오동작 할 우려가 있는 전자기기에 다이오드와 제너 다이오드, 콘덴서를 트란지스터에 연결 접속하여서, 전원 인가후 불안정한 전압이 될때나, 인가되는 다수의 전압중에 어느 하나라도 이상이 생길 경우 각 트란지스터를 ＂ON＂ ＂OFF＂ 시킴으로써 오동작의 우려가 있는 후단의 시스템이 안정된 동작을 하도록 한 것이다.The present invention relates to an electrostatic source sensing and delay circuit, and connects a diode, a zener diode, and a capacitor to a transistor in an electronic device that may malfunction if a slight abnormality occurs in the rated voltage, such as a digital system using a microprocessor. When the voltage becomes unstable after the power is applied or when any one of the multiple voltages is applied, each transistor is turned on and off to ensure stable operation.

종래에는 다수의 전원 전압이 필요한 디지탈 시스템에서 전원 인가 후 다수의 입력 중 어느 하나라도 정격치에 도달하지 못하거나 공급되지 않은 경우 또는 정상 동작중에 정격치에 도달하지 못하거나 공급되지 않는 경우에도 시스템은 동작을 계속하므로 시스템 또는 시스템을 이용한 다른 기기(機器)나 회로가 오동작 하는 경우가 많이 있었다.Conventionally, in a digital system that requires a plurality of supply voltages, the system will not operate even if none of the multiple inputs has been reached or supplied at power up after power is applied, or if the rated value has not been reached or supplied during normal operation. As a result, there have been many cases in which the system or other devices or circuits using the system malfunction.

특히 현재와 같이 디지탈 시스템이 대량으로 사용되고 있으며 앞으로도 계속 급격히 증가될 전망이 큰 상태에서 상기와 같은 결점은 커다란 문제를 안고 있는 것이다.In particular, as the digital systems are being used in large quantities as of now, and the prospects for the rapid increase in the future are high, the above drawbacks present a huge problem.

본 발명은 이러한 점을 감안하여 다수의 인가 전원 전압이 모두 정격치에 도달하고 정상 공급될 때까지 시스템의 동작을 중단, 지연시키고 인가 전원전압이 모두 정격치가 되고 이상이 없을 시에만 시스템을 구동시키어 오동작이 없도록 하는데 그 목적이 있으며, 이를 첨부한 도면에 의하여 설명하면 다음과 같다.In view of this, the present invention stops and delays the operation of the system until a plurality of applied power supply voltages reach the rated value and is normally supplied, and operates the system only when the applied power supply voltage becomes the rated value and there is no abnormality. There is no purpose to this, and it will be described by the accompanying drawings as follows.

제너 다이오드(Dz1-Dz3) 및 다이오드(D1-D4)와 저항(R1-R7)으로 트랜지스터(Q1, Q2)에 연결하여 되는 정전원 감지회로부(CKT1)와, 다이오드(D5-D8) 및 콘덴서(C1, C2)와 저항(R8-R13)으로 트랜지스터(Q3, Q4)에 연결하여 되는 지연회로부(CKT2)로 구성되어, 인가 전압(+V1, +V2, -V3)의 이상 유무를 감지하여 트랜지스터(Q1,Q2)가 OFF되면 트랜지스터(Q3) 및 (Q4)를 상호 역으로 동작되도록 하고, 트랜지스터(Q1,Q2)가 ON되면 콘덴서(C2)의 충전 통로(chargingpath)에 따라 일정시간 지연시킨 뒤 트랜지스터(Q3, Q4)가 상호 역으로 동작되도록 하여 트랜지스터( Q4)의 콜렉터에 접속된 후단 시스템의 마이크로 프로세서 전단의 트랜지스터(도면에는 생략하였음)를 트랜지스터(Q4)의 ON, OFF에 따라 역으로 ON, OFF 하도록 함으로써 전원전압이 모두 정격치에 도달할 때까지 전원 공급을 지연시키고, 다수의 입력 중 어느 하나의 전원이라도 이상이 생길 경우 이를 감지하여 트랜지스터(Q4)를 OFF 시킴으로써 트랜지스터(Q4)에 연결된 시스템의 전원 공급을 중단시키어 오동작을 방지하도록 구성되어 있다.A zener diode (Dz 1 -Dz 3 ) and a diode (D 1 -D 4 ) and a resistor (R 1 -R 7 ) connected to the transistors (Q 1 , Q 2 ) and the electrostatic source sensing circuit (CKT 1 ), It consists of a diode (D 5 -D 8 ) and a capacitor (C 1 , C 2 ) and a resistor (R 8 -R 13 ) and a delay circuit part (CKT 2 ) connected to the transistors (Q 3 , Q 4 ) and applied. Detects the abnormality of voltage (+ V 1 , + V 2 , -V 3 ) and when transistors Q 1 and Q 2 are OFF, the transistors Q 3 and Q 4 are operated in reverse with each other. When (Q 1 , Q 2 ) is ON, the transistor Q 3 and Q 4 are operated in reverse by delaying for a predetermined time according to the charging path of the capacitor C 2 so that the collector of transistor Q 4 is reversed. the (hayeoteum omitted in the figure) of the front end of the trailing transistor microprocessor system, a transistor (Q 4) of oN, based on the inverse OFF oN, OFF all of the power source voltage by having a rated value connected to Malfunction sikieo delay the power supply and, any of the power of a number of input, even if there is any problem to detect this by OFF the transistor (Q 4) stops the power supply to the system connected to the transistor (Q 4) until it reaches the It is configured to prevent.

이와 같이 구성된 본 발명의 작용효과를 설명하면 다음과 같다.Referring to the effects of the present invention configured as described above are as follows.

제너 다이오드(DZ1, DZ2, DZ3)를 각각 인가 전압(+V1, +V2, -V3)에 맞추어 정격 전압을 정해 놓아서 인가전압(+V1, +V2, -V3)이 정격치에 도달하기 전까지는 제너 다이오드(DZ1, DZ2, DZ3)가 정상 동작이 되지 않는다( 이하 이때를 도통하지 않는 상태라고 한다). 따라서 전원(+V1, +V2, -V3)인가 후 각각의 전압 중 어느 하나라도 정격치에 도달하지 않으면 후술하는 바와 같이 트랜지스터(Q1, Q2)를 OFF 시키어 트랜지스터(Q3)를 ＂ON＂시킴으로써 트랜지스터(Q4)가 ＂OFF＂되어 후단의 시스템(System)에 공급되는 전원을 각 인가전압이 정격치에 도달할 때까지 지연시킨다.Zener diodes (D Z1 , D Z2 , D Z3 ) are set according to the applied voltages (+ V 1 , + V 2 , -V 3 ) respectively, so that the applied voltages (+ V 1 , + V 2 , -V 3) The zener diodes D Z1 , D Z2 and D Z3 do not operate normally until they reach the rated value. Therefore, if any one of the voltages does not reach the rated value after applying the power supply (+ V 1 , + V 2 , -V 3 ), the transistors Q 3 are turned off by turning off the transistors Q 1 and Q 2 as described below. By turning ON, the transistor Q 4 is turned OFF to delay the power supplied to the subsequent system until the applied voltage reaches the rated value.

상호 저항치는 R5》R1, R4＞R1=R2＞R3되게 한다. 이를 세분하여 각각에 대해서 살펴 보면,The mutual resistance is such that R 5 》 R 1 , R 4 > R 1 = R 2 > R 3 . Break down this and look at each one,

첫째, (+V1)이 정격치에 도달하지 않았을 경우,First, if (+ V 1 ) does not reach the rated value,

제너 다이오드(DZ1)는 도통되지 않으므로 상기와 같은 저항치의 조건에 의해서, 전원(+V2)에 의해서 저항(R4)를 통하여 흐르는 전류는, 저항(R5)을 통하지 못하고 다이오드(D1), 저항(R1)을 통하여 흐르게 되어 트랜지스터(Q1)의 베이스(가)의 전압은 상기한 저항치의 조건에 의해서 부(-)의 전압이 인가되므로 트랜지스터(Q1)는 OFF 된다.Since the Zener diode D Z1 is not conducting, the current flowing through the resistor R 4 by the power supply (+ V 2 ) does not pass through the resistor R 5 , but the diode D 1 , under the conditions of the resistance as described above. ) And the voltage of the base (a) of the transistor (Q 1 ) flows through the resistor (R 1 ) so that a negative voltage is applied under the condition of the resistance value described above, so that the transistor (Q 1 ) is turned off.

둘째, (+V2)가 정격치에 도달하지 않을 경우(+V1)의 경우와 같은 원리로 제너 다이오드(DZ2)가 도통 되지 않으므로 (+V2)-(R4)-(D2)-(R2)-(V3)로 전류가 흘러 역시 트랜지스터(Q1)는 OFF 된다.Second, when (+ V 2 ) does not reach the rated value (+ V 1 ), the zener diode (D Z2 ) is not conducting on the same principle as (+ V 2 ), so that (+ V 2 )-(R 4 )-(D 2 ) The current flows to-(R 2 )-(V 3 ) and transistor Q 1 is turned OFF.

셋째, (-V3)가 정격치에 도달하지 않을 경우 이 역시 ｜+V1｜+｜-V3｜의 전압은 제너 다이오드(DZ3)의 정격 전압이 되어야만 제너 다이오드(-V3)가 도통되지만 (-V3)가 정격 전압이 되지 않으므로 V1-V3｜가 적으므로) 제너 다이오드(DZ3)는 도통되지 않게 되므로 (+V1)-(R3)-(D3)-(R7)-(-V3)로 전류가 흘러 저항(R3)과 저항(R7) 값을 적절히 선택하여 트랜지스터(Q2)의 에미터 단자(나)의 전위가 양(+)전위가 되도록 되어 있으므로 트랜지스터(Q2)의 베이스(접지)와 에미터 (나)가 역 바이어스 되어 트랜지스터(Q2)는 OFF 된다.Third, if (-V 3 ) does not reach the rated value, the voltage of | + V 1 | + | -V 3 | must be the rated voltage of the zener diode (D Z3 ) so that the zener diode (-V 3 ) is conducting. However, because (-V 3 ) does not become the rated voltage, because V 1 -V 3 | is less, the zener diode (D Z3 ) is not conducting, so (+ V 1 )-(R 3 )-(D 3 )-( The current flows through R 7 )-(-V 3 ) so that the value of resistor (R 3 ) and resistor (R 7 ) are appropriately selected so that the potential of the emitter terminal (B) of transistor (Q 2 ) becomes positive. Since the base (ground) and emitter ( b ) of transistor Q 2 are reverse biased, transistor Q 2 is turned off.

즉, 다수의 전원(+V1, +V2, -V3)이 모두 정격치에 도달할 때까지 트랜지스터(Q1, Q2)는 OFF 되어 있다.That is, the transistors Q 1 and Q 2 are turned off until a large number of power supplies + V 1 , + V 2 , and -V 3 all reach their rated values.

트랜지스터(Q1,Q2)가 오프되어 있는 상태에서 전원(+V1, +V2, -V3)은 인가되고 있으므로 순간적으로 콘덴서(C2)가 단락(short) 상태가 되어 +V2→R10→C2→ D6→R9→(-V3)로 전류 통로가 생겨 전압이 분압되어 이에 따른 (B)점의 전압으로 트랜지스터(Q3)에 바이어스 전류가 공급되어 트랜지스터(Q3)는 활성 영역에서 동작하게 되며(제2도(B)의 to-t1) 이때의 트랜지스터(Q3)의 콜렉터(C)의 전위는 (B)점의 전위와 거의 같은 전위가 된다.Since the power supply (+ V 1 , + V 2 , -V 3 ) is applied while the transistors Q 1 and Q 2 are turned off, the capacitor C 2 is momentarily shorted to + V 2. → R 10 → C 2 → D 6 → R 9 → (-V 3 ) creates a current path and divides the voltage. Accordingly, the bias current is supplied to transistor Q 3 at the voltage of point (B). 3 ) is operated in the active region (t o -t 1 in FIG. 2B), and the potential of the collector C of the transistor Q 3 at this time becomes almost the same as that of the point (B). .

예를 들어 (B)점의 전압을 0.6V라고 가정하면 다이오드(D0)의 애노우드측은 1.2V가 되며 (D)점의 전위가 1.2V가 되므로 다이오드(D7)의 캐소우드(C점) 측의 전위는 0.6V가 되는 것이다.For example, assuming that the voltage at point (B) is 0.6V, the anode side of diode (D 0 ) is 1.2V and the potential at point (D) is 1.2V, so cathode (C point) of diode (D 7 ) The potential at the side is 0.6V.

따라서 트랜지스터(Q3)는 활성영역에서 동작하고 있음을 알 수 있다.Therefore, it can be seen that the transistor Q 3 is operating in the active region.

본 발명에서는 전원 인가 후 트랜지스터(Q4)가 (Q3)보다 먼저 도통되는 것을 방지하기 위하여, C1《C2, R6, R8＜R10, R11＜R12의 조건을 만족시키고 있어서 전원 인가 후 +V2-R11-R12-R13-(-V3)로 흐르는 전류에 의하여 트랜지스터(Q4)의 베이스에 도통될 수 있는 바이어스 전압이 걸리기 이전에 트랜지스터(Q3)의 콜렉터(C점)의 전위가 트랜지스터(Q4)를 도통시키기 위하여 필요한 전위 이하로 되어 트랜지스터( Q4)는 OFF 상태를 유지하고 있게 된다.In the present invention, in order to prevent the transistor Q 4 from conducting before (Q 3 ) after the power is applied, the conditions C 1 <C 2 , R 6 , R 8 <R 10 , R 11 <R 12 are satisfied. Transistor Q 3 before applying a bias voltage that can be conducted to the base of transistor Q 4 by the current flowing to + V 2 -R 11 -R 12 -R 13 -(-V 3 ) after power-up. of the potential of the collector (C point) is at a potential less than required in order to conduct the transistor (Q 4) transistor (Q 4) is able to maintain the OFF state.

이러한 상태에서 콘덴서(C2)가 점차 중전됨에 따라 콘덴서(C2)를 통하여 흐르는 전류가 감소되어 트랜지스터(Q3)의 베이스 전류가 점차 감소되고 이와 상대적으로(C)점의 전위가 점차 상승되나 이때 매우 빠른 시정수를 갖는 콘덴서(C1)의 충전 전압에 의하여 트랜지스터(Q3)의 베이스에는 충분한 전류가 공급되어 트랜지스터 (Q3)는 포화 상태가 되며 이로 인하여(C)점의 전위는 트랜지스터(Q3)의 포화상태의 콜렉터-에미터 간의 전압(0.2V 정도)으로 감소되고 다이오드(D6)는 역바이어스 되어 턴 오프 되며, 트랜지스터(Q3)는 포화상태, (Q4)는 OFF 상태로 되어(t1순간) 후단의 시스템의 전원 공급은 계속 중단되어 있다.In this state, as the capacitor C 2 is gradually charged, the current flowing through the capacitor C 2 is decreased, so that the base current of the transistor Q 3 is gradually decreased, and the potential at the point C is gradually increased. At this time, a sufficient current is supplied to the base of the transistor Q 3 by the charging voltage of the capacitor C 1 having a very fast time constant, and the transistor Q 3 is saturated, so that the potential at the point C is a transistor. The voltage between the collector-emitter in the saturated state of (Q 3 ) (about 0.2V) is reduced and diode D 6 is reverse biased to turn off, transistor Q 3 is saturated, and Q 4 is OFF. In the state (t 1 moment), the power supply of the system of the last stage is interrupted continuously.

트랜지스터(Q3)가 포화된 후(t1시간 이후) 인가전압(+V1, +V2, -V3)이 모두 정격치에 도달하면 정전원 감지회로부(CKT1)의 제어 다이오드(DZ1, DZ2, DZ3)가 모두 도통(ON)되어 (+V1)은 제너 다이오드(DZ1)의 저항(R1)을 통하여 전류가 흐르게 되어 다이오드(D1)가 역 바이어스 되며, 또한 저항(R3) 제너 다이오드(DZ3)를 통하여 전류가 흐르게 되어 트랜지스터(Q2)의 에미터(나)의 전위가 전압(-V3)에 의해서 부(-) 전위가 되어 트랜지스터(Q2)의 베이스와 에미터가 순 바이어스되므로 트랜지스터(Q1)가 도통되면 트랜지스터(Q2)도 도통되도록 되고, 전압(+V2)은 제너 다이오드(DZ2)와 저항(R2)을 통하여 흐르게 되므로서 다이오드(D2)가 역바이어스 된다.After the transistor Q 3 is saturated (after t 1 hour) and the applied voltage (+ V 1 , + V 2 , -V 3 ) reaches the rated value, the control diode D Z1 of the electrostatic source sensing circuit part CKT 1 , D Z2 , D Z3 ) are all turned on (+ V 1 ) so that current flows through the resistor R 1 of the zener diode D Z1 so that the diode D 1 is reverse biased, (R 3 ) A current flows through the zener diode D Z3 so that the potential of the emitter (B) of the transistor Q 2 becomes a negative potential by the voltage (-V 3 ), and thus the transistor Q 2 . Since the base and the emitter are forward biased, when the transistor Q 1 becomes conductive, the transistor Q 2 becomes conductive, and the voltage (+ V 2 ) flows through the zener diode D Z2 and the resistor R 2 . The diode D 2 is reverse biased.

따라서 전압(+V2)에 의해 저항(R4)을 통한 전류는 다이오드(D1, D2, D4)가 모두 역 바이어스 되어 있으므로 저항(R4, R5)의 값이 적당히 선택되어 있어 트랜지스터(Q1)가 구동될 수 있는 양의 바이어스(Positive bias) 전위가 된다.Therefore, the current through the resistor (R 4 ) by the voltage (+ V 2 ) is reverse biased by the diodes (D 1 , D 2 , D 4 ), so the values of the resistors (R 4 , R 5 ) are appropriately selected. The transistor Q 1 becomes a positive bias potential that can be driven.

따라서 트랜지스터(Q1, Q2)가 모두 도통(ON)되므로(t2시간) 전압(+V2)이 저항(R6), 트랜지스터(Q1, Q2)을 통하여 흐르게 되고, 콘덴서(C1)에 충전되어 있던 전압도 트랜지스터(Q1,Q2)를 통하여 방전하게 된다.Therefore, since the transistors Q 1 and Q 2 are both turned on (t 2 hours), the voltage (+ V 2 ) flows through the resistor R 6 and the transistors Q 1 and Q 2 , and the capacitor C The voltage charged in 1 ) is also discharged through the transistors Q 1 and Q 2 .

즉 제2도(A)에서 (t0-t2) 시간은 콘덴서(C1)가 충전, (t2) 이후는 방전되어 VA 전위가 된다.That is, in FIG. 2A , the time (t 0 -t 2 ) is charged by the capacitor C 1 and discharged after (t 2 ) to become the VA potential.

따라서 (A)점의 전압을 계산하면 트랜지스터(Q2)의 베이스(접지)에 대하여 (나)점의 전압은 VBE2만큼의 음(-)전위를 가지고 트랜지스터(Q1, Q2)의 온 상태에 의하여 VCE1+VCE2만큼의 양 전위를 가지므로 VA=-VBE2+VCE1+VCE2이며, 이 전압은 제2도(A)의 (t2) 이후와 같이 음 전위를 갖게 된다.Therefore, if the voltage at point (A) is calculated, the voltage at point (B) with respect to the base (ground) of transistor Q 2 has a negative potential equal to VBE 2 and the transistors Q 1 and Q 2 are turned on. because of the positive potential VCE VCE as 1 + 2 and by the state VA = VCE -VBE 2 + 1 2 + VCE, the voltage comes to have a negative potential, such as after (t 2) in FIG. 2 (a) .

이로 인하여 콘덴서(C1)의 충전 전압에 따른 트랜지스터(Q3)의 베이스 전류가 흐르지 않게 되며, 동시에 처음 전원 인가시와 같이 순간적으로 콘덴서(C2)를 통한 전류통로가 생기게 되므로 다이오드(D6)는 순 바이어스되고 트랜지스터(Q3)는 (t0-t1)와 같은 원리로 활성영역으로 동작 상태에서 바뀌게 된다(제2도 t2순간).Due to this capacitor (C 1) and the base current of the transistor (Q 3) in accordance with the charging voltage does not flow in, and at the same time a current path through the instantaneous capacitor (C 2), such as when applying the first power causing because diode (D 6 ) Is forward biased and transistor Q 3 is changed from the active state to the active region on the same principle as (t 0 -t 1 ) ( second time of t 2 ).

그러나 (t2) 이후에는 (A)점의 전압이 음전위로 일정하므로 콘덴서(C1)의 충전 전압에 따르는 영향은 받지 않으며, 저항(R10)과 콘덴서(C2), 저항(R8),(R9)등의 전체 임피던스(Impedance)의 시정수에 따라 콘덴서(C2)가 점차 충전되고 이와 반대로 콘덴서(C2)를 통하여 흐르는 전류는 점차 감소되어 따라서 트랜지스터(Q3)의 베이스 전류도 감소하여 상대적으로 트랜지스터(Q3)의 콜렉터(C점)의 전위는 점차 상승된다.However, after (t 2 ), the voltage at point (A) is constant as the negative potential, so it is not affected by the charging voltage of capacitor (C 1 ), and is resistor (R 10 ), capacitor (C 2 ), and resistor (R 8 ). According to the time constant of the overall impedance such as (R 9 ), the capacitor C 2 is gradually charged, and conversely, the current flowing through the capacitor C 2 is gradually decreased, thus the base current of the transistor Q 3 . Also, the potential of the collector (point C) of the transistor Q 3 is gradually increased relatively.

그러다가 일정 시간이 지나서 (C)점의 전위가 트랜지스터(Q4)를 도통시키는데 필요한 만큼의 전위로 상승하면 그때 비로소 트랜지스터(Q4)가 도통되고 후단의 시스템은 전원이 공급되어 정상 동작을 하게 되는 것이며, 이때 트랜지스터(Q4)의 콜렉터 전위는 약 0.2V 정도이고 (D)점의 전위는 약 0.8V 정도이므로 다이오드(D7)는 역 바이어스 되면서 트랜지스터(Q3)는 완전히 OFF 된다(t3순간).Then when the potential of the point constant (C) is after the time increases to the potential of as much as necessary for conducting the transistor (Q 4), then finally a transistor (Q 4) and the conduction of the rear end of the system when power is supplied is to the normal operating In this case, since the collector potential of transistor Q 4 is about 0.2V and the potential at point D is about 0.8V, diode D 7 is reverse biased and transistor Q 3 is completely OFF (t 3). Moment).

여기서 전원(+V1, +V2, -V3)이 정상적으로 인가되어 트랜지스터(Q1,Q2)가 도통된 후에 트랜지스터(Q3)가 즉시 OFF되는 것이 아니라, 콘덴서(C2)의 충전 시정수에 의한 콘덴서(C2)의 충전에 의하여 트랜지스터(Q3)가 얼마간의 시간이 경과한 후에 OFF 되므로(제2도의 t1에서 t3사이) 전원이 완전히 인가된 후에도 동작의 정확성을 기하기 위하여 (t1-t2)시간만큼 지연하게 되는 것이다.Here, the power supply (+ V 1 , + V 2 , -V 3 ) is normally applied and the transistors Q 3 are not turned off immediately after the transistors Q 1 and Q 2 are turned on, but instead, the capacitor C 2 is charged. Since the transistor Q 3 is turned off after a certain time due to the charging of the capacitor C 2 by the time constant (between t 1 and t 3 in FIG. 2), the accuracy of the operation is ensured even after the power is completely applied. In order to do this, the delay is (t 1 -t 2 ) time.

그리고 (B)점의 전위는 제2도(B)의 t3이후에서와 같이 (접지)→(D5)→(D6)→(D9)→(-V3)의 전류 흐름에 의하여 Vp=-VED5-VFD6가 되며 음(-)의 전위가 된다.And the potential of point (B) is changed by the current flow from (Ground) → (D 5 ) → (D 6 ) → (D 9 ) → (-V 3 ) as after t 3 in FIG. Vp = -VED 5 -VFD 6 and becomes a negative potential.

VFD5: D5의 순방향 전압.VFD 5 : Forward voltage of D 5 .

VFD6: D6의 순방향 전압.VFD 6 : Forward voltage of D 6 .

지금까지 제2도 (A)(B)의 파형을 동작원리와 함께 설명하였다.The waveforms of FIGS. 2A and 2B have been described together with the operation principle.

이제 제2도(C)의 파형을 동작 원리와 함께 살펴 보면, 처음 전원 투입(ON)한 순간부터 콘덴서(C2)를 통한 바이어스 전류로 인하여 트랜지스터(Q3)는 활성 영역에 있고, 콘덴서(C2)와 주변 임피던스(Impedance)에 의한 시정수로 인하여 바이어스 전류가 점차 감소하고 상대적으로 (C)점의 전위는 점차 상승하므로(t0-t1)의 (VE)와 같은 파형을 나타내다가, 트랜지스터(Q3)가 콘덴서(C1)의 충전으로 인해 완전히 포화 영역에서 동작하게 되면(t1시간 이후), (+V2)에서 출발한 전류는 저항(R11)을 거쳐 트랜지스터(Q3)를 통해서 흐르게 되어 트랜지스터(Q3)의 콜렉터(C)와 에미터(접지) 간의 전압 강하(VCE3=0.2V

Figure kpo00001
oV)가 생기게 된다.(제2도 (C)의 t1-t2파형)Referring now to the waveform of FIG. 2C along with the operating principle, the transistor Q 3 is in the active region due to the bias current through the capacitor C 2 from the first power-on (ON) and the capacitor ( Due to the time constant due to C 2 ) and ambient impedance, the bias current gradually decreases, and the potential at point (C) is gradually increased, resulting in a waveform like (V E ) of (t 0 -t 1 ). On the other hand, if transistor Q 3 is operated in a fully saturated region due to charging of capacitor C 1 (after t 1 hour), the current starting from (+ V 2 ) is passed through resistor R 11 to transistor ( Q 3 ) flows through the voltage drop between the collector (C) and the emitter (ground) of transistor (Q 3 ) (VCE 3 = 0.2V
Figure kpo00001
oV) (t 1 -t 2 waveform in FIG. 2C).

이로서 D6가 역 바이어스 되므로 최초의 콘덴서(C2)를 통한 전류 통로가 없어진다.This causes D 6 to be reverse biased, eliminating the current path through the original capacitor (C 2 ).

다음에, 인가 전압이 모두 정격치에 도달하여 트랜지스터(Q1,Q2)가 도통(ON )되면 (t2순간), 상기한 바와 같이 (A)점의 전위가 순간적으로 음전위(약 -0.2V 정도)로 됨과 동시에 콘덴서(C2)가 단락(short)상태가 되면서 콘덴서(C2)를 통한 전류 통로가 생기게 되어 트랜지스터(Q3)의 베이스에 전류가 흐르게 되어 트랜지스터( Q3)는 활성 영역에서 동작하게 되므로 콜렉터(C점)의전위도 순간적으로 상승되며 시간이 흐름에 따라 콘덴서(C2)의 충전 시정수에 따라 콘덴서(C2)가 점차 충전되면서 트랜지스터( Q3)의 베이스 전류가 점차 감소하게 되어 상대적으로 (C)점의 전위는 점차 상승된다.Next, when the applied voltage reaches the rated value and the transistors Q 1 and Q 2 are turned on (at the moment t 2 ), as described above, the potential at the point (A) is instantaneously negative (about -0.2 V). or so) as soon as at the same time the capacitor (C 2) a short-circuit (short) as the state capacitor (is causing the current path through the C 2), the current to the base of the transistor (Q 3) flows transistor (Q 3) is an active region since the operation collector (C point) protocol latitude instantaneously boost in and over time as the capacitor (C 2) gradually charged according to the number of charging time constant of capacitor (C 2), the base current of the transistor (Q 3) gradually As a result, the potential at point (C) is gradually increased.

제2도 (C)의 (t2-t3)(T 2 -t 3 ) in FIG. 2 (C)

(C)점의 전위가 점차 상승되어 트랜지스터(Q4)를 도통시키는데 필요한 전위까지 상승되면 트랜지스터(Q4)가 도통(ON)되고, 따라서 (D)점의 전위가 0.8V 정도로 되므로 다이오드(D7)가 역 바이어스 되고 트랜지스터(Q3)는 완전히 OFF되며 제2도(C)의 t3순간, (C)점의 전위는 전압(+V2, -V3)의 저항(R11, R12, R13)에 의한 분압으로 결정되어 제2도 (C)의 t3이후와 같이 일정하게 유지된다.(C) If the point potential is gradually raised to increase the potential necessary for conducting the transistor (Q 4) of the transistor (Q 4) conductive (ON), therefore the potential at the point (D), because about 0.8V diode (D 7 ) is reverse biased and transistor Q 3 is completely turned off and the instant at t 3 of FIG. 2C, the potential at point (C) is the resistance R 11 , R of voltages (+ V 2 , -V 3 ) 12 , R 13 ), and is kept constant as after t 3 in FIG.

제2도(D)에 있어서는 트랜지스터(Q3)가 포화되기전(t0-t1)에는 (D)점의 전압이 약간 상승하게 되나 트랜지스터(Q3)가 포화되면(t1순간) (+V2)에서 출발한 전류는 저항(R10)다이오드(D7), 트랜지스터(Q3)를 통하여 흐르게 되므로서 (D)점의 전압은 다이오드(D7)와 트랜지스터(Q3)에 의한 전압 강하를 더한 값이 된다.In FIG. 2D, before the transistor Q 3 is saturated (t 0 -t 1 ), the voltage at the point (D) rises slightly, but when the transistor Q 3 is saturated (at the time of t 1 ) ( Since the current starting from + V 2 ) flows through the resistor R 10 , the diode D 7 , and the transistor Q 3 , the voltage at the point D is generated by the diode D 7 and the transistor Q 3 . The voltage drop is added together.

즉 VG=VfD7+VCE3=0.8V(VCE3는 같은 시간에서의 (C)점의 전압이므로 (D점)이 VFD7만큼 높은 전위를 갖는다.)That is, V G = Vf D7 + V CE3 = 0.8V (V CE3 is the voltage at point (C) at the same time, so (D point) has a potential as high as V FD7 .)

그러다가 트랜지스터(Q1,Q2)가 ON되면 (t2) 이후에서와 같이 트랜지스터 (Q3)의 베이스 전류가 점차 감소해 감에 따라 (C)점의 전압이 차차 증가하고, 콘덴서(C2)는 계속 충전되어 (D)점의 전위는 계속 상승한다. (제2도 (D)의 t2-t3)Then, when the transistors Q 1 and Q 2 are turned on, as the base current of the transistor Q 3 gradually decreases as after (t 2 ), the voltage at the point (C) gradually increases, and the capacitor C 2 ) Continues to be charged, and the potential at point (D) continues to rise. (T 2 -t 3 in FIG. 2 (D))

그러다가 (C)점의 전압에 의해서 트랜지스터(Q4)가 도통(ON)되면 콘덴서( C2)에 충전되어 있던 전압이 다이오드(D8)와 트랜지스터(Q4)를 통하여 방전되므로( D)점의 전위는 제2도(D)의 (t3)에서와 같이 다이오드(DS)와 트랜지스터(Q4)에 의한 전압 강하를 더한 만큼위 전위를 갖게 된다.When the transistor Q 4 is turned on by the voltage at the point C, the voltage charged in the capacitor C 2 is discharged through the diode D 8 and the transistor Q 4 (D). As shown in (t 3 ) of FIG. 2 (D), the potential of is equal to the potential of the voltage plus the voltage drop caused by the diode D S and the transistor Q 4 .

즉, VFDS+ VCE1=0.8V 따라서 후단의 시스템의 전압이 공급되어 시스템을 동작시키게 된다.That is, V FDS + V CE1 = 0.8V Therefore, the voltage of the system of the latter stage is supplied to operate the system.

또한 정상 동작 중에 다수의 인가전압 중 어느 하나라도 공급이 중단되거나 정격전압 이하로 감소하게 되면 후술하는 바와 같이 감지부(CKT1)에서 이를 감지하여 지연부(CKT2)로 하여금 정상 공급될 때까지 회로의 동작을 지연시킨다.In addition, if any one of the plurality of applied voltages is stopped or reduced to less than the rated voltage during normal operation, as described later, the detection unit CKT 1 detects this until the delay unit CKT 2 is normally supplied. Delay the operation of the circuit.

첫째, +V1이 중단(또는 감소) 되었을 경우에는 제너 다이오드(DZ1)가 도통( ON)되지 않으므로 다이오드(D1)가 순 바이어스 되어 +V2-R4-D1-R1(-V3)로 전류로 흘러서 트랜지스터(Q1)는 OFF된다.First, when + V 1 is interrupted (or decreased), the zener diode DZ 1 is not turned on, so diode D 1 is forward biased so that + V 2 -R 4 -D 1 -R 1 (- Transistor Q 1 is turned off by flowing the current through V 3 ).

둘째, +V2가 인가되지 않거나 감소했을 경우에는 (-V3)와 저항(R5)으로 (가)점의 전위는 부(-) 전위가 되어 트랜지스터(Q1,Q2)는 OFF된다.Second, when + V 2 is not applied or decreases, the potential of the negative point becomes (-) potential with (-V 3 ) and resistance (R 5 ), and transistors Q 1 and Q 2 are turned off. .

셋째, (-V3)가 인가되지 않거나 감소했을 경우에는 제너 다이오드(DZ3)가 OFF되므로 (+V1)-R3-D3로 연결되어 (나)점의 전위가(+V1)이 되어 트랜지스터( Q2)가 역 바이어스되므로 트랜지스터(Q1,Q2)는 OFF된다.Third, when (-V 3 ) is not applied or decreases, the zener diode (D Z3 ) is turned off, so it is connected to (+ V 1 ) -R 3 -D 3 so that the potential of (B) is (+ V 1 ) The transistors Q 2 are reverse biased, so the transistors Q 1 and Q 2 are turned off.

이와 같이, 트랜지스터(Q1,Q2)를 OFF 시킴으로써 트랜지스터(Q4)가 OFF 되어 후단의 시스템은 동작을 중단하게 된다.In this way, by turning off the transistors Q 1 and Q 2 , the transistor Q 4 is turned off, and the subsequent system stops the operation.

여기서 참고로 후단 시스템의 전원 공급을 살펴보면, 시스템내의 마이크로 프로세서 전단에 트랜지스터(Q4)와 역작용 하는 트랜지스터를 연결하여, 트랜지스터( Q4)가 ＂오프＂되면 ＂온＂되어 콜렉터에 공급되는 전류를 에미터로 흐르게 하여 마이크로 프로세서에 전류가 공급되지 못하도록 하고 트랜지스터(Q4)가 ＂온＂되면 ＂오프＂되어 콜렉터의 전류가 에이터로 흐르지 못하여 마이크로 프로세서로 흐르게 되어 있다.Here, referring to the power supply of the rear end system, a transistor which acts against the transistor Q 4 in front of the microprocessor in the system is connected, and when the transistor Q 4 is turned off, the current is turned on to supply the collector. to prevent flow to the emitter no current is supplied to the microprocessor, and when the transistor (Q 4) are "on" is "off" there is a current of the collector flows to the microprocessor mothayeo flow into the radiator.

이와 같은 원리로 동작하는 본 발명은 마이크로 프로세서(Micro Processor)를 이용한 디지탈 시스템(Diqital system)에서 다수의 전원 전압을 사용하는 경우 다수의 인가 전압이 모두 정확해야 하며, 전압 레벨(Level)이 조금 이상이 생기면 오 동작이 발생할 우려가 있으므로 이런 경우에 매우 적합하다.In the present invention operating on the same principle, when a plurality of power supply voltages are used in a digital system using a microprocessor, a plurality of applied voltages must all be accurate, and the voltage level is slightly higher. If this happens, there is a risk of malfunction, so it is very suitable in this case.

예를 들면 디지탈 시스템에서 통상 OV는 Low Level 5V는 High Level로 지칭되나 실제로는 입력인 경우 0.8V 이하이면 Low Level, 2V 이상이면 Hiqh Level로 되며, 출력인 경우는 04.V 이하이면 Low LeVel로 되며 2.4V 이상이면 High Level로 된다(TTL 게이트인 경우)For example, in a digital system, OV is usually referred to as Low Level 5V as High Level, but in reality, it is Low Level if it is 0.8V or less at the input and Hiqh Level if it is 2V or more, and Low LeVel if it is 04.V or less. If it is over 2.4V, it becomes High Level (for TTL gate)

물론 상기한 (0.8), (2),(0.4),(2.4)의 수치는 최악의 경우까지를 나타낸 것이다.Of course, the values of (0.8), (2), (0.4), and (2.4) described above represent the worst case.

이러한 디지탈 시스템에서 인가 전압이 정격치에 도달하지 않거나 정상 동작중인 인가 전압에 이상이 생기면 오동작이 발생하는 결정적인 문제점이 제기되므로 본 발명은 이러한 문제점을 감안하여 인가전압이 모두 정격치가 될 때까지 시스템의 동작을 중단시켰다가 정격치가 되면 다시 동작하도록 되어 오동작의 우려가 없도록 함으로써 시스템에 안정된 동작을 제공하게 된다.In this digital system, if the applied voltage does not reach the rated value or an abnormality occurs in the normal operating voltage, a decisive problem arises. Therefore, the present invention considers these problems, and thus, the present invention operates until the applied voltage reaches the rated value. When it stops and reaches the rated value, it operates again, so that there is no risk of malfunction, thereby providing stable operation to the system.

Claims (1)

본문에 상술하고 도면에 표시한 바와 같이, 제너 다이오드(DZ1-DZ3) 및 다이오드(D1-D4)와 저항(R1-R7)으로 트랜지스터(Q1,Q2)에 연결하여 되는 정전원 감지 회로부(CKT1)와 다이오드(D5-D8)및 콘덴서(C1C2)와 저항(R8-R13)으로 트랜지스터(Q3,Q4)에 연결하여 되는 지연회로부(CKT2)로 구성되어 트랜지스터(Q1,Q2)의 ON,OFF 작용에 의해 트랜지스터(Q3) 및 (Q4)를 상호역으로 동작되도록 함으로, 전원 전압이 정격치에 도달할 때까지 전원 공급을 지연시키거나 다수의 입력 전원 중 어느 하나라도 이상이 생길 경우 이를 감지하여 트랜지스터(Q4)를 OFF시킴으로써 연결된 장치의 전원공급을 중단하도록 함을 특징으로 하는 정전원 감지 및 지연회로.As described above in the text and shown in the drawings, Zener diodes D Z1 -D Z3 and diodes D 1 -D 4 and resistors R 1 -R 7 are connected to transistors Q 1 and Q 2 . Delay circuit part connected to transistors Q 3 and Q 4 by using a power source sensing circuit part CKT 1 , a diode D 5 -D 8 , a capacitor C 1 C 2 , and a resistor R 8 -R 13 . It is composed of (CKT 2 ) to operate the transistors Q 3 and Q 4 inversely by the ON and OFF action of the transistors Q 1 and Q 2 , so that the power supply until the power supply voltage reaches the rated value A power supply sensing and delay circuit for detecting a delay in the supply or in the event of any one of a plurality of input power supplies, thus turning off the transistor (Q 4 ) to stop the power supply of the connected device.
KR1019800000771A 1980-02-26 1980-02-26 Constant voltage sensing and delaying circuit KR810001513B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019800000771A KR810001513B1 (en) 1980-02-26 1980-02-26 Constant voltage sensing and delaying circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019800000771A KR810001513B1 (en) 1980-02-26 1980-02-26 Constant voltage sensing and delaying circuit

Publications (1)

Publication Number Publication Date
KR810001513B1 true KR810001513B1 (en) 1981-10-25

Family

ID=19215663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019800000771A KR810001513B1 (en) 1980-02-26 1980-02-26 Constant voltage sensing and delaying circuit

Country Status (1)

Country Link
KR (1) KR810001513B1 (en)

Similar Documents

Publication Publication Date Title
US4429339A (en) AC Transistor switch with overcurrent protection
US20200212672A1 (en) Protection Circuit
US5087871A (en) Power supply with inrush current limiter
US6252442B1 (en) Electronic circuit provided with a neutralization device
US3192441A (en) Means for protecting regulated power supplies against the flow of excessive currents
US20040004798A1 (en) Inrush limiter circuit
GB1601999A (en) Protection circuit for transistorised switch
AU641491B2 (en) Current limiter circuit
US4317056A (en) Voltage monitoring and indicating circuit
EP0081864A1 (en) Polarity guard circuit
KR890005231B1 (en) Output control circuit
CN112217178A (en) Reverse input protection circuit, integrated circuit chip and stabilized voltage power supply
KR810001513B1 (en) Constant voltage sensing and delaying circuit
KR20010012426A (en) Voltage regulating circuit for eliminating latch-up
US5804995A (en) Monitoring circuit for a supply voltage
US4897566A (en) Bipolar transistor logic circuit
US6469556B2 (en) Pulse-controlled analog flip-flop
US4603366A (en) High-speed voltage-sensitive circuit breaker
EP0272924B1 (en) Pulse generator
JP2560380B2 (en) Output overcurrent limit circuit
EP3940957A1 (en) Power source switch circuit
US20230160935A1 (en) State detection circuit for detecting tri-state and state detection method thereof
US3939433A (en) Feedback circuit
KR100354726B1 (en) Method and device for controlling an integrated power amplifier stage
CN217847075U (en) MCU power-on control circuit