JPH07120402B2 - 非接触型情報カード - Google Patents
非接触型情報カードInfo
- Publication number
- JPH07120402B2 JPH07120402B2 JP2239395A JP23939590A JPH07120402B2 JP H07120402 B2 JPH07120402 B2 JP H07120402B2 JP 2239395 A JP2239395 A JP 2239395A JP 23939590 A JP23939590 A JP 23939590A JP H07120402 B2 JPH07120402 B2 JP H07120402B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing unit
- input
- central processing
- trigger signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Credit Cards Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は外部装置とデータの授受を電波や光などの非
接触伝送媒体で行いデータを処理する非接触型IC（集積
回路）カード等の非接触型情報カードに関するものであ
る。
接触伝送媒体で行いデータを処理する非接触型IC（集積
回路）カード等の非接触型情報カードに関するものであ
る。
第３図はこの種の非接触型情報カードの構成を示すブロ
ック図である。第３図において、１はデータを処理する
ための演算・制御を行うCPU（中央処理装置）、２はCPU
1が動作するためのプログラムや固定データを記憶するR
OM（リード・オンリ・メモリ）、３はCPU1の動作に必要
なデータや可変データを一時的に記憶するRAM（ランダ
ム・アクセス・メモリ）、４は外部装置とデータをシリ
アルで授受しCPU1へ処理すべきデータを送ったりCPU1か
らの処理データを受けたりする入出力制御回路、５は電
波７を受信して電気信号に変換したり電気信号を電波７
に変換して送信したりするアンテナ、６はこの情報カー
ドを動作させるための電源を供給する電池、８はデータ
信号、アドレス信号、制御信号などを授受するバス、９
はCPU1のスタンバイ状態を解除するためのトリガ信号で
ある。
ック図である。第３図において、１はデータを処理する
ための演算・制御を行うCPU（中央処理装置）、２はCPU
1が動作するためのプログラムや固定データを記憶するR
OM（リード・オンリ・メモリ）、３はCPU1の動作に必要
なデータや可変データを一時的に記憶するRAM（ランダ
ム・アクセス・メモリ）、４は外部装置とデータをシリ
アルで授受しCPU1へ処理すべきデータを送ったりCPU1か
らの処理データを受けたりする入出力制御回路、５は電
波７を受信して電気信号に変換したり電気信号を電波７
に変換して送信したりするアンテナ、６はこの情報カー
ドを動作させるための電源を供給する電池、８はデータ
信号、アドレス信号、制御信号などを授受するバス、９
はCPU1のスタンバイ状態を解除するためのトリガ信号で
ある。
第５図は第３図中の入出力制御回路４の従来構成を示す
ブロック図である。第５図において、41はアンテナ５か
ら受信された信号を復調してシフトレジスタに送った
り、シフトレジスタからの信号を変調してアンテナ５に
送ったりする変復調回路、43,44は信号の論理を反転さ
せるインバータ回路、42はパラレルデータとシリアルデ
ータの変換を行う上記シフトレジスタ、８はバス、９は
トリガ信号である。
ブロック図である。第５図において、41はアンテナ５か
ら受信された信号を復調してシフトレジスタに送った
り、シフトレジスタからの信号を変調してアンテナ５に
送ったりする変復調回路、43,44は信号の論理を反転さ
せるインバータ回路、42はパラレルデータとシリアルデ
ータの変換を行う上記シフトレジスタ、８はバス、９は
トリガ信号である。
次に第３図〜第６図を参照してこの従来例の動作につい
て説明する。
て説明する。
最初CPU1は動作していないスタンバイ状態になってい
る。外部装置からトリガ電波が電波７によりアンテナ５
に受信され（ステップS1）、電気信号（第４図のａ）に
変換され、入出力制御回路４に入る。この電気信号は入
出力制御回路４の変復調回路41に入り復調される。その
後、その復調信号はインバータ回路43を通りトリガ信号
９（第４図のｂ）となり、CPU1に送られ、これによりCP
U1のスタンバイ状態が解除され（ステップS2）、この情
報カードはデータ受信が許可され（ステップS4）、外部
装置と電波でデータの授受を行う。データを受信する場
合は、トリガ信号９と同じように受信されたデータが変
復調路41で復調され、この復調されたデータがインバー
タ回路43を通り１ビットずつシフトレジスタ42に送ら
れ、シフトレジスタ42からバス８を介してCPU1に送ら
れ、CPU1がそのデータの所定処理を行う（ステップS
5）。データを外部装置に送信する場合は、CPU1で処理
されたデータがバス８を介してシフトレジスタ42に送ら
れ、シフトレジスタ42は１ビットずつインバータ回路44
に送り、インバータ回路44で論理反転されたデータが、
変復調回路41で変調されてアンテナ５に送られ、アンテ
ナ５により電波７となり出力される。その後、CPU1は処
理終了後再びスタンバイ状態になる（ステップS6）。
る。外部装置からトリガ電波が電波７によりアンテナ５
に受信され（ステップS1）、電気信号（第４図のａ）に
変換され、入出力制御回路４に入る。この電気信号は入
出力制御回路４の変復調回路41に入り復調される。その
後、その復調信号はインバータ回路43を通りトリガ信号
９（第４図のｂ）となり、CPU1に送られ、これによりCP
U1のスタンバイ状態が解除され（ステップS2）、この情
報カードはデータ受信が許可され（ステップS4）、外部
装置と電波でデータの授受を行う。データを受信する場
合は、トリガ信号９と同じように受信されたデータが変
復調路41で復調され、この復調されたデータがインバー
タ回路43を通り１ビットずつシフトレジスタ42に送ら
れ、シフトレジスタ42からバス８を介してCPU1に送ら
れ、CPU1がそのデータの所定処理を行う（ステップS
5）。データを外部装置に送信する場合は、CPU1で処理
されたデータがバス８を介してシフトレジスタ42に送ら
れ、シフトレジスタ42は１ビットずつインバータ回路44
に送り、インバータ回路44で論理反転されたデータが、
変復調回路41で変調されてアンテナ５に送られ、アンテ
ナ５により電波７となり出力される。その後、CPU1は処
理終了後再びスタンバイ状態になる（ステップS6）。
従来の非接触型情報カードは以上のように構成されてい
るので、第４図の（ア）のポイントでCPU1のスタンバイ
状態が解除されるが、トリガ信号９がなくなる（ウ）の
ポイントを検出できずトリガ信号受信後、データを受信
する際のタイミングが取りずらいという問題点があっ
た。
るので、第４図の（ア）のポイントでCPU1のスタンバイ
状態が解除されるが、トリガ信号９がなくなる（ウ）の
ポイントを検出できずトリガ信号受信後、データを受信
する際のタイミングが取りずらいという問題点があっ
た。
例えば（ア）のポイントでCPU1が動作を始め（イ）のポ
イントで受信許可にしてしまうと、（ウ）のポイントま
での信号をデータ信号と間違えて受信してしまう。この
ためCPU1はトリガ信号９が終了する（ウ）のポイントま
で時間待ちをする必要があり、事前にトリガ信号９の長
さが分かっていなくてはならず、また、（ア）のポイン
トで確実にトリガ信号９を受信せず、前後にトリガ信号
検出ポイントがずれてしまうと、正確にデータの授受が
できなくなってしまう問題点があった。
イントで受信許可にしてしまうと、（ウ）のポイントま
での信号をデータ信号と間違えて受信してしまう。この
ためCPU1はトリガ信号９が終了する（ウ）のポイントま
で時間待ちをする必要があり、事前にトリガ信号９の長
さが分かっていなくてはならず、また、（ア）のポイン
トで確実にトリガ信号９を受信せず、前後にトリガ信号
検出ポイントがずれてしまうと、正確にデータの授受が
できなくなってしまう問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、トリガ信号が中央処理装置でモニタできトリ
ガ信号の終了が分かるようにすることにより、データ授
受のエラーを少なくできる非接触型情報カードを得るこ
とを目的とする。
たもので、トリガ信号が中央処理装置でモニタできトリ
ガ信号の終了が分かるようにすることにより、データ授
受のエラーを少なくできる非接触型情報カードを得るこ
とを目的とする。
この発明に係る非接触型情報カードは、入出力制御回路
４に、中央処理装置１のスタンバイ状態を解除するため
のトリガ信号が入力されてから終了するまでのタイミン
グを知るためのフリップフロップ回路45を備え、このフ
リップフロップ回路45の出力により上記中央処理装置１
へのデータ受信許可を行う構成としたものである。
４に、中央処理装置１のスタンバイ状態を解除するため
のトリガ信号が入力されてから終了するまでのタイミン
グを知るためのフリップフロップ回路45を備え、このフ
リップフロップ回路45の出力により上記中央処理装置１
へのデータ受信許可を行う構成としたものである。
トリガ信号が入力されると、中央処理装置１はスタンバ
イ状態が解除されるとともに、フリップフロップ回路45
はそのトリガ信号が入力されたことをセットし、このト
リガ信号の入力が終了すると、中央処理装置１はフリッ
プフロップ回路45の出力によりデータ受信許可状態とな
る。
イ状態が解除されるとともに、フリップフロップ回路45
はそのトリガ信号が入力されたことをセットし、このト
リガ信号の入力が終了すると、中央処理装置１はフリッ
プフロップ回路45の出力によりデータ受信許可状態とな
る。
この発明の一実施例に係る非接触型情報カードの全体構
成は第３図と同じであり、第１図は第３図中の入出力制
御回路のこの実施例の構成を知すブロック図である。第
１図において、第５図に示す構成要素に対応するものに
は同一の符号を付し、その説明を省略する。第１図にお
いて、45はCPU1のスタンバイ状態を解除するためのトリ
ガ信号９が入力されてから終了するまでのタイミングを
知るためのフリップフロップ回路である。このフリップ
フロップ回路45は、インバータ回路43から出力されたト
リガ信号９を一時的に記憶することにより、インバータ
43から出力されたトリガ信号９の終了をバス８を介して
CPU1が読むときにタイミングを取る。
成は第３図と同じであり、第１図は第３図中の入出力制
御回路のこの実施例の構成を知すブロック図である。第
１図において、第５図に示す構成要素に対応するものに
は同一の符号を付し、その説明を省略する。第１図にお
いて、45はCPU1のスタンバイ状態を解除するためのトリ
ガ信号９が入力されてから終了するまでのタイミングを
知るためのフリップフロップ回路である。このフリップ
フロップ回路45は、インバータ回路43から出力されたト
リガ信号９を一時的に記憶することにより、インバータ
43から出力されたトリガ信号９の終了をバス８を介して
CPU1が読むときにタイミングを取る。
次に第１図〜第４図を参照してこの実施例の動作につい
て説明する。最初CPU1は動作していないスタンバイ状態
になっている。トリガ電波が電波７によりアンテナ５に
受信され（ステップS1）、電気信号（第４図のａ）に変
換され、入出力制御回路４に入る。この電気信号は入出
力制御回路４の変復調回路41に入り復調される。その
後、その復調信号はインバータ回路43を通りトリガ信号
９（第４図のｂ）となり、CPU1に送られ、これによりCP
U1のスタンバイ状態が解除される（ステップS2）。例え
ば第４図の（ア）のポイントでトリガ信号９を受信し、
CPU1のスタンバイ状態が解除される。その後、データの
受信を行う際、すぐにCPU1をデータ受信許可状態にはせ
ず、（ウ）のポイントまで、つまりトリガ信号９の入力
が終了するまで待ってからデータ受信許可状態にしてデ
ータの受信を行う。この際、CPU1はバス８を介してフリ
ップフロップ45の出力を読むことによりトリガ信号９の
終了を知る（ステップS3）。トリガ信号９の終了を知れ
ば、CPU1はデータ受信許可状態となり（ステップS4）、
外部装置と電波でデータの授受を粉う。データを受信す
る場合は、アンテナ５で受信されたデータが変復調回路
41で復調され、この復調されたデータがインバータ回路
43を通り、１ビットずつシフトレジスタ42に送られ、シ
フトレジスタ42からバス８を介してCPU1に送られ、CPU1
がそのデータの所定処理を行う（ステップS5）。データ
を外部装置に送信する場合は、CPU1で処理されたデータ
がバス８を介してシフトレジスタ42に送られ、シフトレ
ジスタ42は１ビットずつインバータ回路44に送り、イン
バータ回路44で論理反転されたデータが変復調回路41で
変調されたアンテナ５に送られ、アンテナ５により電波
７となり送信される。その後、CPU1は処理終了後再びス
タンバイ状態になる（ステップS6）。
て説明する。最初CPU1は動作していないスタンバイ状態
になっている。トリガ電波が電波７によりアンテナ５に
受信され（ステップS1）、電気信号（第４図のａ）に変
換され、入出力制御回路４に入る。この電気信号は入出
力制御回路４の変復調回路41に入り復調される。その
後、その復調信号はインバータ回路43を通りトリガ信号
９（第４図のｂ）となり、CPU1に送られ、これによりCP
U1のスタンバイ状態が解除される（ステップS2）。例え
ば第４図の（ア）のポイントでトリガ信号９を受信し、
CPU1のスタンバイ状態が解除される。その後、データの
受信を行う際、すぐにCPU1をデータ受信許可状態にはせ
ず、（ウ）のポイントまで、つまりトリガ信号９の入力
が終了するまで待ってからデータ受信許可状態にしてデ
ータの受信を行う。この際、CPU1はバス８を介してフリ
ップフロップ45の出力を読むことによりトリガ信号９の
終了を知る（ステップS3）。トリガ信号９の終了を知れ
ば、CPU1はデータ受信許可状態となり（ステップS4）、
外部装置と電波でデータの授受を粉う。データを受信す
る場合は、アンテナ５で受信されたデータが変復調回路
41で復調され、この復調されたデータがインバータ回路
43を通り、１ビットずつシフトレジスタ42に送られ、シ
フトレジスタ42からバス８を介してCPU1に送られ、CPU1
がそのデータの所定処理を行う（ステップS5）。データ
を外部装置に送信する場合は、CPU1で処理されたデータ
がバス８を介してシフトレジスタ42に送られ、シフトレ
ジスタ42は１ビットずつインバータ回路44に送り、イン
バータ回路44で論理反転されたデータが変復調回路41で
変調されたアンテナ５に送られ、アンテナ５により電波
７となり送信される。その後、CPU1は処理終了後再びス
タンバイ状態になる（ステップS6）。
なお、上記実施例では変復調回路とシフトレジスタ間に
論理反転させるインバータ回路を設けたが、シフトレジ
スタが論理反転しなくてもよい信号により動作するもの
であればインバータ回路を設けなくてもよい。また、上
記実施例ではデータ伝送の媒体として電波を用いたが、
光などの非接触伝送媒体を用いてもよい。
論理反転させるインバータ回路を設けたが、シフトレジ
スタが論理反転しなくてもよい信号により動作するもの
であればインバータ回路を設けなくてもよい。また、上
記実施例ではデータ伝送の媒体として電波を用いたが、
光などの非接触伝送媒体を用いてもよい。
〔発明の効果〕 以上のように本発明によれば、入出力制御回路に、中央
処理装置のスタンバイ状態を解除するためのトリガ信号
が入力されてから終了するまでのタイミングを知るため
のフリップフロップ回路を設け、このフリップフロップ
回路の出力により中央処理装置へのデータ受信許可を行
う構成としてので、中央処理装置はトリガ信号を直接モ
ニタできるようになり、これによりトリガ信号の終了が
分かり、トリガ信号受信後のデータの授受のタイミング
が取り易くなり、したがってデータ授受のエラーが少な
くなり、データ授受の信頼性が向上するという効果が得
られる。
処理装置のスタンバイ状態を解除するためのトリガ信号
が入力されてから終了するまでのタイミングを知るため
のフリップフロップ回路を設け、このフリップフロップ
回路の出力により中央処理装置へのデータ受信許可を行
う構成としてので、中央処理装置はトリガ信号を直接モ
ニタできるようになり、これによりトリガ信号の終了が
分かり、トリガ信号受信後のデータの授受のタイミング
が取り易くなり、したがってデータ授受のエラーが少な
くなり、データ授受の信頼性が向上するという効果が得
られる。
第１図はこの発明の一実施例に係る非接触型情報カード
に含まれる入出力制御回路の構成を示すブロック図、第
２図はこの実施例の動作を示すフローチャート、第３図
は非接触型情報カードの構成を示すブロック図、第４図
は実施例及び従来例の動作を説明するためのアンテナか
ら出力された電気信号とトリガ信号の波形図、第５図は
従来の非接触型情報カードに含まれる入出力制御回路の
構成を示すブロック図、第６図はこの従来例の動作を示
すフローチャートである。 １……中央処理装置、４……入出力制御回路、45……フ
リップフロップ回路、
に含まれる入出力制御回路の構成を示すブロック図、第
２図はこの実施例の動作を示すフローチャート、第３図
は非接触型情報カードの構成を示すブロック図、第４図
は実施例及び従来例の動作を説明するためのアンテナか
ら出力された電気信号とトリガ信号の波形図、第５図は
従来の非接触型情報カードに含まれる入出力制御回路の
構成を示すブロック図、第６図はこの従来例の動作を示
すフローチャートである。 １……中央処理装置、４……入出力制御回路、45……フ
リップフロップ回路、
Claims (1)
- 【請求項１】データを処理するための演算・制御を行う
中央処理装置と、外部装置とデータをシリアルで授受し
上記中央処理装置へ処理すべきデータを送ったり上記中
央処理装置からの処理データを受けたりする入出力制御
回路とを有し、データの授受を電波や光などの非接触伝
送媒体で行う非接触型情報カードにおいて、上記入出力
制御回路に、上記中央処理装置のスタンバイ状態を解除
するためのトリガ信号が入力されてから終了するまでの
タイミングを検知するためのフリップフロップ回路を設
け、このフリップフロップ回路の出力により上記中央処
理装置へのデータ受信許可を行う構成としたことを特徴
とする非接触型情報カード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2239395A JPH07120402B2 (ja) | 1990-09-10 | 1990-09-10 | 非接触型情報カード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2239395A JPH07120402B2 (ja) | 1990-09-10 | 1990-09-10 | 非接触型情報カード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04118791A JPH04118791A (ja) | 1992-04-20 |
| JPH07120402B2 true JPH07120402B2 (ja) | 1995-12-20 |
Family
ID=17044144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2239395A Expired - Fee Related JPH07120402B2 (ja) | 1990-09-10 | 1990-09-10 | 非接触型情報カード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120402B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018148391A1 (en) | 2017-02-09 | 2018-08-16 | Glasstech, Inc. | System and associated method for online detection of small defects on/in a glass sheet |
-
1990
- 1990-09-10 JP JP2239395A patent/JPH07120402B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018148391A1 (en) | 2017-02-09 | 2018-08-16 | Glasstech, Inc. | System and associated method for online detection of small defects on/in a glass sheet |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04118791A (ja) | 1992-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4366478A (en) | Signal transmitting and receiving apparatus | |
| US4630295A (en) | Low power consumption CMOS shift register | |
| KR940004431A (ko) | 장의 세기 검출기를 가지는 칩 카드 | |
| WO1998043148A3 (en) | Novel multiprocessor distributed memory system and board and methods therefor | |
| US4608689A (en) | Data processing and transfer apparatus | |
| JPH07120402B2 (ja) | 非接触型情報カード | |
| JP3007926B2 (ja) | データキャリア及び識別システム | |
| US5748887A (en) | Inter-processor asynchronous serial communication transmission/reception apparatus using each other's memories | |
| JPH043282A (ja) | Ｉｃカード | |
| US4747071A (en) | Data transfer apparatus and system | |
| US5577260A (en) | Data processing system having a serial interface comprising an end-of-transmission flag | |
| US6885217B2 (en) | Data transfer control circuitry including FIFO buffers | |
| JPS61264833A (ja) | デ−タ転送制御方式 | |
| JP2611410B2 (ja) | プロセッサを用いた通信制御回路の初期化回路 | |
| JPH0756519Y2 (ja) | データ通信装置 | |
| KR19990058634A (ko) | 범용비동기송수신기의 인터페이스 장치 | |
| JP2945123B2 (ja) | 通信システム | |
| JPS6043699B2 (ja) | デ−タ送受信装置 | |
| KR0165077B1 (ko) | 교환기 시스템의 원격 송수신장치 | |
| JPH09190591A (ja) | 無線検針システム | |
| JPH0122300Y2 (ja) | ||
| JP2659713B2 (ja) | 携帯可能媒体用処理装置 | |
| JPH0526849Y2 (ja) | ||
| JPH0445066Y2 (ja) | ||
| KR970010157B1 (ko) | Sdlc/hdlc 데이타 프레임의 토큰링 제어 버스 송신 정합 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |