JPH07111964B2 - Fine pattern formation method - Google Patents

Fine pattern formation method

Info

Publication number
JPH07111964B2
JPH07111964B2 JP62225029A JP22502987A JPH07111964B2 JP H07111964 B2 JPH07111964 B2 JP H07111964B2 JP 62225029 A JP62225029 A JP 62225029A JP 22502987 A JP22502987 A JP 22502987A JP H07111964 B2 JPH07111964 B2 JP H07111964B2
Authority
JP
Japan
Prior art keywords
film
etched
etching
fine pattern
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62225029A
Other languages
Japanese (ja)
Other versions
JPS6467918A (en
Inventor
修一 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62225029A priority Critical patent/JPH07111964B2/en
Publication of JPS6467918A publication Critical patent/JPS6467918A/en
Publication of JPH07111964B2 publication Critical patent/JPH07111964B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置の製造方法に関し、特に金属配線
の微細パターンを形成する方法に関するものである。
Description: TECHNICAL FIELD The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a fine pattern of metal wiring.

[従来の技術] 半導体集積回路装置の製造において、回路の構成に必要
な金属や半導体などのパターンを基板上に形成する技術
としてリソグラフィが用いられている。この技術は、基
板上にフォトレジスト、電子線レジストまたはX線レジ
スト等のレジストを塗布した後、露光および現像を行な
い所望の微細パターンを形成し、この微細パターンをエ
ッチングマスクとして基板上の被エッチング膜を微細加
工するものである。これらの技術のうち、下地基板に段
差があるような場合でも微細パターンを精度良く加工す
るために、有機膜、中間膜、レジスト膜の三層膜を被エ
ッチング膜上に形成してパターン形成を行なう三層レジ
ストプロセス(以下このように称す)が用いられる。第
2A図から第2F図は、たとえば特開昭60−43827号公報に
示された三層レジストプロセスを示す断面図である。
[Prior Art] In the manufacture of a semiconductor integrated circuit device, lithography is used as a technique for forming a pattern of a metal, a semiconductor or the like required for a circuit configuration on a substrate. In this technique, a resist such as a photoresist, an electron beam resist or an X-ray resist is applied on a substrate, and then exposure and development are performed to form a desired fine pattern, and the fine pattern is used as an etching mask to etch the substrate. The film is finely processed. Among these techniques, a three-layer film of an organic film, an intermediate film, and a resist film is formed on a film to be etched to form a pattern in order to accurately process a fine pattern even when there is a step on the underlying substrate. A three-layer resist process (hereinafter referred to as this) to be performed is used. First
2A to 2F are sectional views showing a three-layer resist process disclosed in, for example, Japanese Patent Laid-Open No. 60-43827.

以下、本図に基づいて三層レジストプロセスの工程を順
に説明する。第2A図に示すように、まず基板1上にアル
ミニウム(Al)合金などの被エッチング膜2を形成した
後、フォトレジストまたはポリイミド樹脂などの有機膜
3をスピナーなどを使用して1〜3μm程度の厚さに塗
布し、ベーキングする。そして、その上に二酸化シリコ
ン(SiO2)やSOGなどの中間膜4を形成する。さらに、
その上にフォトレジストなどのレジストを0.2〜0.4μm
程度塗布し、ベーキングしてレジスト膜5を形成する。
これによって有機膜3、中間膜4、レジスト膜5の三層
膜が形成される。
Hereinafter, the steps of the three-layer resist process will be sequentially described with reference to this drawing. As shown in FIG. 2A, first, a film 1 to be etched such as an aluminum (Al) alloy is formed on a substrate 1, and then an organic film 3 such as a photoresist or a polyimide resin is applied to a spinner or the like to have a thickness of about 1 to 3 μm. Apply to thickness and bake. Then, an intermediate film 4 such as silicon dioxide (SiO 2 ) or SOG is formed thereon. further,
On top of that, a resist such as a photoresist is 0.2 to 0.4 μm.
The resist film 5 is formed by applying the coating solution and baking.
As a result, a three-layer film including the organic film 3, the intermediate film 4, and the resist film 5 is formed.

次に上記の三層膜を用いたパターン形成工程について説
明する。第2B図に示すように、フォトリソグラフィ等の
パターン形成法によりレジスト膜5を露光現像し、レジ
ストの微細パターン5aを形成する。その後、第2C図に示
すように、レジストパターン5aをマスクとして中間膜4
をドライエッチングし、中間膜4の微細パターン4aを形
成する。次いで、中間膜4の微細パターン4aをマスクと
して有機膜3を酸素(O2)プラズマによる反応性イオン
エッチングにより異方性にエッチングし有機膜の微細パ
ターン3aを形成する。このとき、同時にレジストパター
ン5aもエッチングにより除去し、第2D図のようになる。
さらに、被エッチング膜2を塩素(Cl)系プラズマによ
る反応性イオンエッチングにより異方性にエッチング
し、被エッチング膜の微細パターン2aを形成する。この
工程では、同時に中間膜の微細パターン4aもエッチング
除去し、第2E図のようになる。最後に、有機膜の微細パ
ターン3aをO2プラズマによりエッチング除去し、第2F図
に示すように被エッチング膜の微細パターン2aが形成さ
れる。
Next, a pattern forming process using the above three-layer film will be described. As shown in FIG. 2B, the resist film 5 is exposed and developed by a pattern forming method such as photolithography to form a fine pattern 5a of the resist. Then, as shown in FIG. 2C, the intermediate film 4 is formed using the resist pattern 5a as a mask.
Is dry-etched to form a fine pattern 4a of the intermediate film 4. Then, using the fine pattern 4a of the intermediate film 4 as a mask, the organic film 3 is anisotropically etched by reactive ion etching using oxygen (O 2 ) plasma to form the fine pattern 3a of the organic film. At this time, at the same time, the resist pattern 5a is also removed by etching, as shown in FIG. 2D.
Further, the etching target film 2 is anisotropically etched by reactive ion etching using chlorine (Cl) based plasma to form a fine pattern 2a of the etching target film. In this step, at the same time, the fine pattern 4a of the intermediate film is also removed by etching, as shown in FIG. 2E. Finally, the fine pattern 3a of the organic film is removed by etching with O 2 plasma to form the fine pattern 2a of the film to be etched as shown in FIG. 2F.

[発明が解決しようとする問題点] しかしながら、従来の三層レジストプロセスでは中間膜
4および中間膜の微細パターン4aの除去工程に問題があ
った。すなわち、中間膜の材料としては二酸化シリコン
(SiO2)がよく使用される。そして、前述の第2D図から
第2E図に示す工程、つまり被エッチング膜であるAl合金
膜2と中間膜の微細パターン4aとを同時にエッチングす
る工程においては、SiO2の微細パターン4aのエッチング
速度はAl合金膜2のエッチング速度に比べて遅いため、
SiO2の微細パターン4aが完全に除去されずに残ってしま
う場合がある。
[Problems to be Solved by the Invention] However, the conventional three-layer resist process has a problem in the step of removing the intermediate film 4 and the fine pattern 4a of the intermediate film. That is, silicon dioxide (SiO 2 ) is often used as the material of the intermediate film. Then, in the steps shown in FIGS. 2D to 2E, that is, in the step of simultaneously etching the Al alloy film 2 to be etched and the fine pattern 4a of the intermediate film, the etching rate of the fine pattern 4a of SiO 2 is increased. Is slower than the etching rate of the Al alloy film 2,
The fine pattern 4a of SiO 2 may remain without being completely removed.

また上記工程中に、中間膜のSiO2膜はプラズマ反応によ
り揮発性物質になり、揮発する過程で酸素原子を発生す
る。この酸素原子は、エッチング中に発生する炭素
(C)や窒素(N)などの原子がAl合金膜2のエッチン
グされた側壁に付着して形成する側壁保護膜を分解す
る。このため、Al合金膜2の微細パターン2aの側壁でサ
イドエッチングが起こりやすくなり、微細パターンの精
度を悪くするなどの問題があった。
Further, during the above process, the intermediate SiO 2 film becomes a volatile substance by the plasma reaction, and oxygen atoms are generated in the process of volatilizing. The oxygen atoms decompose the side wall protective film formed by attaching atoms such as carbon (C) and nitrogen (N) generated during etching to the etched side wall of the Al alloy film 2. For this reason, side etching is likely to occur on the side wall of the fine pattern 2a of the Al alloy film 2, and there is a problem that the precision of the fine pattern is deteriorated.

したがって、本発明は三層レジストプロセスにおいて、
中間膜が被エッチング膜のエッチング中に同時に完全に
除去でき、かつ被エッチング膜のパターン側壁部にサイ
ドエッチングが生じることなくエッチング処理ができる
半導体装置の微細パターンの形成方法を得ることを目的
とする。
Therefore, the present invention is a three-layer resist process,
An object of the present invention is to obtain a method for forming a fine pattern of a semiconductor device in which an intermediate film can be completely removed at the same time during etching of a film to be etched and etching processing can be performed without causing side etching on a pattern side wall portion of the film to be etched. .

[問題点を解決するための手段] 本発明による微細パターンの形成方法は、半導体基板上
に形成された被エッチング膜の表面上に、順次有機膜、
中間膜、レジスト膜の三層膜を形成し、前記レジスト膜
を露光・現像し所望のレジストパターンを形成し、前記
レジストパターンをマスクとして前記中間膜をエッチン
グし、前記中間膜をマスクとして前記有機膜をエッチン
グし、同時に前記レジスト膜を除去し、前記有機膜をマ
スクとして前記被エッチング膜をエッチングし、同時に
前記中間膜を除去し、最後に前記有機膜を除去し、前記
被エッチング膜に微細パターンを形成する方法におい
て、有機膜は被エッチング膜の表面上に直接接触して形
成され、前記中間膜は酸素非含有材料であって、前記被
エッチング膜と同一条件下でエッチングされ得る材料で
形成されている特徴を有している。
[Means for Solving the Problems] A method for forming a fine pattern according to the present invention is a method of sequentially forming an organic film on a surface of an etching target film formed on a semiconductor substrate,
A three-layer film of an intermediate film and a resist film is formed, the resist film is exposed and developed to form a desired resist pattern, the intermediate film is etched using the resist pattern as a mask, and the organic film is formed using the intermediate film as a mask. The film is etched, the resist film is removed at the same time, the film to be etched is etched using the organic film as a mask, the intermediate film is removed at the same time, the organic film is finally removed, and the film to be etched is finely divided. In the method of forming a pattern, the organic film is formed in direct contact with the surface of the film to be etched, and the intermediate film is a non-oxygen containing material that can be etched under the same conditions as the film to be etched. It has the characteristic that it is formed.

[作用] 従来の微細パターンの形成方法では、被エッチング膜の
パターンのエッチング工程で悪影響を及ぼす原因は酸素
原子であった。
[Operation] In the conventional method of forming a fine pattern, the cause of adverse effect in the etching process of the pattern of the film to be etched is oxygen atom.

したがって、本発明によれば、半導体基板上に形成され
る三層膜のうち、特に中間膜は酸素原子を含まない材料
で形成されるため、アルミニウム(Al)合金などの被エ
ッチング膜をエッチングするとき、被エッチング膜に形
成される微細パターンの側壁部に付着する保護膜は酸素
原子により破壊されることなく形成される。
Therefore, according to the present invention, of the three-layer film formed on the semiconductor substrate, the intermediate film is formed of a material containing no oxygen atoms, so that the film to be etched such as an aluminum (Al) alloy is etched. At this time, the protective film attached to the side wall of the fine pattern formed on the film to be etched is formed without being destroyed by oxygen atoms.

さらに、被エッチング膜に直接接触して有機膜が形成さ
れているので、被エッチング膜と有機膜との間に別の膜
が形成されているものに比べて、形成すべき膜の数が少
なくなる。
Furthermore, since the organic film is formed in direct contact with the film to be etched, the number of films to be formed is smaller than that in which another film is formed between the film to be etched and the organic film. Become.

[実施例] 以下、本発明の実施例を図面に基づいて詳細に説明す
る。第1A図から第1F図は、本発明に係る半導体装置の微
細パターンの形成方法を各工程別に示した半導体装置の
断面図である。
Embodiments Embodiments of the present invention will be described in detail below with reference to the drawings. 1A to 1F are cross-sectional views of a semiconductor device showing the method for forming a fine pattern of a semiconductor device according to the present invention for each step.

まず、第1A図を用いて半導体基板上に有機膜、中間膜、
レジスト膜の三層膜を形成する工程を説明する。基板1
上に、被エッチング膜であるアルミニウム(Al)合金膜
6を形成する。そして、Al合金膜6上にフォトレジスト
またはポリイミド樹脂などを、スピナーなどを使用して
1〜3μm程度の厚さに塗布し有機膜7を形成する。さ
らにその上に、スパッタ法により真空チャンバ中でシリ
コンターゲットにDCバイアスを加え、アルゴン(Ar)プ
ラズマでスパッタすることによりアモルファスシリコン
膜8の中間膜8を1500Å〜2000Åの厚さに形成する。な
お、アモルファスシリコン膜8には酸素原子は含まれて
いない。またさらに、中間膜8上にフォトレジストや電
子線レジストなどのレジストを0.2〜0.4μm程度塗布
し、レジスト膜9を形成する。
First, using FIG. 1A, an organic film, an intermediate film, and
A process of forming a three-layer film of a resist film will be described. Board 1
An aluminum (Al) alloy film 6, which is a film to be etched, is formed on top. Then, a photoresist, a polyimide resin, or the like is applied on the Al alloy film 6 using a spinner or the like to a thickness of about 1 to 3 μm to form the organic film 7. Further, a DC bias is applied to the silicon target in the vacuum chamber by a sputtering method, and the intermediate film 8 of the amorphous silicon film 8 is formed to a thickness of 1500Å to 2000Å by sputtering with argon (Ar) plasma. The amorphous silicon film 8 does not contain oxygen atoms. Further, a resist such as a photoresist or an electron beam resist is applied on the intermediate film 8 to have a thickness of about 0.2 to 0.4 μm to form a resist film 9.

次に、Al合金膜6に微細パターンをエッチングして形成
する工程について説明する。第1B図に示すように、フォ
トリソグラフィ等のパターン形成法によりレジスト膜9
を露光・現像して所望の微細パターンのレジスト膜9aを
形成する。次に、第1C図に示すように、レジスト膜9aを
エッチングマスクとして中間膜8を(CF4+O2)のフッ
素系プラズマを用いてドライエッチングし中間膜パター
ン8aを形成する。次いで第1D図に示すように、酸素
(O2)プラズマを使用して、RF出力800W、ガス圧2〜5P
aの条件で有機膜7を反応性イオンエッチングにより異
方性にエッチングし、有機膜パターン7aを形成する。こ
のエッチング条件下では、レジスト膜9aが同時にエッチ
ングされ除去される。
Next, a process of forming a fine pattern on the Al alloy film 6 by etching will be described. As shown in FIG. 1B, the resist film 9 is formed by a pattern forming method such as photolithography.
Is exposed and developed to form a resist film 9a having a desired fine pattern. Next, as shown in FIG. 1C, the intermediate film 8 is dry-etched using a fluorine-based plasma of (CF 4 + O 2 ) using the resist film 9a as an etching mask to form an intermediate film pattern 8a. Then, as shown in FIG. 1D, using oxygen (O 2 ) plasma, RF power 800W, gas pressure 2-5P
The organic film 7 is anisotropically etched by reactive ion etching under the condition of a to form an organic film pattern 7a. Under this etching condition, the resist film 9a is simultaneously etched and removed.

その後、有機膜パターン7aをエッチングマスクとしてAl
合金膜6をエッチングする。この工程では、SiCl4とCl2
とBCl3の混合ガスプラズマを使用した反応性イオンエッ
チングによりAl合金膜6を異方性にエッチングして所望
の微細パターン6aを形成する。このエッチング工程で
は、中間膜であるアモルファスシリコン膜のパターン8a
が同時にエッチング除去されてしまうように条件設定さ
れている。また、Al合金膜の微細パターン6aの側壁に
は、エッチング過程で炭素や窒素原子が付着し側壁保護
膜10が形成されるが、このエッチング工程で同時にエッ
チングされるアモルファスシリコン膜のパターン8aには
酸素原子が含まれていないので、側壁保護膜10が酸素原
子により破壊させられることがない。したがって、その
側壁保護膜10の作用により、第1E図に示すようにサイド
エッチングがなく精度が良いAl合金膜の微細パターン6a
が形成される。最後に、O2プラズマなどにより有機膜パ
ターン7aをエッチング除去すれば、第1F図のようにAl合
金膜の微細パターン6aが形成される。
Then, using the organic film pattern 7a as an etching mask, Al
The alloy film 6 is etched. In this process, SiCl 4 and Cl 2
The Al alloy film 6 is anisotropically etched by reactive ion etching using a mixed gas plasma of BCl 3 and BCl 3 to form a desired fine pattern 6a. In this etching process, the pattern 8a of the amorphous silicon film that is the intermediate film is used.
Are set so that they are simultaneously removed by etching. Further, on the sidewalls of the fine pattern 6a of the Al alloy film, carbon and nitrogen atoms are attached in the etching process to form the sidewall protection film 10, but in the pattern 8a of the amorphous silicon film that is simultaneously etched in this etching process. Since the oxygen atom is not contained, the side wall protection film 10 is not destroyed by the oxygen atom. Therefore, due to the action of the side wall protective film 10, there is no side etching as shown in FIG.
Is formed. Finally, if the organic film pattern 7a is removed by etching with O 2 plasma or the like, the fine pattern 6a of the Al alloy film is formed as shown in FIG. 1F.

なお、上記実施例では中間膜に酸素原子を含まない物質
としてアモルファシリコンを用いたが、被エッチング膜
のエッチング工程で悪影響を及ぼす要因は酸素原子であ
るので、酸素原子を含まない物質であればよい。したが
って窒素原子を含む物質、たとえばシリコン窒化膜(Si
3N4)でもよい。この場合には、窒素原子によって被エ
ッチング膜であるAl合金膜のパターン側壁の側壁保護膜
をより強化することができる。
Although amorpha silicon was used as the substance containing no oxygen atoms in the intermediate film in the above example, the factor that adversely affects the etching process of the film to be etched is the oxygen atom, so any substance containing no oxygen atom should be used. Good. Therefore, a substance containing nitrogen atoms, such as a silicon nitride film (Si
3 N 4 ) is also acceptable. In this case, the nitrogen atom can further strengthen the side wall protective film on the side wall of the pattern of the Al alloy film which is the film to be etched.

また、中間膜の形成方法として上記実施例ではスパッタ
法を用いたが、ECR(電子サイクロトロン共鳴)現象で
の反応性デポジション膜による形成方法を用いてもよ
い。
Further, although the sputtering method is used as the method of forming the intermediate film in the above-described embodiment, a method of forming a reactive deposition film by ECR (electron cyclotron resonance) phenomenon may be used.

[発明の効果] 以上のように、本発明によれば、中間膜は酸素原子を含
まない材料で形成したので、被エッチング膜のエッチン
グ時に被エッチング膜のパターンの側壁保護膜を破壊す
ることなく異方性エッチングが可能となり、パターン精
度の良い微細パターンを形成することができる。
[Effects of the Invention] As described above, according to the present invention, since the intermediate film is formed of the material containing no oxygen atom, the sidewall protection film of the pattern of the film to be etched is not destroyed at the time of etching the film to be etched. Anisotropic etching is possible, and a fine pattern with good pattern accuracy can be formed.

また被エッチング膜のエッチング時には、同時に中間膜
が完全にエッチング除去されるので、従来行なわれてい
る中間膜の残余部の全面除去工程を省略でき、微細パタ
ーンの形成工程が簡略化できる。
Further, when the film to be etched is etched, at the same time, the intermediate film is completely removed by etching, so that it is possible to omit the conventional entire surface removing step of the remaining portion of the intermediate film and simplify the fine pattern forming step.

さらに、被エッチング膜に直接接触して有機膜が形成さ
れていることによって、被エッチング膜と有機膜との間
に別の膜が形成されているものに比べて、形成すべき膜
の数を減少させることができ、成膜工程における工程数
を減少させることができるとともに、当該膜を除去する
工程を省略することができる。
Further, since the organic film is formed in direct contact with the film to be etched, the number of films to be formed is smaller than that of another film formed between the film to be etched and the organic film. The number of steps in the film forming step can be reduced, and the step of removing the film can be omitted.

【図面の簡単な説明】[Brief description of drawings]

第1A図、第1B図、第1C図、第1D図、第1E図、第1F図は、
本発明の一実施例による半導体装置の微細パターンの形
成方法をその形成工程に従って示した半導体装置の断面
図である。 第2A図、第2B図、第2C図、第2D図、第2E図、第2F図は、
従来の半導体装置の微細パターンの形成方法をその形成
工程に従って示した半導体装置の断面図である。 図において、1は基板、6,6aは被エッチング膜であるAl
合金膜、7,7aは有機膜、8,8aは中間膜、9,9aはレジスト
膜、10は側壁保護膜を示している。 なお、図中、同一符号は同一または相当部分を示す。
1A, 1B, 1C, 1D, 1E, 1F,
FIG. 6 is a cross-sectional view of a semiconductor device showing a method of forming a fine pattern of a semiconductor device according to an embodiment of the present invention in accordance with the forming steps. 2A, 2B, 2C, 2D, 2E, 2F,
FIG. 11 is a cross-sectional view of a semiconductor device showing a conventional method of forming a fine pattern of a semiconductor device according to the forming steps. In the figure, 1 is a substrate, and 6 and 6a are Al films to be etched.
Alloy films, 7 and 7a are organic films, 8 and 8a are intermediate films, 9 and 9a are resist films, and 10 is a side wall protective film. In the drawings, the same reference numerals indicate the same or corresponding parts.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上に形成された被エッチング膜
の表面上に、順次有機膜、中間膜、レジスト膜の三層膜
を形成し、前記レジスト膜を露光・現像し所望のレジス
トパターンを形成し、前記レジストパターンをマスクと
して前記中間膜をエッチングし、前記中間膜をマスクと
して前記有機膜をエッチングし、同時に前記レジスト膜
を除去し、前記有機膜をマスクとして前記被エッチング
膜をエッチングし、同時に前記中間膜を除去し、最後に
前記有機膜を除去し、前記被エッチング膜に微細パター
ンを形成する方法において、 前記有機膜は前記被エッチング膜の表面上に直接接触し
て形成され、 前記中間膜は酸素非含有材料であって、前記被エッチン
グ膜と同一条件下でエッチングされ得る材料で形成され
ていることを特徴とする微細パターンの形成方法。
1. A three-layer film including an organic film, an intermediate film and a resist film is sequentially formed on a surface of a film to be etched formed on a semiconductor substrate, and the resist film is exposed and developed to form a desired resist pattern. Forming, etching the intermediate film using the resist pattern as a mask, etching the organic film using the intermediate film as a mask, simultaneously removing the resist film, etching the etching target film using the organic film as a mask At the same time, removing the intermediate film, finally removing the organic film, in the method of forming a fine pattern on the film to be etched, the organic film is formed in direct contact with the surface of the film to be etched, The intermediate film is a non-oxygen containing material and is formed of a material that can be etched under the same conditions as the film to be etched. The method of forming the turn.
【請求項2】前記中間膜の材料がアモルファスシリコン
である特許請求の範囲第1項記載の微細パターンの形成
方法。
2. The method for forming a fine pattern according to claim 1, wherein the material of the intermediate film is amorphous silicon.
【請求項3】前記中間膜の材料が窒素原子を含む材料で
ある特許請求の範囲第1項記載の微細パターンの形成方
法。
3. The method for forming a fine pattern according to claim 1, wherein the material of the intermediate film is a material containing nitrogen atoms.
JP62225029A 1987-09-08 1987-09-08 Fine pattern formation method Expired - Lifetime JPH07111964B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62225029A JPH07111964B2 (en) 1987-09-08 1987-09-08 Fine pattern formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62225029A JPH07111964B2 (en) 1987-09-08 1987-09-08 Fine pattern formation method

Publications (2)

Publication Number Publication Date
JPS6467918A JPS6467918A (en) 1989-03-14
JPH07111964B2 true JPH07111964B2 (en) 1995-11-29

Family

ID=16822945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62225029A Expired - Lifetime JPH07111964B2 (en) 1987-09-08 1987-09-08 Fine pattern formation method

Country Status (1)

Country Link
JP (1) JPH07111964B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4227237C2 (en) * 1992-08-19 1995-08-10 Juergen Dr Gspann Process for agglomerate beam lithography

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63254745A (en) * 1987-04-13 1988-10-21 Oki Electric Ind Co Ltd Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPS6467918A (en) 1989-03-14

Similar Documents

Publication Publication Date Title
EP0368732B1 (en) Process for forming resist mask pattern
JP2553078B2 (en) Mask formation method
JPH0245927A (en) Etching method
US6235626B1 (en) Method of forming a gate electrode using an insulating film with an opening pattern
JP3511802B2 (en) Method of forming metal wiring
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
US4826754A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
JP2765561B2 (en) Fabrication method of fine aerial wiring
JPH07111964B2 (en) Fine pattern formation method
JPH061764B2 (en) Pattern formation method
JPH0466345B2 (en)
EP0260201B1 (en) Plasma etching using a bilayer mask
JP2003282700A (en) Hole forming method
JP3923136B2 (en) Semiconductor device and manufacturing method thereof
JP2937537B2 (en) Pattern formation method
JPH11214290A (en) Manufacture of resist film and semiconductor device
JP2004158538A (en) Method for manufacturing semiconductor device
JPS60254733A (en) Pattern forming method
JPH0637058A (en) Dry etching method
JPH0555218A (en) Semiconductor device and manufacture thereof
JPH05206125A (en) Manufacture of semiconductor device
JPS6354726A (en) Method of etching resist film
JPH06244157A (en) Manufacture of semiconductor device
JPH0626203B2 (en) Micro processing method
JPH0620942A (en) Forming method for resist pattern