JPH0555218A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPH0555218A JPH0555218A JP24526791A JP24526791A JPH0555218A JP H0555218 A JPH0555218 A JP H0555218A JP 24526791 A JP24526791 A JP 24526791A JP 24526791 A JP24526791 A JP 24526791A JP H0555218 A JPH0555218 A JP H0555218A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum alloy
- film
- resist
- alloy wiring
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、半導体装置及びその
製造方法に関し、特に半導体装置の電極配線等に用いる
アルミ合金パターン形成方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a method of forming an aluminum alloy pattern used for electrode wiring of a semiconductor device.
【0002】[0002]
【従来の技術】図3は従来のアルミ合金電極配線の形成
方法を模式的に示したものである。図3(a) はアルミ合
金配線となるアルミ合金膜5を下地基板2上にスパッタ
もしくは真空蒸着等により形成する工程を示し、図3
(b) はアルミ合金配線としてパターニングするため、写
真製版により例えばポジレジストをマスクとしてパター
ニングする工程を示す。図3(c) は、パターニングした
レジストマスクを用いて、アルミ合金膜をエッチングす
る工程を示す。エッチングは、通常、微細パターンには
RIE(Reactive Ion Etching)やマグネトロンRIE
が用いられる。そして、エッチングガスには塩素系ガ
ス、例えばSiCl4 /Cl2 の混合ガス等が用いられ
る。図3(d) は図3(c) のアルミ合金配線のエッチング
後、バレル型やダウンフロー型のアッシャーにより、酸
素系ガスを用いて、レジストマスクをアッシングし、レ
ジストを除去した直後を表わしている。図3(e) は、図
3(d) のアッシング工程後において、次に述べる工程図
3(f) までに、大気中の水分や塩素雰囲気によって、上
記図3(c) のエッチング工程に生じた側壁の堆積膜7か
ら腐食9が発生することを示す図である。2. Description of the Related Art FIG. 3 schematically shows a conventional method for forming an aluminum alloy electrode wiring. FIG. 3A shows a process of forming an aluminum alloy film 5 to be an aluminum alloy wiring on the base substrate 2 by sputtering or vacuum deposition.
(b) shows a step of patterning by photolithography using, for example, a positive resist as a mask for patterning as aluminum alloy wiring. FIG. 3C shows a step of etching the aluminum alloy film using the patterned resist mask. Etching is usually performed by RIE (Reactive Ion Etching) or magnetron RIE for fine patterns.
Is used. A chlorine-based gas, for example, a mixed gas of SiCl 4 / Cl 2 or the like is used as the etching gas. FIG. 3 (d) shows a state immediately after the resist mask is ashed by oxygen-based gas with a barrel type or downflow type asher after etching the aluminum alloy wiring of FIG. 3 (c). There is. 3 (e) is generated in the etching process of FIG. 3 (c) after the ashing process of FIG. 3 (d) by the process flow 3 (f) described below due to moisture or chlorine atmosphere in the atmosphere. It is a figure which shows that corrosion 9 generate | occur | produces from the deposited film 7 of the side wall.
【0003】特に、腐食9はオープンスペース8に面す
るアルミ合金配線の側壁7bより発生する確率が高い。
図3(f) は図3(c) のエッチング工程で生じたアルミ合
金配線の側壁堆積膜7をレジスト剥離液等のウェットエ
ッチングにより、取り除く工程である。この場合、腐食
9はアルミ合金より発生しており、レジスト剥離液等の
ウェットエッチングにおいては除去されない。また、上
記図3(e) の工程で、腐食9が発生しなくても、このレ
ジスト剥離液処理中、もしくは処理後に発生する。In particular, the corrosion 9 is highly likely to occur from the side wall 7b of the aluminum alloy wiring facing the open space 8.
FIG. 3F shows a step of removing the side wall deposited film 7 of the aluminum alloy wiring generated in the etching step of FIG. 3C by wet etching with a resist stripping solution or the like. In this case, the corrosion 9 is generated from the aluminum alloy and is not removed by wet etching with a resist stripping solution or the like. Even if corrosion 9 does not occur in the process of FIG. 3 (e), it occurs during or after the resist stripping solution treatment.
【0004】従来のアルミ合金配線11のパターニング
では、図4に示すようにアルミ合金線11の面するオー
プンスペース幅wn のサイズにより側壁に堆積する膜7
が異なっている。その理由は、側壁に付着する立体角が
オープンスペース8によって異なるため、図4に示すよ
うにオープンスペース幅がw1 <w2 <w3 の場合、側
壁の同位置A,B,Cにおける入射立体角がθ1 <θ2
<θ3 となり、この順で側壁に堆積する膜厚,膜質が異
なってくる。In the conventional patterning of the aluminum alloy wiring 11, as shown in FIG. 4, the film 7 deposited on the side wall according to the size of the open space width w n facing the aluminum alloy wiring 11.
Are different. The reason is that the solid angle attached to the side wall differs depending on the open space 8. Therefore, when the open space width is w 1 <w 2 <w 3 , as shown in FIG. Solid angle is θ 1 <θ 2
<Theta 3, and the film thickness to be deposited on the side wall in this order, the film quality becomes different.
【0005】側壁に堆積する成分としては、エッチング
ガスに、塩素系のガスSiCl4 /Cl2 を用いた場
合、 Al,Cl,Si からなっており、Alx Cly Siz (x,y,z:組
成比)の組成比やClの残留濃度等により腐食の発生が
異なる。通常、5μm以上のオープンスペースに面する
側壁は残留塩素分が多く、腐食しやすい。また、腐食9
の発生は、配線間のショートを起こす可能性があり、デ
バイスの信頼性の低下につながる。When chlorine-based gas SiCl 4 / Cl 2 is used as an etching gas, the components deposited on the sidewalls are composed of Al, Cl, Si, and Al x Cl y Si z (x, y, The occurrence of corrosion differs depending on the composition ratio (z: composition ratio) and the residual concentration of Cl. Usually, the side wall facing the open space of 5 μm or more has a large amount of residual chlorine and is easily corroded. Also, corrosion 9
The occurrence of the short circuit may cause a short circuit between the wirings, leading to a decrease in the reliability of the device.
【0006】[0006]
【発明が解決しようとする課題】従来のアルミ合金膜パ
ターンの形成方法では、オープンスペースに面したアル
ミ合金配線の側壁7bにアルミ合金エッチング時に生じ
た堆積物が厚く付着し、腐食の発生率を高めていた。そ
のため、上記堆積膜を薄くするエッチングプロセスで
は、狭いスペースに面したアルミ合金配線側壁7aの堆
積量が少なくなり、アルミ合金エッチング時の側壁保護
効果が弱くなり、エッチング形状に影響を与えるなどの
問題点があった。In the conventional method for forming an aluminum alloy film pattern, the deposits produced during etching of the aluminum alloy adhere to the side wall 7b of the aluminum alloy wiring facing the open space thickly to prevent the occurrence of corrosion. It was high. Therefore, in the etching process for thinning the deposited film, the amount of deposition of the aluminum alloy wiring side wall 7a facing a narrow space is reduced, the side wall protection effect at the time of aluminum alloy etching is weakened, and the etching shape is affected. There was a point.
【0007】この発明は上記のような問題点を解消する
ためになされたもので、腐食の発生を低減するととも
に、アルミ合金配線形状を異方性にエッチングすること
ができ、さらにマスクパターンの違いによる被エッチン
グ面積依存性を低減することのできる半導体装置及びそ
の製造方法を得ることを目的としている。The present invention has been made in order to solve the above-mentioned problems. It is possible to reduce the occurrence of corrosion, anisotropically etch the shape of aluminum alloy wiring, and further, to make a difference in mask pattern. It is an object of the present invention to obtain a semiconductor device and a method for manufacturing the same, which can reduce the dependency on the area to be etched due to.
【0008】[0008]
【課題を解決するための手段】この発明にかかる半導体
装置及びその製造方法は、アルミ合金エッチングのため
の写真製版工程において、腐食の発生率を高める少くと
も5μm以上の広いオープンスペースにアルミ合金のダ
ミーパターンを挿入し、エッチングするものである。According to the present invention, there is provided a semiconductor device and a method for manufacturing the same, in a photolithography process for etching an aluminum alloy, the aluminum alloy is provided in a wide open space of at least 5 .mu.m or more for increasing the rate of corrosion. A dummy pattern is inserted and etching is performed.
【0009】[0009]
【作用】この発明においては、ダミーパターンは、アル
ミ合金配線側壁の堆積物を低減し、オープンスペースサ
イズの違いによる側壁への堆積膜厚の差も低減する。ま
た、ダミーパターンの挿入によって、被エッチング面積
が大幅に減少するため、マスクパターン依存性が低減さ
れ、エッチング速度も向上する。In the present invention, the dummy pattern reduces the deposit on the side wall of the aluminum alloy wiring and also reduces the difference in the deposited film thickness on the side wall due to the difference in the open space size. Further, since the area to be etched is greatly reduced by inserting the dummy pattern, the mask pattern dependency is reduced and the etching rate is also improved.
【0010】[0010]
【実施例】以下、この発明の一実施例を図について説明
する。図1は、本発明の一実施例による半導体装置及び
その製造方法において、腐食防止のため、広いスペース
であった箇所4にダミーパターン1bを設けたアルミ合
金配線パターニングを示すものである。図2は図1の形
成方法を模式的に示す図である。図2(a) はアルミ合金
配線となるアルミ合金膜5を下地基板2上にスパッタも
しくは真空蒸着等により形成する工程を示す。図2(b)
はアルミ合金配線としてパターニングするため、写真製
版により、例えばポジレジストをマスクとしてパターニ
ングする工程を示す。このレジストのパターニングにお
いて、本来、配線のためのレジストマスクのない広いオ
ープンスペース(25μm)にもレジストがパターニン
グされるようにする。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows aluminum alloy wiring patterning in which a dummy pattern 1b is provided in a place 4 which was a large space in order to prevent corrosion in a semiconductor device and a manufacturing method thereof according to an embodiment of the present invention. FIG. 2 is a diagram schematically showing the forming method of FIG. FIG. 2A shows a step of forming an aluminum alloy film 5 to be an aluminum alloy wiring on the base substrate 2 by sputtering or vacuum deposition. Figure 2 (b)
Shows a step of patterning by photolithography using, for example, a positive resist as a mask for patterning as aluminum alloy wiring. In this resist patterning, originally, the resist is patterned also in a wide open space (25 μm) where there is no resist mask for wiring.
【0011】図2(c) はパターニングしたレジストマス
クを用いて、アルミ合金膜5をエッチングする工程を示
す図である。エッチングは、通常微細パターンにはRI
EやマグネトロンRIEが用いられる。そして、エッチ
ングガスには塩素系ガス、例えばSiCl4 /Cl2 の
混合ガス等が用いられる。図2(d) はアルミ合金配線の
エッチング後、バレル型やダウンフロー型のアッシャー
により、塩素系ガスを用いて、レジストマスクをアッシ
ングし、レジストを除去した直後を示す。図2(e) は、
アッシング工程後において、次に述べる工程図2(f) ま
でに、大気中の水分や塩素雰囲気によっても上記図2
(c) のエッチング工程に生じた側壁の堆積膜7から腐食
が生じないか、発生率が低減されることを示している。
図2(f)はエッチング工程で生じたアルミ合金配線の側
壁堆積膜7をレジスト剥離液等のウェットエッチングに
より取り除く工程を示す図である。この場合、アルミの
腐食の原因である側壁の堆積膜7が除去されるので、さ
らに腐食の発生は抑えられる。FIG. 2C is a diagram showing a step of etching the aluminum alloy film 5 using a patterned resist mask. Etching is usually RI for fine patterns.
E or magnetron RIE is used. A chlorine-based gas, for example, a mixed gas of SiCl 4 / Cl 2 or the like is used as the etching gas. FIG. 2D shows a state immediately after the resist mask is ashed by chlorine-based gas using a barrel type or downflow type asher after etching the aluminum alloy wiring. Figure 2 (e) shows
After the ashing process, the process shown in FIG.
It is shown that corrosion does not occur from the deposited film 7 on the side wall generated in the etching step of (c) or the occurrence rate is reduced.
FIG. 2F is a diagram showing a step of removing the side wall deposited film 7 of the aluminum alloy wiring formed in the etching step by wet etching with a resist stripping solution or the like. In this case, since the deposited film 7 on the side wall, which is the cause of aluminum corrosion, is removed, the occurrence of corrosion is further suppressed.
【0012】図2(b),(c) に示す工程において、広いオ
ープンスペースにダミーパターン10を形成することに
より、アルミ合金配線11やアルミ合金ダミーパターン
12のエッチング後の側壁堆積膜7aが薄くなり、従っ
て、残留塩素分が低減され、腐食の発生が抑えられる。
側壁堆積膜が薄くなるのは、図4に示した入射立体角の
ためである。この腐食の発生の低減により、配線間ショ
ートの問題も低減され、デバイスの信頼性の向上につな
がる。In the steps shown in FIGS. 2B and 2C, by forming the dummy pattern 10 in a wide open space, the side wall deposited film 7a of the aluminum alloy wiring 11 and the aluminum alloy dummy pattern 12 after etching is thin. Therefore, the residual chlorine content is reduced, and the occurrence of corrosion is suppressed.
The thin side wall deposited film is due to the incident solid angle shown in FIG. By reducing the occurrence of this corrosion, the problem of short circuit between wirings is also reduced, and the reliability of the device is improved.
【0013】また、上記実施例では、エッチングガスに
SiCl4 /Cl2 を用いたが、BCl3 ,BBr3 ,
CF4 ,N2 を用いたり、Cl2 と混合して用いても上
記実施例と同様の効果を奏する。Although SiCl 4 / Cl 2 is used as the etching gas in the above embodiment, BCl 3 , BBr 3 ,
Even if CF 4 or N 2 is used or mixed with Cl 2 , the same effect as that of the above-described embodiment can be obtained.
【0014】また、上記実施例ではレジストにポジ型を
用いているが、ネガ型を用いてもマスクパターンを反転
させれば、上記実施例と同様の効果を奏する。Further, in the above-mentioned embodiment, the positive type is used for the resist, but even if the negative type is used, if the mask pattern is reversed, the same effect as that of the above-mentioned embodiment is obtained.
【0015】[0015]
【発明の効果】以上のように、この発明によれば、オー
プンスペースにダミーパターンを挿入したので、腐食の
発生が低減され、また精度の高いアルミ合金配線加工を
行うことができる。As described above, according to the present invention, since the dummy pattern is inserted in the open space, it is possible to reduce the occurrence of corrosion and perform highly accurate aluminum alloy wiring processing.
【0016】また、ダミーパターンを挿入することによ
り、被エッチング面積が小さくなり、マスクパターン依
存性が少なくなり、エッチング特性の安定化が図れる。Further, by inserting the dummy pattern, the area to be etched is reduced, the mask pattern dependence is reduced, and the etching characteristics can be stabilized.
【図1】この発明の一実施例による半導体装置及びその
製造方法を示す概略図である。FIG. 1 is a schematic diagram showing a semiconductor device and a manufacturing method thereof according to an embodiment of the present invention.
【図2】この発明によるアルミ合金パターン形成フロー
を示す図である。FIG. 2 is a diagram showing an aluminum alloy pattern forming flow according to the present invention.
【図3】従来のアルミ合金配線の形成フローを示す図で
ある。FIG. 3 is a diagram showing a flow of forming a conventional aluminum alloy wiring.
【図4】側壁に面するスペースサイズと入射立体角の関
係を示す図である。FIG. 4 is a diagram showing a relationship between a space size facing a side wall and an incident solid angle.
1 アルミ合金配線電極 1a 動作上必要となる配線 1b ダミーパターン 2 下地基板 3 腐食の発生しやすかった側壁 4 アルミ合金配線のないスペース 5 アルミ合金膜 6 アルミ合金配線用レジストパターン 7 側壁堆積膜 7a 狭いスペースに面した側壁堆積膜 7b 広いスペースに面した側壁堆積膜 8 広いスペース 9 腐食 10 ダミーパターン用レジストパターン 11 アルミ合金配線 12 アルミ合金ダミーパターン 13 ショート箇所 θ1 アルミ合金配線側壁点Aに堆積可能な入射立体角 θ2 アルミ合金配線側壁点Bに堆積可能な入射立体角 θ3 アルミ合金配線側壁点Cに堆積可能な入射立体角 wn 配線間隔(w1 <w2 <w3 )1 Aluminum Alloy Wiring Electrode 1a Wiring Required for Operation 1b Dummy Pattern 2 Base Substrate 3 Sidewalls where Corrosion Easily Occurs 4 Space Without Aluminum Alloy Wiring 5 Aluminum Alloy Film 6 Aluminum Alloy Wiring Resist Pattern 7 Sidewall Deposited Film 7a Narrow Sidewall deposited film facing a space 7b Sidewall deposited film facing a wide space 8 Wide space 9 Corrosion 10 Dummy pattern resist pattern 11 Aluminum alloy wiring 12 Aluminum alloy dummy pattern 13 Shorting location θ 1 Aluminum alloy wiring Sidewall Can be deposited at point A Incident solid angle θ 2 incident solid angle that can be deposited on the aluminum alloy wiring side wall point B θ 3 incident solid angle that can be deposited on the aluminum alloy wiring side wall point c n wiring spacing (w 1 <w 2 <w 3 )
Claims (2)
アルミ合金配線パターンと、 該アルミ合金配線パターンのオープンスペースに設けら
れたダミーのアルミ合金パターンとを有することを特徴
とする半導体装置。1. A semiconductor device comprising: an aluminum alloy wiring pattern having an open space of 5 μm or more; and a dummy aluminum alloy pattern provided in the open space of the aluminum alloy wiring pattern.
るアルミ合金配線パターンを形成する工程と、 オープンスペースにダミーのアルミ合金パターンを形成
する工程とを含むことを特徴とする半導体装置の製造方
法。2. A method of manufacturing a semiconductor device, comprising: a step of forming an aluminum alloy wiring pattern having an open space of 5 μm or more; and a step of forming a dummy aluminum alloy pattern in the open space.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24526791A JPH0555218A (en) | 1991-08-28 | 1991-08-28 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24526791A JPH0555218A (en) | 1991-08-28 | 1991-08-28 | Semiconductor device and manufacture thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0555218A true JPH0555218A (en) | 1993-03-05 |
Family
ID=17131143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24526791A Pending JPH0555218A (en) | 1991-08-28 | 1991-08-28 | Semiconductor device and manufacture thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0555218A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06168946A (en) * | 1991-09-19 | 1994-06-14 | Samsung Electron Co Ltd | Semiconductor device provided with metal interconnection |
KR100422571B1 (en) * | 2000-12-22 | 2004-03-12 | 주식회사 하이닉스반도체 | Method for protecting corrosion during aluminum CMP |
US7566647B2 (en) | 2006-07-12 | 2009-07-28 | United Microelectronics Corp. | Method of disposing and arranging dummy patterns |
-
1991
- 1991-08-28 JP JP24526791A patent/JPH0555218A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06168946A (en) * | 1991-09-19 | 1994-06-14 | Samsung Electron Co Ltd | Semiconductor device provided with metal interconnection |
KR100422571B1 (en) * | 2000-12-22 | 2004-03-12 | 주식회사 하이닉스반도체 | Method for protecting corrosion during aluminum CMP |
US7566647B2 (en) | 2006-07-12 | 2009-07-28 | United Microelectronics Corp. | Method of disposing and arranging dummy patterns |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100272644B1 (en) | Dry etching method | |
JP3361918B2 (en) | Method for forming fine holes in semiconductor integrated circuit device | |
US5776836A (en) | Self aligned method to define features smaller than the resolution limit of a photolithography system | |
US5679499A (en) | Method for forming photo mask for use in fabricating semiconductor device | |
US4261792A (en) | Method for fabrication of semiconductor devices | |
JPH0471334B2 (en) | ||
JPH0555218A (en) | Semiconductor device and manufacture thereof | |
KR100190178B1 (en) | Dry etching method and dry etching equipment | |
JPH061764B2 (en) | Pattern formation method | |
JP3585039B2 (en) | Hole forming method | |
JPS6227384B2 (en) | ||
US6287752B1 (en) | Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device | |
JP2887878B2 (en) | Method of forming protective film for resist pattern | |
JP2998164B2 (en) | Method for manufacturing semiconductor device | |
KR0139072B1 (en) | Method of fabricating semiconductor device having step of forming play in contact hole | |
US7205243B2 (en) | Process for producing a mask on a substrate | |
JPH05206085A (en) | Fine pattern formation | |
JPH07176501A (en) | Manufacture of semiconductor device | |
JPH05129253A (en) | Production of semiconductor device | |
KR100248345B1 (en) | Method of forming metal interconnector in semiconductor device | |
KR100876873B1 (en) | Method for forming conductive pattern of semiconductor device | |
JP3541329B2 (en) | Dry etching method | |
JPH10214773A (en) | Fabrication of semiconductor device | |
JPH05283378A (en) | Manufacture of semiconductor device | |
KR0172293B1 (en) | Method of forming contact hole of semiconductor device |