JPH07111442A - Waveform shaping circuit - Google Patents

Waveform shaping circuit

Info

Publication number
JPH07111442A
JPH07111442A JP25603693A JP25603693A JPH07111442A JP H07111442 A JPH07111442 A JP H07111442A JP 25603693 A JP25603693 A JP 25603693A JP 25603693 A JP25603693 A JP 25603693A JP H07111442 A JPH07111442 A JP H07111442A
Authority
JP
Japan
Prior art keywords
circuit
output
transistor
input
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25603693A
Other languages
Japanese (ja)
Inventor
Teruo Kato
照夫 加藤
Hisayoshi Uchiyama
久嘉 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP25603693A priority Critical patent/JPH07111442A/en
Publication of JPH07111442A publication Critical patent/JPH07111442A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To suppress the production of an output signal due to noise when no input signal is received by providing a hysteresis characteristic on the waveform shaping circuit. CONSTITUTION:An input signal amplified by a differential amplifier 2 is amplified by a 1st stage amplifier circuit including a transistor(TR) 6 and further amplified by a 2nd stage amplifier circuit 15 including TRs 16, 17. An output of the differential amplifier turns on/off a TR 6 depending on a collector current of TRs 7, 8 flowing through current mirror circuits 3, 4, 5. Then a feedback circuit 18 comprising the current mirror circuit comprising TRs 19-23 and a current mirror circuit comprising a constant current source 24 and TRs 25-27 is used to apply a control signal corresponding to the output level to the input of the TR 6. Positive feedback is applied to the base of the TRs of the amplifier stage to provide an offset to the circuit thereby producing a hysteresis characteristic, and then the amplifier stage is not operated even with application of noise when no input signal is received and erroneous output is prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ヒステリシス特性をも
つ波形整形回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a waveform shaping circuit having a hysteresis characteristic.

【0002】[0002]

【従来の技術】図2は従来の波形整形回路である。図2
において、入力端子(1)に印加される入力信号は差動
増幅器(2)において増幅された後、電流ミラー回路
(3),(4)及び(5)を介してトランジスタ(6)
のベースに供給される。差動増幅器(2)において入力
信号のレベルがトランジスタ(7)のベース側に印加さ
れる基準電圧より大きい場合、トランジスタ(7)のコ
レクタ電流はトランジスタ(8)のコレクタ電流より大
きくなり、トランジスタ(6)はオフするので、「H」
レベルの出力信号が出力端子(9)から発生する。ま
た、入力信号のレベルが基準電圧より小さい場合、トラ
ンジスタ(8)のコレクタ電流がトランジスタ(7)の
コレクタ電流より大きくなり、トランジスタ(6)はオ
ンするので、「L」レベルの出力信号が発生する。
2. Description of the Related Art FIG. 2 shows a conventional waveform shaping circuit. Figure 2
In, the input signal applied to the input terminal (1) is amplified in the differential amplifier (2), and then the transistor (6) is passed through the current mirror circuits (3), (4) and (5).
Supplied to the base of. When the level of the input signal in the differential amplifier (2) is larger than the reference voltage applied to the base side of the transistor (7), the collector current of the transistor (7) becomes larger than the collector current of the transistor (8), and 6) is off, so "H"
A level output signal is generated at the output terminal (9). When the level of the input signal is smaller than the reference voltage, the collector current of the transistor (8) becomes larger than the collector current of the transistor (7), and the transistor (6) is turned on, so that an “L” level output signal is generated. To do.

【0003】一方、入力信号は差動増幅器(10)にも
印加されている。入力信号のレベルがトランジスタ(1
1)のベース側に印加される基準電圧より大きい場合、
トランジスタ(12)のコレクタ電流はトランジスタ
(13)のコレクタ電流より大きくなるので、コンデン
サー(14)は充電される。その為、コンデンサー(1
4)の端子電圧は上がり、基準電圧は上がる。逆に、入
力信号のレベルが基準電圧より小さい場合、トランジス
タ(13)のコレクタ電流が大きくなり、コンデンサー
(14)は放電されるので、基準電圧は下がる。
On the other hand, the input signal is also applied to the differential amplifier (10). The input signal level is transistor (1
If it is larger than the reference voltage applied to the base side of 1),
Since the collector current of the transistor (12) becomes larger than the collector current of the transistor (13), the capacitor (14) is charged. Therefore, the condenser (1
The terminal voltage of 4) rises and the reference voltage rises. On the contrary, when the level of the input signal is lower than the reference voltage, the collector current of the transistor (13) increases and the capacitor (14) is discharged, so that the reference voltage decreases.

【0004】ここで、コンデンサー(14)の充放電定
数を十分に大きく設定すれば、基準電圧の変化は入力信
号の周波数に追従せず、入力信号の平均レベルの変化に
追従させることができる。その為、図2の波形整形回路
は、入力交流信号に応じて正確な波形整形を行い、方形
波の出力を発生することができる。
Here, if the charge / discharge constant of the capacitor (14) is set sufficiently large, the change in the reference voltage does not follow the frequency of the input signal but can follow the change in the average level of the input signal. Therefore, the waveform shaping circuit of FIG. 2 can perform accurate waveform shaping according to the input AC signal and generate a square wave output.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、図2の
波形整形回路は、入力信号が印加されていない場合、ノ
イズのような微小信号によって出力端子(9)から出力
信号が発生するという問題があった。即ち、入力端子
(1)に印加される信号が無くなり、バイアス電圧のみ
になると、基準電圧はそれに追従して入力端子(1)の
バイアス電圧に等しくなり、このような状態で入力端子
(1)にノイズ等の微小信号が印加されると、差動増幅
器(2)で増幅され、トランジスタ(6)をオンまたは
オフとし、出力端子(9)から出力信号が発生するとい
う問題があった。
However, the waveform shaping circuit of FIG. 2 has a problem that an output signal is generated from the output terminal (9) by a minute signal such as noise when the input signal is not applied. It was That is, when there is no signal applied to the input terminal (1) and there is only the bias voltage, the reference voltage follows the bias voltage and becomes equal to the bias voltage of the input terminal (1). When a minute signal such as noise is applied to the differential amplifier (2), it is amplified by the differential amplifier (2) to turn the transistor (6) on or off, and an output signal is generated from the output terminal (9).

【0006】[0006]

【課題を解決するための手段】本発明は上述の点を鑑み
成されたものであり、入力信号を増幅する入力段増幅回
路と、該入力段増幅回路の基準電圧を発生する出力可変
型の基準電圧発生回路と、該基準電圧発生回路の出力電
圧と入力信号とを比較し、その差に応じて前記基準電圧
発生回路の出力電圧を可変する制御回路と、前記入力段
増幅回路の出力信号を増幅する第1出力段増幅回路と、
該第1出力段増幅回路の出力信号を増幅する第2出力段
増幅回路と、前記第1出力段増幅回路の出力信号レベル
を検出し、それに応じた制御信号を前記第1出力段増幅
回路の入力に正帰還する帰還回路とから成ることを特徴
とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and is of an input stage amplifying circuit for amplifying an input signal and an output variable type for generating a reference voltage of the input stage amplifying circuit. A reference voltage generation circuit, a control circuit that compares an output voltage of the reference voltage generation circuit and an input signal, and changes the output voltage of the reference voltage generation circuit according to the difference, and an output signal of the input stage amplification circuit A first output stage amplifying circuit for amplifying
A second output stage amplifying circuit that amplifies the output signal of the first output stage amplifying circuit, and an output signal level of the first output stage amplifying circuit are detected, and a control signal corresponding thereto is detected by the first output stage amplifying circuit. And a feedback circuit for positively feeding back to the input.

【0007】また、前記基準電圧発生回路は、一端がア
ースされたコンデンサーから成り、該コンデンサーの端
子電圧が基準電圧として前記入力段増幅回路に印加され
ることを特徴とする。
Further, the reference voltage generating circuit is composed of a capacitor whose one end is grounded, and the terminal voltage of the capacitor is applied to the input stage amplifying circuit as a reference voltage.

【0008】[0008]

【作用】本発明に依れば、入力信号は入力段増幅回路に
おいて増幅され、さらに第1出力段増幅回路に増幅され
る。また、入力信号は制御回路において基準電圧発生回
路から発生する基準電圧と比較し、制御回路はその差に
応じて基準電圧発生回路からの基準電圧を可変する。一
方、第1出力段増幅回路の出力信号は、第2出力段増幅
回路で増幅されると共に、前記出力信号は帰還回路に印
加され、そのレベルが検出され、帰還回路は前記レベル
に応じた制御信号を第1出力段増幅回路の入力に印加す
る。
According to the present invention, the input signal is amplified in the input stage amplifier circuit and further amplified in the first output stage amplifier circuit. Further, the input signal is compared with the reference voltage generated by the reference voltage generating circuit in the control circuit, and the control circuit varies the reference voltage from the reference voltage generating circuit according to the difference. On the other hand, the output signal of the first output stage amplifier circuit is amplified by the second output stage amplifier circuit, the output signal is applied to the feedback circuit, the level thereof is detected, and the feedback circuit performs control according to the level. The signal is applied to the input of the first output stage amplifier circuit.

【0009】[0009]

【実施例】図1は本発明の一実施例を示す図であり、図
2の従来の回路と同一の素子については同一符号を付し
説明を省略する。図1において、(15)はトランジス
タ(16)及び(17)から成り、第1出力段増幅回路
を構成するトランジスタ(6)のコレクタ出力信号を増
幅する第2出力段増幅回路、(18)はトランジスタ
(6)の出力信号を増幅するトランジスタ(19)及び
(20)と、該トランジスタ(20)の出力電流を反転
するトランジスタ(21),(22)及び(23)から
成る電流ミラー回路と、定電流源(24)と、該定電流
源の出力電流を反転するトランジスタ(25),(2
6)及び(27)から成る電流ミラー回路とによって構
成された帰還回路である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a diagram showing an embodiment of the present invention. The same elements as those of the conventional circuit of FIG. In FIG. 1, (15) is composed of transistors (16) and (17), and a second output stage amplifier circuit for amplifying a collector output signal of the transistor (6) constituting the first output stage amplifier circuit, (18) is A current mirror circuit comprising transistors (19) and (20) for amplifying the output signal of the transistor (6), and transistors (21), (22) and (23) for inverting the output current of the transistor (20), A constant current source (24) and transistors (25), (2) that invert the output current of the constant current source
6) and a current mirror circuit composed of (27).

【0010】次に図1の回路の動作を説明する。入力端
子(1)を介して印加される入力信号は差動増幅器
(2)において増幅され、電流ミラー回路(3),
(4)及び(5)を介してトランジスタ(7)及び
(8)のコレクタに電流が流れる。そして、トランジス
タ(7)及び(8)のそれぞれのコレクタ電流の大きさ
によってトランジスタ(6)はオン、またオフされ、そ
れに応じてトランジスタ(6)のコレクタに「L」また
は「H」レベルの出力が発生する。
Next, the operation of the circuit shown in FIG. 1 will be described. The input signal applied through the input terminal (1) is amplified in the differential amplifier (2), and the current mirror circuit (3),
A current flows through the collectors of the transistors (7) and (8) via (4) and (5). Then, the transistor (6) is turned on and off depending on the magnitude of the collector current of each of the transistors (7) and (8), and accordingly, the collector of the transistor (6) outputs “L” or “H” level output. Occurs.

【0011】トランジスタ(6)のコレクタ出力はトラ
ンジスタ(19)で増幅され、出力端子(9)を介して
発生する。また、上述と同様、トランジスタ(6)の出
力によってトランジスタ(20)はオンまたはオフをす
る。また、電流源(24)に流れる電流I1は、トラン
ジスタ(25)を介してトランジスタ(26)及び(2
7)のコレクタに発生する。トランジスタ(21)のコ
レクタ電流I1は、トランジスタ(21)とミラー接続
されたトランジスタ(22)及び(23)のコレクタに
発生する。そして、トランジスタ(22),(23)及
び(26)のコレクタ電流を加算することによって得ら
れる電流が、トランジスタ(6)のベースに供給され
る。
The collector output of the transistor (6) is amplified by the transistor (19) and generated via the output terminal (9). Further, similarly to the above, the transistor (20) is turned on or off by the output of the transistor (6). Further, the current I 1 flowing through the current source (24) passes through the transistor (25) to the transistors (26) and (2
It occurs in the collector of 7). The collector current I 1 of the transistor (21) is generated in the collectors of the transistors (22) and (23) mirror-connected to the transistor (21). Then, the current obtained by adding the collector currents of the transistors (22), (23) and (26) is supplied to the base of the transistor (6).

【0012】例えば、トランジスタ(8)のコレクタ電
流が大、トランジスタ(7)のコレクタ電流が小になる
場合、トランジスタ(6)はオンし、そのコレクタ出力
は「L」レベルになる。よって、トランジスタ(16)
はオフし、そのコレクタ出力は「H」レベルになるの
で、トランジスタ(17)はオンし、出力端子(9)か
ら「L」レベルの出力が発生する。同様に、トランジス
タ(6)の「L」レベルのコレクタ出力によりトランジ
スタ(19)はオフし、トランジスタ(20)はオンす
る。その為、トランジスタ(27)のコレクタ電流I1
はトランジスタ(20)を流れるので、トランジスタ
(21),(22)及び(23)はオフし、また、トラ
ンジスタ(26)の反転電流I1はトランジスタ(2
2)及び(23)において遮断され、トランジスタ
(6)のベースに電流I1が供給される。
For example, when the collector current of the transistor (8) is large and the collector current of the transistor (7) is small, the transistor (6) is turned on and its collector output becomes "L" level. Therefore, the transistor (16)
Turns off and its collector output goes to "H" level, so that the transistor (17) turns on and an "L" level output is generated from the output terminal (9). Similarly, the "L" level collector output of the transistor (6) turns off the transistor (19) and turns on the transistor (20). Therefore, the collector current I 1 of the transistor (27)
Flows through the transistor (20), the transistors (21), (22) and (23) are turned off, and the reversal current I 1 of the transistor (26) is changed to the transistor (2).
The current I 1 is supplied to the base of the transistor (6), which is cut off at 2) and (23).

【0013】その後、トランジスタ(7)及び(8)の
コレクタ電流が等しくなっても、トランジスタ(6)の
ベースに電流I1が供給されているので、トランジスタ
(6)はオンしている。そして、トランジスタ(8)の
コレクタ電流が小、トランジスタ(7)のコレクタ電流
が大となることによってトランジスタ(7)のコレクタ
に流れる電流の大きさが、電流I1とトランジスタ
(8)のコレクタ電流との加算電流の大きさと等しくな
った時、トランジスタ(6)のベース電流は零になるの
で、トランジスタ(6)はオフする。従って、「H」レ
ベルの出力が出力端子(24)から発生する。
After that, even if the collector currents of the transistors (7) and (8) become equal to each other, since the current I 1 is supplied to the base of the transistor (6), the transistor (6) is on. When the collector current of the transistor (8) is small and the collector current of the transistor (7) is large, the magnitude of the current flowing through the collector of the transistor (7) is the current I 1 and the collector current of the transistor (8). When it becomes equal to the magnitude of the added current of the above, the base current of the transistor (6) becomes zero, so that the transistor (6) is turned off. Therefore, an "H" level output is generated from the output terminal (24).

【0014】逆に、トランジスタ(7)のコレクタ電流
が小、トランジスタ(8)のコレクタ電流が大の時、出
力端子(9)の出力は「H」レベルになる。また、トラ
ンジスタ(20)はオフするので、トランジスタ(2
7)のコレクタ電流I1はトランジスタ(21)のベー
ス及びコレクタに供給される。トランジスタ(22)及
び(23)はトランジスタ(21)と電流ミラー接続し
ているので、トランジスタ(22)及び(23)のコレ
クタに電流I1が流れる。よって、トランジスタ(2
6)のコレクタに電流I1が流れるので、トランジスタ
(22)及び(23)はトランジスタ(8)のコレクタ
電流を電流I1分だけ吸引する。
On the contrary, when the collector current of the transistor (7) is small and the collector current of the transistor (8) is large, the output of the output terminal (9) becomes "H" level. Since the transistor (20) is turned off, the transistor (2
The collector current I 1 of 7) is supplied to the base and collector of the transistor (21). Since the transistors (22) and (23) are in current mirror connection with the transistor (21), the current I 1 flows through the collectors of the transistors (22) and (23). Therefore, the transistor (2
Since the current I 1 flows through the collector of 6), the transistors (22) and (23) draw the collector current of the transistor (8) by the current I 1 .

【0015】その後、トランジスタ(8)のコレクタ電
流が大、トランジスタ(7)のコレクタ電流が小になる
ことによってトランジスタ(6)のベースに供給される
電流の大きさが電流I1の大きさになった時、トランジ
スタ(6)はオンする。従って、出力端子(9)から
「L」レベルの出力が発生する。このように、トランジ
スタ(6)の出力に応じてトランジスタ(6)のベース
に正帰還をかけることによって、ヒステリシス特性をも
った回路構成とすることができる。
After that, since the collector current of the transistor (8) is large and the collector current of the transistor (7) is small, the magnitude of the current supplied to the base of the transistor (6) becomes the magnitude of the current I 1. When this happens, the transistor (6) turns on. Therefore, an "L" level output is generated from the output terminal (9). Thus, by providing positive feedback to the base of the transistor (6) according to the output of the transistor (6), a circuit configuration having a hysteresis characteristic can be obtained.

【0016】尚、ヒステリシス幅は、電流源(24)の
電流I1と、入力信号と電流変換する抵抗(28)の抵
抗値R1とによって、簡単に設定される。
The hysteresis width is easily set by the current I 1 of the current source (24) and the resistance value R 1 of the resistor (28) for converting the input signal and the current.

【0017】[0017]

【発明の効果】本発明に依れば、トランジスタ(6)の
ベースに正帰還をかけ波形整形回路にオフセットをもた
せ、ヒステリシス特性を生じさせたので入力端子(1)
に印加される入力信号が無く、基準電圧が入力端子
(1)のバイアス電圧と等しくなった場合、ノイズ等の
微小信号が印加されても、トランジスタ(6)をオンま
たはオフとすることはできなくなり、出力端子(9)か
ら誤った出力を発生させないようにすることができる。
According to the present invention, the positive feedback is applied to the base of the transistor (6) to cause the waveform shaping circuit to have an offset, which causes the hysteresis characteristic. Therefore, the input terminal (1)
When there is no input signal applied to the transistor and the reference voltage becomes equal to the bias voltage of the input terminal (1), the transistor (6) cannot be turned on or off even if a small signal such as noise is applied. It is possible to prevent generation of an erroneous output from the output terminal (9).

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図2】従来例を示す回路図である。FIG. 2 is a circuit diagram showing a conventional example.

【符号の説明】[Explanation of symbols]

2,10 差動増幅回路 14 コンデンサー 15 第2出力段増幅回路 18 帰還回路 2,10 Differential amplifier circuit 14 Capacitor 15 Second output stage amplifier circuit 18 Feedback circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 入力信号を増幅する入力段増幅回路と、 該入力段増幅回路の基準電圧を発生する出力可変型の基
準電圧発生回路と、 該基準電圧発生回路の出力電圧と入力信号とを比較し、
その差に応じて前記基準電圧発生回路の出力電圧を可変
する制御回路と、 前記入力段増幅回路の出力信号を増幅する第1出力段増
幅回路と、 該第1出力段増幅回路の出力信号を増幅する第2出力段
増幅回路と、 前記第1出力段増幅回路の出力信号レベルを検出し、そ
れに応じた制御信号を前記第1出力段増幅回路の入力に
正帰還する帰還回路と、から成ることを特徴とする波形
整形回路。
1. An input stage amplifier circuit for amplifying an input signal, an output variable type reference voltage generator circuit for generating a reference voltage of the input stage amplifier circuit, and an output voltage and an input signal of the reference voltage generator circuit. Compare
A control circuit that varies the output voltage of the reference voltage generation circuit according to the difference, a first output stage amplifier circuit that amplifies the output signal of the input stage amplifier circuit, and an output signal of the first output stage amplifier circuit. A second output stage amplifier circuit for amplifying; and a feedback circuit for detecting an output signal level of the first output stage amplifier circuit and positively feeding back a control signal corresponding thereto to an input of the first output stage amplifier circuit. A waveform shaping circuit characterized by the above.
【請求項2】 前記基準電圧発生回路は、一端がアース
されたコンデンサーから成り、該コンデンサーの端子電
圧が基準電圧として前記入力段増幅回路に印加されるこ
とを特徴とする波形整形回路。
2. The waveform shaping circuit, wherein the reference voltage generating circuit comprises a capacitor whose one end is grounded, and a terminal voltage of the capacitor is applied as a reference voltage to the input stage amplifying circuit.
JP25603693A 1993-10-13 1993-10-13 Waveform shaping circuit Pending JPH07111442A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25603693A JPH07111442A (en) 1993-10-13 1993-10-13 Waveform shaping circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25603693A JPH07111442A (en) 1993-10-13 1993-10-13 Waveform shaping circuit

Publications (1)

Publication Number Publication Date
JPH07111442A true JPH07111442A (en) 1995-04-25

Family

ID=17287028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25603693A Pending JPH07111442A (en) 1993-10-13 1993-10-13 Waveform shaping circuit

Country Status (1)

Country Link
JP (1) JPH07111442A (en)

Similar Documents

Publication Publication Date Title
JPH04217106A (en) Preamplifier of balanced microphone in cmos technique
JPH08250942A (en) Trans-impedance amplifier circuit
JPH07111442A (en) Waveform shaping circuit
JPH0794971A (en) Differential amplifier
JP2719251B2 (en) Noise attenuation circuit with main signal path and auxiliary signal path with high-pass filter characteristics
JPS6334360Y2 (en)
JPS62161204A (en) Amplifier
JP2969665B2 (en) Bias voltage setting circuit
JPH05315934A (en) Bipolar data signal generator
JPH0760993B2 (en) Comparator
JP2918749B2 (en) Peak detection circuit
JPH0339927Y2 (en)
JPS6133006A (en) Agc circuit
JPH0413858Y2 (en)
JP2000151319A (en) Limiter circuit
JPS598968B2 (en) Level discrimination circuit
JPH08340224A (en) Differential amplifier circuit
JPH0216042B2 (en)
JPH0474887B2 (en)
JPS6161727B2 (en)
JPH0567930A (en) Voltage amplifier circuit
JPH0685576A (en) Voice output circuit
JPH07114336B2 (en) Signal strength display
JPS60182810A (en) Automatic gain adjusting circuit
JPH05327369A (en) Differential amplifier circuit