JPH07106547A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】 【目的】 外部の遅延線を用いることなく、装置内部で
所望の遅延信号を生成して映像信号を出力可能な固体撮
像装置を提供する。 【構成】 通常のＣＣＤエリア・センサ１０と同一チッ
プ上にＣＣＤ遅延素子２１，２２を形成し、ＣＣＤエリ
ア・センサ１０の水平転送レジスタ１５にて転送された
信号電荷を電荷検出部１６で検出して通常出力として導
出するとともに、その検出後その信号電荷を電荷読出し
部２３によってそのまま読み出して１段目のＣＣＤ遅延
素子２１に注入し、ＣＣＤ遅延素子２１によって転送し
かつ電荷検出部２４で検出して１Ｈ遅延出力として導出
し、さらにこの信号電荷を電荷読出し部２６によってそ
のまま読み出して２段目のＣＣＤ遅延素子２２へ注入
し、このＣＣＤ遅延素子２２にて転送した後電荷検出部
２７によって信号電圧に変換して２Ｈ遅延出力として導
出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、固体撮像装置に関し、
特に光電変換をなすセンサ部が２次元配列となったＣＣ
Ｄエリア・センサや、当該センサ部が１次元配列となっ
たＣＣＤリニア・センサとして用いて好適な固体撮像装
置に関する。

【０００２】

【従来の技術】従来の固体撮像装置の一例として、例え
ばインターライン転送方式ＣＣＤエリア・センサの構成
の概略を図８に示す。図８において、水平及び垂直方向
にて２次元配列されかつ入射光を光電変換して得た信号
電荷を蓄積する複数個のセンサ部８１と、これらセンサ
部８１の垂直列毎に配されかつ読出しゲート部８２を介
して読み出された信号電荷を垂直方向に転送する垂直転
送レジスタ８３とによって撮像部８４が構成されてい
る。この撮像部８４において、センサ部８１は例えばフ
ォトダイオードからなり、垂直転送レジスタ８３はＣＣ
Ｄによって構成される。

【０００３】垂直転送レジスタ８３に読み出された信号
電荷は、１走査線に相当する部分ずつ順に水平転送レジ
スタ８５に転送される。この１走査線分の信号電荷は、
水平転送レジスタ８５によって順次水平方向に転送され
る。水平転送レジスタ８５の最終端には、例えばフロー
ティング・ディフュージョン・アンプ構成の電荷検出部
８６が配されている。この電荷検出部８６では、水平転
送レジスタ８５によって転送されてきた信号電荷がＦＤ
（フローティング・ディフュージョン）に溜まり、これ
が信号電圧として検出されるとともに、検出後はＲＤ
（リセット・ドレイン）に掃き捨てられる。電荷検出部
８６で検出された信号電圧は、例えばソースフォロワ回
路によって構成された出力回路８７を通して出力され
る。

【０００４】

【発明が解決しようとする課題】ところで、出力回路８
７から出力されるＣＣＤエリア・センサの出力信号を映
像信号として用いるためには、１Ｈ（Ｈは水平走査期
間）遅延信号や２Ｈ遅延信号など、いくつかの遅延信号
が必要である。この映像信号を生成するために、従来
は、ＣＣＤエリア・センサの出力信号を外部の遅延線を
用いて所定の時間だけ遅延して所望の遅延信号を得てい
た。そのため、部品点数が多くなり、コスト高になると
いう問題があった。本発明は、上記課題に鑑みてなされ
たものであり、その目的とするところは、外部の遅延線
を用いることなく、装置内部で所望の遅延信号を生成し
て映像信号を出力可能な固体撮像装置を提供することに
ある。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明による固体撮像装置は、少なくとも１列分設
けられた複数個のセンサ部、このセンサ部から読み出さ
れた信号電荷を転送する電荷転送部及びこの電荷転送部
によって転送された信号電荷を検出しかつ電気信号に変
換して出力する電荷検出部を有する固体撮像素子と、固
体撮像素子の電荷検出部に転送された信号電荷に応じた
信号電荷を注入する電荷注入部、この電荷注入部によっ
て注入された信号電荷を転送する電荷転送部及びこの電
荷転送部によって転送された信号電荷を検出しかつ電気
信号に変換して出力する電荷検出部を有し、固体撮像素
子の出力信号に対して所定時間だけ遅延された遅延信号
を得る少なくとも１段の遅延素子とを備え、固体撮像素
子及び少なくとも１段の遅延素子を同一チップ上に形成
した構成となっている。

【０００６】

【作用】上記構成の固体撮像装置において、固体撮像素
子の電荷転送部にて転送された信号電荷を電荷検出部で
検出して通常出力として導出するとともに、その検出後
その信号電荷を例えば電荷読出し部によってそのまま読
み出して次段の遅延素子に注入する。この注入された信
号電荷をさらにこの遅延素子にて転送することで、上記
通常出力に対して所定の時間だけ遅延させ、電荷検出部
で信号電荷を検出して遅延出力として導出する。これに
より、装置内部で通常出力の他に、遅延出力を導出でき
る。その結果、映像信号を生成するために、外部の遅延
線を用いる必要がなくなる。

【０００７】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、ＣＣＤエリア・センサに適用され
た本発明の一実施例を示す概略構成図である。図１にお
いて、２次元配列されたセンサ部１１、これらセンサ部
１１から信号電荷を読み出す読出しゲート部１２及びセ
ンサ部１１の垂直列毎に配された垂直転送レジスタ１３
によって撮像部１４が構成されている。垂直転送レジス
タ１３から転送された１走査線分の信号電荷は、水平転
送レジスタ１５によって順次水平方向に転送され、例え
ばフローティング・ディフュージョン・アンプ構成の電
荷検出部１６で検出されて信号電圧に変換され、出力回
路１７を通して通常出力として導出されるようになって
いる。

【０００８】上述したＣＣＤエリア・センサ１０の構成
及びその動作は、基本的に、図８に示すＣＣＤエリア・
センサの場合と同じである。本実施例ではさらに、ＣＣ
Ｄエリア・センサ１０と同一チップ上に、例えば２本の
ＣＣＤ遅延素子２１，２２が、水平転送レジスタ１５と
信号電荷転送方向が交互に逆方向になるように平行に配
置されて形成されている。ＣＣＤエリア・センサ１０に
おいて、水平転送レジスタ１５によって電荷検出部１６
に転送された信号電荷は、信号電圧として検出された
後、そのまま電荷読出し部２３によって１段目のＣＣＤ
遅延素子２１に読み出され、当該ＣＣＤ遅延素子２１に
よって水平転送レジスタ１５とは逆方向に順次転送され
る。

【０００９】このＣＣＤ遅延素子２１は、電荷検出部１
６での検出信号を時間的に１Ｈ相当分だけ遅延させる１
Ｈ遅延線として作用する。すなわち、ＣＣＤ遅延素子２
１によって転送された信号電荷は、その最終端に設けら
れた電荷検出部２４にて検出されて信号電圧に変換さ
れ、出力回路２５を通して１Ｈ遅延出力として導出され
ることになる。ＣＣＤ遅延素子２１の遅延時間Ｔd は、
転送段数をＮ、サンプリング周波数をｆc とすると、

【数１】Ｔd ＝Ｎ×１／ｆc なる算出基本式で表される。

【００１０】一例として、転送段数Ｎを６８０bit 、サ
ンプリング周波数ｆc を１０．７３ＭＨｚとした場合、
ＣＣＤ遅延素子２１の遅延時間Ｔd は、

【数２】 Ｔd ＝６８０×１／１０．７３×１０⁶ ＝６３．４〔μsec.〕 となり、テレビジョン信号の水平同期周波数とほぼ等し
くなる。また、サンプリング周波数ｆc を可変とするこ
とにより、遅延時間Ｔd も可変となり、信号の時間軸上
での圧縮、伸長が可能となる。

【００１１】ＣＣＤ遅延素子２１によって電荷検出部２
４に転送された信号電荷は、信号電圧として検出された
後、そのまま電荷読出し部２６によって２段目のＣＣＤ
遅延素子２２に読み出され、当該ＣＣＤ遅延素子２２に
よってＣＣＤ遅延素子２１とは逆方向に順次転送され
る。このＣＣＤ遅延素子２２は、ＣＣＤ遅延素子２１と
同様に、電荷検出部２４での検出信号を時間的に１Ｈ相
当分だけ遅延させる１Ｈ遅延線として作用する。これに
より、ＣＣＤ遅延素子２２によって転送された信号電荷
は、その最終端に設けられた電荷検出部２７にて検出さ
れて信号電圧に変換され、出力回路２８を通して２Ｈ遅
延出力として導出されることになる。

【００１２】図２は、ＣＣＤエリア・センサ１０におけ
る水平転送レジスタ１５及び電荷検出部１６の転送路に
沿った断面構造図である。図２において、Ｎ型シリコン
基板３１上に形成されたＰウェル３２の表面領域には、
信号電荷転送方向に沿ってＮ^- 型不純物領域３３及びＮ
型不純物領域３４が交互に規則的に配されて転送路３５
を形成している。この転送路３５の各領域３３，３４上
には、ポリシリコンによって２層構造にて形成された１
対の転送電極３６，３７が配されている。１対の転送電
極３６，３７は互いに電気的に接続されている。この電
極対の列に対し、２相の水平駆動パルスＨ１，Ｈ２が交
互に印加される。

【００１３】転送路３５の最終段のＮ型不純物領域３８
は、他の領域よりも信号電荷転送方向において広く形成
され、その上にゲート電極３９が配されることによって
水平出力ゲート部ＨＯＧを構成している。この水平出力
ゲート部ＨＯＧに隣接して電荷検出部１６が形成されて
いる。この電荷検出部１６は、ＦＤ（フローティング・
ディフュージョン）及びＲＤ（リセット・ドレイン）と
なるＮ⁺ 型不純物領域４０，４１と、ＲＧ（リセット・
ゲート）となるＮ型不純物領域４２とによって構成さ
れ、Ｎ型不純物領域４２の上にはゲート電極４３が配さ
れている。

【００１４】図３は、ＣＣＤ遅延素子２１及び電荷読出
し部２３の転送路に沿った断面構造図である。図３にお
いて、電荷読出し部２３は、電荷検出部１６のＮ⁺ 型不
純物領域（ＦＤ）４０に隣接して形成されたＮ^- 型不純
物領域４４及びこれに隣接して形成されたＮ型不純物領
域４５によって構成され、各領域４４，４５上にはポリ
シリコンによって２層構造にて形成されかつ互いに電気
的に接続された１対のゲート電極４６，４７が配されて
いる。１対のゲート電極４６，４７には、電荷検出部１
６のＦＤから、ここに溜まった信号電荷を読み出すため
に読出しゲートパルスＲＯＧが印加される。

【００１５】電荷読出し部２３に隣接してＣＣＤ遅延素
子２１が形成されている。このＣＣＤ遅延素子２１にお
いて、信号電荷転送方向に沿ってＮ^- 型不純物領域４８
及びＮ型不純物領域４９が交互に規則的に配されて転送
路５０を形成している。この転送路５０の各領域４８，
４９上には、ポリシリコンによって２層構造にて形成さ
れた１対の転送電極５１，５２が配されている。１対の
転送電極５１，５２は互いに電気的に接続されている。
この電極対の列に対し、２相の水平駆動パルスＨ１，Ｈ
２が交互に印加される。

【００１６】図４に、ＣＣＤエリア・センサ１０におけ
る水平転送レジスタ１５及び電荷検出部１６と、ＣＣＤ
遅延素子２１及び電荷読出し部２３の平面構造を模式的
に示す。同図において、一点鎖線はポリシリコンによっ
て２層構造にて形成された一対の電極の１層目の電極
を、二点鎖線は２層目の電極をそれぞれ示している。次
に、水平転送レジスタ１５及びＣＣＤ遅延素子２１にお
ける信号電荷の転送動作につき、図５及び図６のポテン
シャル図に基づいて説明する。なお、図７に、本システ
ムの動作の基準となるクロックＣＫ、２相の水平駆動パ
ルスＨ１，Ｈ２、電荷検出部１６のＲＧに印加されるリ
セットゲートパルスＲＧ及び電荷読出し部２３のゲート
電極４６，４７に印加される読出しゲートパルスＲＯＧ
の各駆動パルスのタイミングチャートを示す。

【００１７】図７のタイミングチャートから明かなよう
に、読出しゲートパルスＲＯＧはリセットゲートパルス
ＲＧよりも早いタイミングで発生されることになる。先
ず、水平転送レジスタ１５においては、図５に示すよう
に、２相の水平駆動パルスＨ１，Ｈ２によって信号電荷
が図の右側から左側へ順次転送される。最終段まで転送
された信号電荷は、水平出力ゲート部ＨＯＧを経て電荷
検出部１６のＦＤに溜められる。このＦＤに溜まった信
号電荷が信号電圧として検出され、通常出力として導出
される。従来は、このＦＤの信号電荷は、信号検出後に
リセットゲートパルスＲＧが印加されることによってＲ
Ｄに掃き捨てられていた。

【００１８】ところが、本発明においては、リセットゲ
ートパルスＲＧよりも早いタイミングで読出しゲートパ
ルスＲＯＧが発生され、電荷読出し部２３に供給される
ことにより、ＦＤの信号電荷は電荷読出し部２３によっ
てそのまま読み出されて１段目のＣＣＤ遅延素子２１に
注入される。なお、電荷検出部１６のＦＤに溜まった信
号電荷を、ＣＣＤ遅延素子２１へ確実に読み出すために
は、図６のポテンシャル図に示すように、電荷読出し部
２３のポテンシャルの振幅Ｗ１を転送路５０のポテンシ
ャルの振幅Ｗ２よりも大きくする必要がある。

【００１９】ＣＣＤ遅延素子２１においては、図６に示
すように、電荷検出部１６のＦＤから読み出された信号
電荷が２相の水平駆動パルスＨ１，Ｈ２によって図の左
側から右側へ順次転送される。最終段まで転送された信
号電荷は、上述した水平転送レジスタ１５の場合と同様
に、電荷検出部２４のＦＤに溜められ、かつ信号電圧と
して検出されて１Ｈ遅延出力として導出される。ＦＤの
信号電荷はさらに、ＲＤに掃き捨てられる前に電荷読出
し部２６によってそのまま読み出され、２段目のＣＣＤ
遅延素子２２に注入される。２段目のＣＣＤ遅延素子２
２においても、１段目のＣＣＤ遅延素子２１の場合と同
様にして転送動作が行われ、最終的に２Ｈ遅延出力が導
出される。

【００２０】上述したように、ＣＣＤエリア・センサ１
０と同一チップ上に例えば２段のＣＣＤ遅延素子２１，
２２を形成し、従来、ＣＣＤエリア・センサ１０の電荷
検出部１６で検出後に掃き出していた信号電荷を電荷読
出し部２３によってそのまま読み出して１段目のＣＣＤ
遅延素子２１へ注入し、ＣＣＤ遅延素子２１によって転
送しかつ電荷検出部２４で検出した信号電荷をさらに電
荷読出し部２６によってそのまま読み出して２段目のＣ
ＣＤ遅延素子２２へ注入するようにしたことにより、通
常出力の他に、１Ｈ遅延出力と２Ｈ遅延出力を導出でき
る。

【００２１】このように、装置内部で遅延信号を生成す
るようにしたことにより、従来外部回路として用いてい
た遅延線が不要となるため、部品点数を削減でき、かつ
コスト低減が図れる。また、ＣＣＤ遅延素子を追加形成
するだけで、任意の遅延時間の遅延信号を生成すること
ができる。さらに、追加するＣＣＤ遅延素子に対して設
計ルールを変更することは可能なので、取扱い電荷量や
転送電界の改善も自由にできる。

【００２２】なお、上記実施例においては、水平転送レ
ジスタ１５によって電荷検出部１６に転送された信号電
荷を電荷読出し部２３によってそのまま読み出してＣＣ
Ｄ遅延素子２１に注入するいわゆるソース読出しの構成
としたが、これに限定されるものではなく、電荷検出部
１６で検出された信号電圧を用いてその信号電圧に応じ
た信号電荷を計量し、これを電荷読出し部２３を介して
ＣＣＤ遅延素子２１に注入するいわゆるゲート入力等の
構成とすることも可能である。また、上記実施例では、
センサ部１１が２次元配列となったＣＣＤエリア・セン
サに適用した場合について説明したが、本発明は、セン
サ部１１が１次元配列となったＣＣＤリニア・センサに
も同様に適用し得るものである。

【００２３】

【発明の効果】以上説明したように、本発明によれば、
通常の固体撮像素子と同一チップ上に少なくとも１段の
遅延素子を形成し、固体撮像素子の電荷転送部にて転送
された信号電荷を電荷検出部で検出して通常出力として
導出するとともに、その検出後その信号電荷を例えばそ
のまま読み出して遅延素子に注入し、この遅延素子にて
転送した後信号電圧に変換して遅延出力として導出する
構成としたことにより、装置内部で通常出力の他に遅延
出力を導出でき、映像信号を生成するために従来外部回
路として用いていた遅延線が不要となるため、部品点数
を削減でき、かつコスト低減が図れる効果がある。

【図面の簡単な説明】

【図１】ＣＣＤエリア・センサに適用した場合の本発明
の一実施例を示す概略構成図である。

【図２】ＣＣＤエリア・センサにおける水平転送レジス
タ及び電荷検出部の転送路に沿った断面構造図である。

【図３】ＣＣＤ遅延素子及び電荷読出し部の転送路に沿
った断面構造図である。

【図４】ＣＣＤエリア・センサにおける水平転送レジス
タ及び電荷検出部と、ＣＣＤ遅延素子及び電荷読出し部
の平面構造を示す模式図である。

【図５】水平転送レジスタの転送動作を説明するための
ポテンシャル図である。

【図６】ＣＣＤ遅延素子の転送動作を説明するためのポ
テンシャル図である。

【図７】転送駆動に用いられる各駆動パルスのタイミン
グチャートである。

【図８】固体撮像装置の従来例を示す概略構成図であ
る。

【符号の説明】

１０ ＣＣＤエリア・センサ １１ センサ部 １３ 垂直転送レジスタ １５ 水平転送レジスタ １６，２４，２７ 電荷検出部 １７，２５，２８ 出力回路 ２１，２２ ＣＣＤ遅延素子 ２３，２６ 電荷読出し部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 少なくとも１列分設けられた複数個のセ
   ンサ部、このセンサ部から読み出された信号電荷を転送
   する電荷転送部及びこの電荷転送部によって転送された
   信号電荷を検出しかつ電気信号に変換して出力する電荷
   検出部を有する固体撮像素子と、 前記固体撮像素子の電荷検出部に転送された信号電荷に
   応じた信号電荷を注入する電荷注入部、この電荷注入部
   によって注入された信号電荷を転送する電荷転送部及び
   この電荷転送部によって転送された信号電荷を検出しか
   つ電気信号に変換して出力する電荷検出部を有し、前記
   固体撮像素子の出力信号に対して所定時間だけ遅延され
   た遅延信号を得る少なくとも１段の遅延素子とを備え、 前記固体撮像素子及び前記少なくとも１段の遅延素子を
   同一チップ上に形成したことを特徴とする固体撮像装
   置。
2. 【請求項２】 前記遅延素子の電荷注入部は、前記固体
   撮像素子の電荷検出部に転送された信号電荷をそのまま
   読み出して前記遅延素子の電荷転送部に注入することを
   特徴とする請求項１記載の固体撮像装置。
3. 【請求項３】 前記遅延素子の電荷注入部は、前記固体
   撮像素子の電荷検出部から出力される信号電圧に応じた
   信号電荷を計量して前記遅延素子の電荷転送部に注入す
   ることを特徴とする請求項１記載の固体撮像装置。