JPH0710499Y2 - Variable capacity diode device - Google Patents
Variable capacity diode deviceInfo
- Publication number
- JPH0710499Y2 JPH0710499Y2 JP1986018503U JP1850386U JPH0710499Y2 JP H0710499 Y2 JPH0710499 Y2 JP H0710499Y2 JP 1986018503 U JP1986018503 U JP 1986018503U JP 1850386 U JP1850386 U JP 1850386U JP H0710499 Y2 JPH0710499 Y2 JP H0710499Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- diffusion layer
- diode device
- junction
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
【考案の詳細な説明】 〔考案の産業上の利用分野〕 本考案は、表面検査の容易な可変容量ダイオード装置に
関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application of the Invention] The present invention relates to a variable capacitance diode device which is easy to inspect a surface.
第３図の半導体装置は、従来の可変容量ダイオード装置
の例を示す図であって、N-半導体基板２にN+型拡散層４
とP+型拡散層５が形成され、PN接合が形成される。その
PN接合の外周に半導体基板２と同じ導電型のN+型拡散層
６が形成され、且つ、N+型拡散層６と接続された導電層
11が形成される。その導電層11が絶縁膜３′の上を被っ
て屋根状に張り出した導電層11′が形成される。この屋
根状に張り出した導電層11′が、電極８の導電層に接触
しない程度に半導体基板表面を被い、張り出した導電層
11′によって樹脂13の中に混入するイオンが絶縁膜３′
内に注入されるのを阻止している。又、半導体基板主表
面の汚染等により、半導体基板主表面に陰イオンが誘起
されてチャンネルが形成されるのを防止するべく、拡散
層６が形成され、その拡散層６に導電層11が接触して形
成されている。この導電層11により半導体基板１の主表
面と絶縁膜３′の表面電位が等しくなるようになされて
いる。The semiconductor device of FIG. 3 is a diagram showing an example of a conventional variable capacitance diode device, in which an N + type diffusion layer 4 is formed on an N − semiconductor substrate 2.
And a P + -type diffusion layer 5 are formed, and a PN junction is formed. That
An N + type diffusion layer 6 of the same conductivity type as the semiconductor substrate 2 is formed on the outer periphery of the PN junction, and a conductive layer connected to the N + type diffusion layer 6
11 is formed. The conductive layer 11 covers the insulating film 3 ′ to form a conductive layer 11 ′ that extends like a roof. The conductive layer 11 ′ protruding like a roof covers the surface of the semiconductor substrate to the extent that the conductive layer 11 ′ does not contact the conductive layer of the electrode 8.
Ions mixed in the resin 13 due to 11 'are insulating films 3'
It is prevented from being injected inside. Further, a diffusion layer 6 is formed in order to prevent the formation of channels by inducing anions on the main surface of the semiconductor substrate due to contamination of the main surface of the semiconductor substrate, and the conductive layer 11 contacts the diffusion layer 6. Is formed. By this conductive layer 11, the main surface of the semiconductor substrate 1 and the surface potential of the insulating film 3'are made equal.
上述のように樹脂中に混入した陽イオン、或いは陰イオ
ンが半導体基板表面の絶縁膜に注入されるのを防止すた
為に、アルミニューム等の導電層による表面保護膜が電
極部分周辺を除き半導体基板全面に被着されている。従
って、ダイシング時やボンディング時にチップ側面から
クラックが生じたとしてもアモルファス状に被着されて
いるアルミニューム等に被われている為に、目視による
表面検査では、クラックの発生を発見できない場合が生
じ、クラックに起因するリーク電流不良の原因となった
り、耐圧不良や素子の破壊の原因となる欠点があった。As described above, in order to prevent cations or anions mixed in the resin from being injected into the insulating film on the surface of the semiconductor substrate, a surface protective film made of a conductive layer such as aluminum removes the periphery of the electrode part. It is deposited on the entire surface of the semiconductor substrate. Therefore, even if cracks are generated from the side surface of the chip during dicing or bonding, since it is covered with aluminum and the like that is deposited in an amorphous state, it may not be possible to detect the occurrence of cracks by visual surface inspection. However, there are drawbacks such as a cause of a leak current defect due to a crack, a breakdown voltage defect, and a device breakdown.
本考案は、上述のごとき問題点を解消する為になされた
ものであって、その主な目的は、表面検査の容易である
と共に、リーク電流による素子不良の発生を抑制し得る
可変容量ダイオード装置を提供するにある。The present invention has been made in order to solve the above-mentioned problems, and its main purpose is to facilitate surface inspection and to suppress the occurrence of element failure due to leak current. To provide.
本考案は、可変容量ダイオード装置をなすPN接合の外周
に半導体基板と同じ導電型の拡散層が取り巻き、その拡
散層に接してPN接合の外部露呈部分を被って延在する絶
縁膜が形成され、PN接合の外周の拡散層に接触して、且
つ絶縁膜の上に張り出すように形成された導電層が、半
導体装置の外周縁まで被われることなしに、そのスクラ
イブライン面に沿う外周縁の絶縁膜が除去されて半導体
基体主表面が露呈された可変容量ダイオード装置であ
る。According to the present invention, a diffusion layer of the same conductivity type as that of a semiconductor substrate is surrounded by an outer periphery of a PN junction forming a variable capacitance diode device, and an insulating film extending in contact with the diffusion layer and covering an externally exposed portion of the PN junction is formed. , The outer peripheral edge of the PN junction along the scribe line surface without being covered with the conductive layer formed in contact with the diffusion layer on the outer periphery of the PN junction and overhanging the insulating film. Is a variable capacitance diode device in which the insulating film is removed to expose the main surface of the semiconductor substrate.
第１図及び第２図は、本考案の可変容量ダイオード装置
の一実施例を説明する為の図であり、第３図と同一部分
には同一符号が付与されている。第１図は、可変容量ダ
イオード装置の中心線から片側の表面図であり、第２図
は、本考案に係る可変容量ダイオード装置の断面図であ
る。1 and 2 are views for explaining one embodiment of the variable capacitance diode device of the present invention, and the same portions as those in FIG. 3 are designated by the same reference numerals. FIG. 1 is a front view of the variable capacitance diode device on one side from the center line, and FIG. 2 is a sectional view of the variable capacitance diode device according to the present invention.
第２図に於いて、可変容量ダイオード装置（以下、チッ
プと略す。）１は、第１図の矢印Ａのように切り出され
タブ12に装着され、樹脂13によって封止されている。12
は、リードフレームのタブであり、電極８に接続された
ワイヤー９は他のリードに接続される。チップ１は、低
濃度の不純物元素がドープされたN-型の半導体基板２
に、比較的高濃度に不純物元素が拡散されたN+型の拡散
層４並びにN-型の半導体基板２とP+型の拡散層５とによ
ってPN接合が形成される。そのPN接合の外周に半導体基
板２と同じ導電型であって、半導体基板２の不純物元素
の濃度より高い濃度の不純物元素が注入されたN+型拡散
層６が環状に形成される。このN+型拡散層６は、チップ
１外周縁のスクライブライン14面に露呈している。この
N+型拡散層６にアルミニューム等の導電層７が被着さ
れ、その導電層７が絶縁膜３′の上を被って屋根状に張
り出している。この屋根状に張り出した導電層７′は、
電極８の導電層と接触しない程度に半導体基板表面を被
っている。そして、導電層７は、チップ１のスクライブ
ライン14に沿う半導体基板全体を被うことなく、半導体
基板２の外周縁は絶縁膜３が露呈し、且つチップ１の外
周縁は、半導体基板の主表面が露呈している。従って、
チップ１は、第１図の矢印Ａからスクライブライン14に
沿って切断された場合に、第１図の表面図から明らかな
ように、微細なクラック10が発生したとしても、チップ
１の外周縁に半導体基板の主表面が露呈している為に、
目視による表面検査で容易に検査できるものである。
又、ダイシング時だけでなく、ボンデング時において
も、オートボンダーによる処理工程によってチップ１に
クラック10が発生したとしても、目視による表面検査で
容易に検査できるものである。In FIG. 2, a variable capacitance diode device (hereinafter abbreviated as a chip) 1 is cut out as shown by an arrow A in FIG. 1, attached to a tab 12, and sealed with a resin 13. 12
Is a tab of the lead frame, and the wire 9 connected to the electrode 8 is connected to another lead. The chip 1 is an N − type semiconductor substrate 2 doped with a low concentration impurity element.
In addition, a PN junction is formed by the N + type diffusion layer 4 in which the impurity element is diffused in a relatively high concentration, the N − type semiconductor substrate 2 and the P + type diffusion layer 5. On the outer periphery of the PN junction, an N + -type diffusion layer 6 having the same conductivity type as that of the semiconductor substrate 2 and having an impurity element concentration higher than the impurity element concentration of the semiconductor substrate 2 is formed annularly. The N + type diffusion layer 6 is exposed on the surface of the scribe line 14 on the outer peripheral edge of the chip 1. this
A conductive layer 7 made of aluminum or the like is deposited on the N + type diffusion layer 6, and the conductive layer 7 covers the insulating film 3'and overhangs like a roof. This conductive layer 7'overhanging like a roof is
The surface of the semiconductor substrate is covered to the extent that it does not contact the conductive layer of the electrode 8. The conductive layer 7 does not cover the entire semiconductor substrate along the scribe line 14 of the chip 1, the insulating film 3 is exposed at the outer peripheral edge of the semiconductor substrate 2, and the outer peripheral edge of the chip 1 is the main substrate of the semiconductor substrate. The surface is exposed. Therefore,
When the chip 1 is cut along the scribe line 14 from the arrow A in FIG. 1, even if fine cracks 10 are generated, as shown in the surface view of FIG. Because the main surface of the semiconductor substrate is exposed to
It can be easily inspected by visual surface inspection.
Further, not only at the time of dicing but also at the time of bonding, even if the crack 10 is generated in the chip 1 due to the processing step by the auto bonder, it can be easily inspected by visual surface inspection.
更に、本考案の可変容量ダイオード装置では、N+型拡散
層６がチップ１の周囲に形成され、その拡散層６がチッ
プ１の側面に露呈しており、この拡散層６のシート抵抗
は、半導体基板２の不純物濃度より高濃度に設定されて
いる。チップ１の側面は、切出面であり、半導体主表面
に表れない微細なクラックが発生している。チップ１が
樹脂封止される際に、その溶剤等による陽イオンによっ
て汚染され易く、又、クラック自体に浮遊電子が発生し
ており、リークが発生し易い状態となっている。しか
し、拡散層６の微細なクラックにリーク電流が発生した
としても、チップ１の周縁のシート抵抗が低く設定され
ている為に、大きな電位差が発生することがなく、従っ
て、絶縁膜３にある汚染物質である陽イオン等が容易に
クラック部に移動し難いものとなっており、リーク電流
が増大することがない。Further, in the variable capacitance diode device of the present invention, the N + type diffusion layer 6 is formed around the chip 1, and the diffusion layer 6 is exposed on the side surface of the chip 1. The sheet resistance of the diffusion layer 6 is The concentration is set higher than the impurity concentration of the semiconductor substrate 2. The side surface of the chip 1 is a cut surface, and fine cracks that do not appear on the main surface of the semiconductor are generated. When the chip 1 is sealed with a resin, it is easily contaminated by cations due to its solvent, and floating electrons are generated in the crack itself, so that a leak easily occurs. However, even if a leak current occurs in a minute crack in the diffusion layer 6, a large potential difference does not occur because the sheet resistance at the peripheral edge of the chip 1 is set low, and therefore, there is in the insulating film 3. It is difficult for contaminants such as cations to easily move to the crack portion, and the leak current does not increase.
このように本考案に係る可変容量ダイオード装置は、ダ
イシング時やボンデング時に発生した微細なクラックを
表面検査によって容易に発見し除去することができると
共に、チップの周縁が拡散層６によって半導体基板より
低抵抗に設定されているので、微細なクラックにリーク
電流が流れたとしても、陽イオンの注入が少なく抑えら
れ、リーク電流が増幅されることがない為に、チップの
リーク電流を10nA以下の品質に保つことが容易となり信
頼性が極めて向上した。As described above, in the varactor diode device according to the present invention, minute cracks generated during dicing or bonding can be easily found and removed by surface inspection, and the peripheral edge of the chip is lower than that of the semiconductor substrate by the diffusion layer 6. Since the resistance is set, even if a leak current flows through a minute crack, the injection of cations is suppressed and the leak current is not amplified. It becomes easier to keep the temperature at 1, and the reliability is extremely improved.
本考案の可変容量ダイオード装置は、リーク電流の発生
の原因となるクラックを容易に発見できるパターンを有
する半導体装置であって、しかもPN接合の外周に半導体
基板と同じ導電型であって高濃度に拡散された拡散層
が、PN接合を囲っている。従って、Ｐ型の拡散層と同じ
電位面が、必要以上に拡がることがなく、容量の制御が
極めて良好となる。しかも、クラックの発生した可変容
量ダイオード装置を容易に除去できるので、クラックの
発生に起因するリーク電流の発生も極めて小さくでき、
高品質の可変容量ダイオード装置を提供できる利点があ
る。The varactor diode device of the present invention is a semiconductor device having a pattern in which cracks that cause the generation of leakage current can be easily found. A diffused diffusion layer surrounds the PN junction. Therefore, the same potential surface as the P-type diffusion layer does not expand more than necessary, and the control of the capacitance becomes extremely good. Moreover, since the variable capacitance diode device in which the crack is generated can be easily removed, the generation of the leakage current due to the generation of the crack can be made extremely small,
There is an advantage that a high quality variable capacitance diode device can be provided.
第１図は、本考案に係る可変容量ダイオード装置の一実
施例であって、中心線より片側の表面図である。第２図
は、本考案に係る可変容量ダイオード装置の一実施例の
断面図である。第３図は、従来の可変容量ダイオード装
置を説明する為の断面図である。 1:可変容量ダイオード装置,2:半導体基板,3,3′：絶縁
層,4:N+型拡散層,5:P+型拡散層,6:N+型拡散層,7:導電
層,8:電極,9:ワイヤー,10:クラック,12:タブ,13:樹脂,1
4:スクライブライン，FIG. 1 is a front view of a variable capacitance diode device according to an embodiment of the present invention on one side of a center line. FIG. 2 is a sectional view of an embodiment of a variable capacitance diode device according to the present invention. FIG. 3 is a sectional view for explaining a conventional variable capacitance diode device. 1: Variable capacitance diode device, 2: Semiconductor substrate, 3, 3 ′: Insulating layer, 4: N + type diffusion layer, 5: P + type diffusion layer, 6: N + type diffusion layer, 7: Conductive layer, 8 : Electrode, 9: Wire, 10: Crack, 12: Tab, 13: Resin, 1
4: scribe line,
Claims (1)
と同じ導電型の第１の拡散層を設け、該第１の拡散層の
導電型と反対の導電型の第２の拡散層を形成することに
よってPN接合が該半導体基板に形成され、該第２の拡散
層の主表面と該半導体基体の裏面に形成された電極から
なる可変容量ダイオード装置に於いて、該PN接合の外周
に形成され該半導体基板の切断面に至る該半導体基板の
不純物濃度より高濃度に拡散された第１導電型の第３の
拡散層、該PN接合の露呈部を覆って該半導体基板の主表
面に延在して該第３の拡散層の主表面が露呈する境界部
までを覆う第１の絶縁膜、該第３の拡散層の主表面に開
口部を設けるべく該第１の絶縁膜から離れて該半導体基
板の切断面近傍までを覆う第２の絶縁膜、該開口部に接
触して該第１と該第２の絶縁膜を覆う導電層とからなる
ことを特徴とする可変容量ダイオード装置。1. A semiconductor substrate of the first conductivity type is provided with a first diffusion layer of the same conductivity type as the semiconductor substrate, and a second diffusion layer of the conductivity type opposite to the conductivity type of the first diffusion layer. A PN junction is formed in the semiconductor substrate by forming the PN junction, and in the variable capacitance diode device including the electrodes formed on the main surface of the second diffusion layer and the back surface of the semiconductor substrate, the outer periphery of the PN junction is formed. And a main surface of the semiconductor substrate covering the exposed portion of the PN junction, the third diffusion layer of the first conductivity type having a higher concentration than the impurity concentration of the semiconductor substrate reaching the cut surface of the semiconductor substrate. A first insulating film that extends up to and covers a boundary portion where the main surface of the third diffusion layer is exposed, and from the first insulating film to provide an opening in the main surface of the third diffusion layer. A second insulating film that is spaced apart and covers the vicinity of the cut surface of the semiconductor substrate, and contacts the opening and the first and the second insulating films. Variable capacitance diode device characterized by the comprising a conductive layer covering the insulating film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986018503U JPH0710499Y2 (en) | 1986-02-12 | 1986-02-12 | Variable capacity diode device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986018503U JPH0710499Y2 (en) | 1986-02-12 | 1986-02-12 | Variable capacity diode device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62131455U JPS62131455U (en) | 1987-08-19 |
| JPH0710499Y2 true JPH0710499Y2 (en) | 1995-03-08 |
Family
ID=30812230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986018503U Expired - Lifetime JPH0710499Y2 (en) | 1986-02-12 | 1986-02-12 | Variable capacity diode device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0710499Y2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1034566A1 (en) | 1997-11-26 | 2000-09-13 | Applied Materials, Inc. | Damage-free sculptured coating deposition |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54136964U (en) * | 1978-03-16 | 1979-09-22 |
-
1986
- 1986-02-12 JP JP1986018503U patent/JPH0710499Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62131455U (en) | 1987-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835592A (en) | Semiconductor wafer with dice having briding metal structure and method of manufacturing same | |
| US6104078A (en) | Design for a semiconductor device having elements isolated by insulating regions | |
| US4400716A (en) | Semiconductor device with glass layer contacting outer periphery of guard ring and adjacent substrate | |
| JPH0710499Y2 (en) | Variable capacity diode device | |
| JP2005026279A (en) | Semiconductor device | |
| JPH0936307A (en) | Mos capacitor | |
| JP3792931B2 (en) | Semiconductor device and test method thereof | |
| JPS5852347B2 (en) | High voltage semiconductor device | |
| JPH0770742B2 (en) | Semiconductor device | |
| US3936862A (en) | MISFET and method of manufacture | |
| JPS6359257B2 (en) | ||
| JPH07249737A (en) | Planar semiconductor and its fabrication | |
| JP2785792B2 (en) | Power semiconductor device | |
| JPS6321341B2 (en) | ||
| JP2684712B2 (en) | Field effect transistor | |
| KR100439850B1 (en) | High voltage transistor for preventing generation of spark in wafer inspection process | |
| JPH0516196B2 (en) | ||
| JPS59194466A (en) | Semiconductor device | |
| JPH0120549B2 (en) | ||
| JPH05152508A (en) | Semiconductor device | |
| JPS602786B2 (en) | Semiconductor device for overvoltage protection | |
| JPS6019667B2 (en) | integrated circuit semiconductor device | |
| JPH0642556B2 (en) | Semiconductor device having avalanche breakdown junction | |
| JPH02154464A (en) | Schottky barrier diode | |
| JPH07226392A (en) | Semiconductor substance subjected to electrochemical etching |