JPH07101940B2 - 色信号処理回路 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、ビデオ信号をデジタル化した後、信号処理
を行うデジタルテレビジョン装置に係わり、特にその色
信号処理回路に関する。

（従来の技術） デジタルIC技術の著しい進歩により、従来アナログで行
われていたテレビジョン受像機でのベースバンドでの信
号処理を、デジタル的に行うことが可能となった。信号
処理回路をデジタル化したことによる利点は、性能面で
はデジタル特有の高精度、無歪み処理が可能となったこ
とであるほか、対温度変化、対経時変化及び対ノイズ性
能が向上すること、機能面ではメモリやコンピュータと
の結合が得られ多画面テレビジョン、走査速度変換、静
止画、特効効果処理などが容易となり、さらにデジタル
信号であるところの各種ニューメディア信号との接続も
容易となること等が挙げられる。

第６図はデジタルビデオ処理部の一般的な構成を示す。
アナログビデオ信号AVは、アナログデジタル変換器102
によりサンプリング及びデジタル化が行われ、デジタル
ビデオ信号DVに変換される。サンプリングは、電圧制御
水晶発振器（以下VCXOと称する）103から出力されるサ
ンプリングパルスΦＳのタイミングで行われる。サンプ
リングパルスΦＳの周波数は、カラーサブキャリア周波
数f_SCの４倍、位相は色信号の復調軸に同期している。

以下の説明は、I,Q復調を例にとる。従って、サンプル
位相は、この場合±Ｉ、±Ｑ位相となる。サンプル位相
の制御は、位相ロックドループ（PLL）回路106で行われ
る。PLL回路106は、入力されるデジタルビデオ信号DVの
カラーバースト区間において、サンプル位相を演算し、
これとI,Q位相との差に相当する位相誤差信号S1を出力
する。位相誤差信号S1は、VCXO103の発振周波数を制御
し、これによりサンプルパルスΦＳの位相がI,Q位相と
同期するように閉ループ制御が行われる。なお、サンプ
ルパルスΦＳは、デジタル処理における基準クロックと
して各回路へ供給される。

デジタルビデオ信号DVは、輝度・色度分離回路（以下Y/
C分離回路と称する）108で、輝度信号Y1と色信号Ｃとに
分離される。輝度信号Y1は、輝度処理回路112において
輪郭、コントラスト、ブライトの各調節が行われた後、
新たに輝度信号Y2として出力される。色信号Ｃは、色信
号処理回路113において、自動飽和度制御（ACC）、色飽
和度調節、色相調節、色復調、マトリックス演算処理さ
れ、３つの色差信号（Ｒ−Ｙ）、（Ｇ−Ｙ）、（Ｂ−
Ｙ）の各信号に変換され出力される。なお、ここでの処
理に必要なタイミング信号S2は、PLL回路106から入力さ
れる。色差信号（Ｒ−Ｙ）、（Ｇ−Ｙ）、（Ｂ−Ｙ）
は、加算機121、122、123において輝度信号Y2と加算さ
れ、色信号Ｒ、Ｇ、Ｂとして出力される。これらの信号
は、デジタルアナログ変換された後、出力回路を通して
カラー陰極線管をドライブする。また、コントローラ12
4には、視聴者が制御する画質調節信号125と、各種自動
制御に必要でデジタル処理部からコントローラ124に送
られる信号126が入力される。コントローラ124では、入
力信号125、126を所定のプログラムに基づいて処理し、
デジタル処理部の各回路へ信号処理パラメータ127とし
て出力する。

以上がデジタル処理部全体の概略である。次に、色信号
処理回路113について説明する。

第７図は、従来の色信号処理回路113を示している。Y/C
分離回路108からの色信号Ｃは、乗算器201でACC信号A2
と乗算される。乗算器201の出力信号C1は、ACC回路203
に入力される。ここでは、カラーバーストの振幅を検出
し、これが所定の目標値に近付くように、ACC信号A2の
大きさを制御する。これにより、送信局から受信機に至
る伝送路の特性に起因した色信号Ｃの振幅変化が補正さ
れる。

ACC回路203には、カラーバーストの位置を示すバースト
フラッグパルス（BFP）が入力され、ACC動作のタイミン
グを設定している。乗算器201の出力は、データラッチ
回路205、206に入力される。データラッチ回路205で
は、入力信号C1からＩ位相のデータを抽出し、Ｉ信号
（ID）を復調する。データ抽出のタイミングは、パルス
ΦＩによって与えられる。同様にデータラッチ回路206
では、パルスΦＱによりＱ位相のデータが抽出され、Ｑ
信号（QD）が復調される。パルスΦＩ、ΦＱは、色復調
パルスΦＣをもとにタイミング回路207で作られる。色
復調パルスΦＣは、バーストフラッグパルス（BFP）と
ともにPLL回路106から出力されるもので、常に一定の位
相タイミング（例えばＱ位相）を与えるパルスである。

復調されたＩ信号（ID）、Ｑ信号（QD）は、色調整回路
217に入力される。ここでは、コントローラ124から入力
されるサイン信号（A1sin θ）と、コサイン信号（A1co
s θ）により色飽和度調節と色相調整が行われる。信号
（A1sin θ）、（A1cos θ）は、視聴者により制御され
る色飽和度信号A1、色相信号θに基づいてコントローラ
124が演算するもので、それぞれ（A1sin θ）、（A1cos
θ）の値を有する。色調整回路217は、入力されるＩ、
Ｑ信号に次色のような利得調節及び座標回転演算を施
し。出力Ｉ′信号（Ｉ′Ｄ）、Ｑ′信号（Ｑ′Ｄ）を得
ている。

つまり、入力に比べて出力は、色の濃さがA1倍になり、
色相がθだけ変化することになる。Ｉ′信号（Ｉ′
Ｄ）、Ｑ′信号（Ｑ′Ｄ）は、乗算器221〜226、加算器
227〜229において次色で示すマトリックス演算により、
色差信号（Ｒ−Ｙ）、（Ｇ−Ｙ）、（Ｂ−Ｙ）に変換さ
れる。

マトリックス係数（RI、RQ、GI、GQ、BI、BQ）は、コン
トローラ124から与えられる。この値は、常に理論どう
りの一定値ではなく、使用するカラー陰極線管の特性に
応じてかえる必要がある。

（発明が解決しようとする課題） 以上説明した従来の色信号処理方式では、ACC処理、色
飽和度・色相調整、マトリックス演算において少なくと
も９個の乗算器が必要とされる。乗算器の回路規模は、
周知の通り多大なもので、例えば（８×８）ビットのも
のでは、1000ゲート程度にも達する。これは、システム
をIC化するうえで重大な問題となる。特にマトリックス
演算では、非常に多くの回路を必要とする。しかし、こ
れをデジタル化すると、外部入力のデジタルRGB信号と
の接続が容易となるうえ、アナログのマトリックス回路
で必要とされる多くの外付け部品も削減され、メリット
は大きい。従ってマトリックス回路での回路量の削除は
従来から強く望まれている。

そこでこの発明は、色信号処理（ACC、色飽和度・色相
調整、マトリックス演算）に必要な高速度乗算器数の大
幅な節減が可能な色信号処理回路を提供することを目的
とする。

［発明の構成］ （課題を解決するための手段） この発明は、デジタル色信号が入力される色信号入力端
と、予め定められたマトリックス係数を記憶する記憶手
段と、色飽和度を調整するための色飽和度調整信号及び
色相を調整するための色相調整信号とが入力される調整
信号入力端と、少なくとも前記記憶手段の出力と前記色
飽和度調整信号および色相調整信号とを演算し、調整さ
れたマトリックス係数を出力する演算手段と、前記調整
されたマトリックス係数を前記色信号入力端に入力する
前記デジタル色信号に時分割で乗算する乗算手段とを備
えたものである。

（作 用） 上記の手段により予め色飽和度および色相信号はマトリ
ックス演算により演算されマトリックス係数として保持
されている。従って、色相成分毎に順次配列されたデジ
タル色信号に対して、マトリックス係数を順次乗算する
ことができ、並列処理により乗算する必要がなくなる。

（実施例） 以下、この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例である。Y/C分離回路から
の色信号Ｃは、乗算器300に入力され、データセレクタ3
10の出力信号K3と乗算される。データセレクタ310に
は、コントローラ304から出力されたマトリックス係数
（RI、RQ、GI、GQ、BI、BQ）と、ACC回路303から出力さ
れたACC信号A2がデータとして入力される。これら７つ
の入力信号から１つを選ぶためのセレクト信号として
は、バーストフラッグパルス（BFP）と、マトリックス
係数選択信号K4が用いられる。

第２図は、第１図の回路の動作を説明するためのタイミ
ングチャートである。

カラーバーストの期間は、データセレクタ310からは、A
CC信号A2が出力される。こればバーストフラッグパルス
（BFP）のタイミングで切換えられるもので、第２図
（Ａ）はそのタイミング関係を示している。つまりカラ
ーバーストの期間は、ACC動作が最優先されるもので、
この期間のACC回路303ではカラーバーストの振幅が検出
され、これを所定の目標値へ近付けるようにACC信号A2
の大きさを制御している。カラーバースト期間以外で
は、マトリックス係数（RQ〜BI）が第２図（Ｂ）に示す
タイミングで出力信号K3として導出される。これによ
り、色信号Ｃの位相に対応して、±Ｑ位相の時には±R
Q、±GQ、±BQ、±Ｉ位相の時には±RI、±GI、±BIが
それぞれ周期的に選択されて出力される。この結果、乗
算器300の出力信号C2としては、第２図（Ｂ）に示すよ
うに、Ｑ・RQ、Ｉ・RI、Ｑ・GQ、Ｉ・GI、Ｑ・BQ、Ｉ・
BIの成分が順次得られる。

マトリックス演算は、 で与えられるから、信号C2とこれを１サンプル遅延させ
た信号C3との和を、ラッチ回路301と加算器302で実現す
れば、加算出力C4は、第２図（Ｂ）に示すように１サン
プルおきに（Ｒ−Ｙ）、（Ｇ−Ｙ）、（Ｂ−Ｙ）の色差
信号として得られる。

従ってこの信号から色差信号（Ｒ−Ｙ）を復調するに
は、（Ｒ−Ｙ）用のパルスΦＲによりラッチ回路307で
ラッチ操作を行えばよい。色差信号（Ｇ−Ｙ）、（Ｂ−
Ｙ）についても同様に、ラッチ回路308、309においてそ
れぞれＧ−Ｙ用のパルスΦＧ、Ｂ−Ｙ用のパルスΦＢを
用いてラッチ操作を行えば良い。

色差信号（Ｒ−Ｙ）、（Ｇ−Ｙ）、（Ｂ−Ｙ）のラッチ
周期は６サンプル毎であり、周波数に換算すると2.4MHz
となる。これはサンプリング定理と色信号の帯域を考慮
しても実用的には問題ない値である。

一方、コントローラ304には、ACC回路303からACC信号A2
と、視聴者が制御する色飽和度信号A1及び色相信号θが
入力される。さらにコントローラ304の内部メモリに
は、カラー陰極線管の特性により決まる基準マトリック
ス係数（RI0、RQ0、GI0、GQ0、BI0、BQ0）が蓄えられて
おり、これらの値を用いてマトリックス係数（RI、RQ、
GI、GQ、BI、BQ）は次のように演算される。

つまり、色信号Ｃと乗算されるマトリックス係数（RI、
RQ、GI、GQ、BI、BQ）は、ACC、色飽和度、色相の各演
算が行われたものである。従って復調された色差信号
（Ｒ−Ｙ）、（Ｇ−Ｙ）、（Ｂ−Ｙ）は、その後に色に
関する処理を必要としない。

以上、第１図の実施例を説明した。次に、タイミング回
路311と、データセレクタ310をさらに詳細に説明する。

色信号Ｃとデータセレクタ310の出力信号K3の関係を第
２図（Ｂ）に示したが、この関係を実際にコントロール
しているのはタイミング発生回路311である。

第３図にタイミング発生回路311とデータセレクタ310の
詳細な実施例を示し、第４図はこれらの動作を説明する
ためのタイミングチャートを示す。

第３図において、データセレクタ310の内部の選択回路5
15は、バーストフラッグパルス（BFP）の制御により、
カラーバースト期間はACC信号ADを、それ以外の期間は
マトリックス信号MTXを出力信号K3として選択し、乗算
器300へ出力する回路である。マトリックス信号MTXは、
第４図（ｇ）に示すように色信号Ｃとの関係で符号をも
含めて12サンプルで１つの周期を形成する。このために
マトリックス信号MTXを出力するデータセレクタ513には
正負両符号のマトリックス係数を入力できるように、イ
ンバータを用いて12種類の係数が入力される。そして、
このデータセレクタ513からは、マトリックス係数選択
信号SELによって１個ずつ出力される。マトリックス係
数選択信号SELは、PLL回路106からの−Ｑ位相を与える
色復調パルスΦＣとサンプルパルスΦＳとから作られ
る。一方、色差信号（Ｒ−Ｙ）、（Ｇ−Ｙ）、（Ｂ−
Ｙ）を復調するためのラッチパルスΦＲ、ΦＧ、ΦＢ
は、色復調パルスΦＣを所定時間遅延させたものであ
る。即ち、タイミング発生回路311には、マトリックス
係数選択信号SELを作るためのカウンタ501、504、アン
ド回路503、ラッチ回路507が設けられている。またこの
ラッチ回路507とラッチ回路508〜512は、縦列接続さ
れ、色復調用のラッチパルスΦＢ、ΦＧ、ΦＲを作るた
めに用いられる。

第４図のサンプルパルスΦＳは、ラッチ回路507〜512の
クロックとして用いられるとともに、カウンタ504のク
ロックとして用いられている。また色復調パルスΦＣ
は、ラッチ回路507のデータ入力として利用されるとと
もに、カウンタ501のクロックとして用いられる。

第４図（ａ）〜（ｄ）は、サンプルパルスΦＳ、色信号
Ｃ、色復調パルスΦＣ、カウンタ501の出力DNの内容を
示している。また第４図（ｅ）は、アンド回路503の出
力パルスT1を示しており、これが、カウンタ504のクリ
ア端子に与えられる。従って、カウンタ504からは、サ
ンプルパルスΦＳを12進で変換したマトリックス係数選
択信号SELが得られる。一方、ラッチ回路508、510、512
の各出力端からは、第４図（ｈ）、（ｉ）、（ｊ）に示
すように、復調用のラッチパルスΦＢ、ΦＧ、ΦＲがそ
れぞれ得られる。

上記したこの実施例の回路構成は、200ゲート程度で実
現することができ、回路の製作の容易性及び価格の低減
を得ることができる。即ち、従来の回路構成であると９
個程度の乗算器をハードウエアで必要としたが、予め必
要な乗数を演算して用意しておいたマトリックス係数
と、デジタル化により２軸成分が順次配列となるデジタ
ル色信号を乗算することにより、大幅に乗算器数を削減
できるものである。

上記の実施例では、ハードウエアとしての乗算器の使用
個数を低減するために、実際に色信号Ｃと乗算されるマ
トリックス係数を前処理する場合、コントローラ304に
よりソフトウエア的に行っているように説明した。しか
し、この方法に限定されるものはなく、ソフトウエアの
処理能力に応じてハードウエアと機能分担した形態とし
てもよく、この形態としては様々な変形及び応用が可能
である。

例えば（１）式における演算を複雑にする要因として色
相を変えるための座標回転マトリックス がある。そこで色相調整は、アナログデジタル変換時の
サンプル位相を変化させる方法を用いることによりソフ
トウエアの処理の負担を軽減することができる。この場
合のコントローラ304での演算は、 でよい。

また（１）式に含まれる信号のうち、ACC信号A2以外
は、固定値または視聴者が好みに応じて調整する半固定
値である。そこでACC信号A2の乗算をハードウエア側に
分担することでソフトウエア処理側のスピードの制約を
軽減することもできる。この場合の回路構成は、第５図
に示すようになる。

第５図の回路と第１図の回路が異なる点は、データセレ
クタ310の出力K3とACC信号A2を乗算する乗算器701が加
わったことである。そして、乗算器701の出力K5が、乗
算器300に入力される。このときは、ACC信号A2は、コン
トローラ304には入力されず、マトリックス信号K3と直
接ハード的に乗算される。従ってコントローラ304での
演算は、次の演算を行っていれば良い。

なお、カラーバーストの期間は、出力K3には“1"が現れ
この期間は、色信号ＣはACC信号A2と乗算され、自動色
信号利得制御が優先的に行われる。

［発明の効果］ 以上説明したようにこの発明によれば、色信号処理（AC
C、色飽和度・色相調整、マトリックス演算）に必要で
回路規模を増大する要因となる乗算器の個数を大幅に節
減でき、回路全体を簡単な構成にすることができ、集積
化にも有利な回路を得ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図は第
１図の回路の動作を説明するために示したタイミング
図、第３図は第１図の一部さらに詳しく示す回路図、第
４図は第３図の回路の動作を説明するために示したタイ
ミング図、第５図はこの発明の他の実施例を示す回路
図、第６図はデジタルビデオ信号処理回路を示す図、第
７図は従来の色信号処理回路を示す回路図である。 300、700……乗算器、301、307、308、309……ラッチ回
路、302……加算器、303……ACC回路、304……コントロ
ーラ、310……データセレクタ、311……タイミング発生
回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】デジタル色信号が入力される色信号入力端
   と、 予め定められたマトリックス係数を記憶する記憶手段
   と、 色飽和度を調整するための色飽和度調整信号及び色相を
   調整するための色相調整信号とが入力される調整信号入
   力端と、 少なくとも前記記憶手段の出力と前記色飽和度調整信号
   および色相調整信号とを演算し、調整されたマトリック
   ス係数を出力する演算手段と、 前記調整されたマトリックス係数を前記色信号入力端に
   入力する前記デジタル色信号に時分割で乗算する乗算手
   段とを備えたことを特徴とする色信号処理回路。
2. 【請求項２】前記演算手段は、前記調整されたマトリッ
   クス係数を演算する祭に、前記乗算手段から出力された
   デジタル色信号に含まれるカラーバーストを用いて作成
   したACC信号の値も演算要素として用いることを特徴と
   する特許請求の範囲第１項記載の色信号処理回路。
3. 【請求項３】前記乗算手段は、前記乗算手段から出力さ
   れたデジタル色信号に含まれるカラーバーストを用いて
   作成したACC信号の値と前記調整されたマトリックス係
   数とを時分割で乗算する手段と、 この手段で乗算された信号と前記デジタル色信号と乗算
   する手段とを有することを特徴とする特許請求の範囲第
   １項記載の色信号処理回路。