JPH0697773A - Digital filter device - Google Patents
Digital filter deviceInfo
- Publication number
- JPH0697773A JPH0697773A JP24623592A JP24623592A JPH0697773A JP H0697773 A JPH0697773 A JP H0697773A JP 24623592 A JP24623592 A JP 24623592A JP 24623592 A JP24623592 A JP 24623592A JP H0697773 A JPH0697773 A JP H0697773A
- Authority
- JP
- Japan
- Prior art keywords
- digital filter
- digital
- signal
- filter
- frequency characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、デジタル映像機器に
おけるデジタルフィルタ装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital filter device for digital video equipment.
【０００２】[0002]
【従来の技術】従来よりデジタル映像機器では、コンポ
ジット信号からＣ信号を分離したり、ピーキングをかけ
る場合等においてデジタルフィルタが使用されている。
このとき、デジタルフィルタの特性を急峻な周波数特性
とするには、フィルタのタップ数を増やすほかデジタル
フィルタを縦続接続して回路構成されている。2. Description of the Related Art Conventionally, in a digital video device, a digital filter has been used when separating a C signal from a composite signal or applying peaking.
At this time, in order to make the characteristics of the digital filter steep, the number of filter taps is increased and the digital filters are cascaded to form a circuit.
【０００３】以下、図面を参照しながら上記した従来の
デジタルフィルタ回路の一例について説明する。図４
は、従来の急峻な周波数特性を実現するために構成され
たデジタルフィルタ装置の構成を示すブロック図で、同
図において、８は第１のデジタルフィルタ、９は第２の
デジタルフィルタであり縦続接続されている。図５はこ
れらデジタルフィルタ８，９の内部回路の構成を示す図
で、同図において、５は乗算器、６は加算器、７は遅延
器である。An example of the conventional digital filter circuit described above will be described below with reference to the drawings. Figure 4
FIG. 4 is a block diagram showing a configuration of a conventional digital filter device configured to realize a steep frequency characteristic, in which FIG. 8 is a first digital filter and 9 is a second digital filter, which are cascaded. Has been done. FIG. 5 is a diagram showing the configuration of the internal circuits of these digital filters 8 and 9. In FIG. 5, 5 is a multiplier, 6 is an adder, and 7 is a delay device.
【０００４】以上のように構成されたデジタルフィルタ
装置の動作について説明する。入力されるデジタル映像
信号は第１のデジタルフィルタ８によってフィルタリン
グ処理される。さらに第１のデジタルフィルタ８の出力
を第２のデジタルフィルタ９に入力しフィルタリング処
理を行なうようにしている。このとき、第１のデジタル
フィルタ８と第２のデジタルフィルタ９の回路を同一に
すると、フィルタ１段の特性よりも急峻な周波数特性を
実現することができる。図６にフィルタ１段での周波数
特性およびフィルタ２段での周波数特性を示す。同図に
示すように、フィルタ２段での周波数特性の方が急峻に
なっている。The operation of the digital filter device configured as above will be described. The input digital video signal is filtered by the first digital filter 8. Further, the output of the first digital filter 8 is input to the second digital filter 9 for filtering processing. At this time, if the circuits of the first digital filter 8 and the second digital filter 9 are the same, it is possible to realize a frequency characteristic that is steeper than the characteristic of one stage of the filter. FIG. 6 shows the frequency characteristic in the first stage of the filter and the frequency characteristic in the second stage of the filter. As shown in the figure, the frequency characteristic of the two stages of the filter is steeper.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、従来の
デジタルフィルタ装置では急峻な周波数特性を実現する
ため、上記したようにタップ数を増やしたり、デジタル
フィルタを縦続接続していたので、回路規模が大きくな
ってしまうという問題点があった。したがって、この発
明の目的は、回路規模の増大を防ぎながら急峻な周波数
特性を実現することができるデジタルフィルタ装置を提
供することである。However, in the conventional digital filter device, in order to realize a steep frequency characteristic, the number of taps is increased or the digital filters are connected in series as described above, so that the circuit scale is large. There was a problem that it would become. Therefore, an object of the present invention is to provide a digital filter device capable of realizing a steep frequency characteristic while preventing an increase in circuit scale.
【０００６】[0006]
【課題を解決するための手段】この発明のデジタルフィ
ルタ装置は、上記課題を解決するために、各タップの遅
延量を２倍にしたデジタルフィルタと、デジタル映像信
号およびデジタルフィルタの出力信号を多重してデジタ
ルフィルタへ入力するセレクタと、デジタルフィルタの
出力信号をラッチするためのラッチ回路とを備えてい
る。In order to solve the above-mentioned problems, a digital filter device of the present invention multiplexes a digital filter in which the delay amount of each tap is doubled, a digital video signal and an output signal of the digital filter. And a latch circuit for latching the output signal of the digital filter.
【０００７】[0007]
【作用】この発明の構成によれば、デジタル映像信号は
セレクタによりデジタルフィルタからフィードバックさ
れる出力信号のうちフィルタリング処理を１度しか行な
っていないデータと多重される。多重された信号は各タ
ップの遅延量を２倍にしたデジタルフィルタでフィルタ
リング処理される。このとき、入力デジタル映像信号と
フィルタリング処理されたフィードバック信号は交互に
多重されているため、混合することなく、各々の要素に
ついてフィルタリング処理される。そして、ラッチ回路
にてフィードバックされた信号のうちフィルタリング処
理が２度行なわれたデータを分離して出力するようにす
れば、デジタルフィルタを２段縦続接続した結果と同等
の周波数特性を有する信号を得ることができる。According to the structure of the present invention, the digital video signal is multiplexed with the data which has been filtered only once in the output signal fed back from the digital filter by the selector. The multiplexed signal is filtered by a digital filter that doubles the delay amount of each tap. At this time, since the input digital video signal and the filtered feedback signal are alternately multiplexed, each element is filtered without being mixed. Then, if the data which has been filtered twice in the signal fed back by the latch circuit is output separately, a signal having a frequency characteristic equivalent to the result of cascade connection of two digital filters is generated. Obtainable.
【０００８】[0008]
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。図１は、この発明の実施例であるデ
ジタルフィルタ装置の構成を示すブロック図で、同図に
おいて、１は入力されるデジタル映像信号と後述するデ
ジタルフィルタ２の出力信号を２倍のクロックで多重す
るためのセレクタ、２は各タップの遅延量を２倍にした
デジタルフィルタ、３はデジタルフィルタ２の出力をラ
ッチするためのラッチ回路である。図２は、デジタルフ
ィルタの内部回路の構成を示す図で、同図において、４
は第１の遅延器、５は乗算器、６は加算器、７は第２の
遅延器であり、各タップの遅延量が２倍になるように構
成されている。図３（ａ）〜（ｆ）は実施例の動作を説
明するための各部の波形を示す図である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the configuration of a digital filter device according to an embodiment of the present invention. In FIG. 1, reference numeral 1 denotes a digital video signal to be input and an output signal of a digital filter 2 which will be described later. 2 is a selector for latching the output of the digital filter 2, and 2 is a digital filter in which the delay amount of each tap is doubled. FIG. 2 is a diagram showing the configuration of the internal circuit of the digital filter. In FIG.
Is a first delay device, 5 is a multiplier, 6 is an adder, and 7 is a second delay device, and the delay amount of each tap is doubled. 3 (a) to 3 (f) are diagrams showing waveforms of respective parts for explaining the operation of the embodiment.
【０００９】以上のように構成されたデジタルフィルタ
装置の動作について説明する。入力信号Ｉである４fsc
のクロックレートのデジタル映像信号と、８fsc のクロ
ックレートのデジタルフィルタ２からフィードバックさ
れる出力信号ＦＢＫとがセレクタ１に入力される。セレ
クタ１では、４fsc のクロックを切り替え信号とし、入
力信号Ｉとデジタルフィルタ２の出力信号ＦＢＫを８fs
c のクロックレートで多重して多重信号ＭＤを出力す
る。The operation of the digital filter device configured as above will be described. Input signal I is 4 fsc
The digital video signal having the clock rate of 8 fsc and the output signal FBK fed back from the digital filter 2 having the clock rate of 8 fsc are input to the selector 1. In the selector 1, the clock of 4 fsc is used as the switching signal, and the input signal I and the output signal FBK of the digital filter 2 are set to 8 fs.
Multiplexed at the clock rate of c and outputs the multiplexed signal MD.
【００１０】このとき、信号ＦＢＫのデータのうちフィ
ルタリング処理を２度行なったデータ（図３（ｄ）に示
すＦ1", Ｆ2"…）を間引くようにセレクタ１の切り替え
信号が入力される。信号ＭＤは各タップの遅延量を２倍
にしたデジタルフィルタ２にてフィルタリング処理され
る。デジタルフィルタ２は８fsc のクロックレートで動
作する。At this time, the switching signal of the selector 1 is input so as to thin out the data of the signal FBK which has been subjected to the filtering process twice (F 1 ", F 2 " ...) shown in FIG. 3 (d). . The signal MD is filtered by the digital filter 2 in which the delay amount of each tap is doubled. The digital filter 2 operates at a clock rate of 8fsc.
【００１１】このとき、入力信号Ｉとフィルタリング処
理された信号ＦＢＫは交互に多重されているため、混合
することなく、各々の要素についてフィルタリング処理
が行われる。そして、ラッチ回路３では信号ＦＢＫのデ
ータのうちフィルタリング処理を２度行なったデータを
分離すれば、従来のデジタルフィルタを２段縦続接続し
た結果と同等の周波数特性を有する出力信号Ｏを得るこ
とができる。At this time, since the input signal I and the filtered signal FBK are alternately multiplexed, the filtering process is performed on each element without mixing. Then, in the latch circuit 3, if the data of the signal FBK subjected to the filtering process twice is separated, an output signal O having a frequency characteristic equivalent to the result of cascade connection of two conventional digital filters can be obtained. it can.
【００１２】このようにして上記実施例装置では、１段
のデジタルフィルタでデジタルフィルタを２段縦続接続
したのと同様に、急峻な周波数特性を実現できるので、
次数の高いフィルタ回路に対して回路規模の増大を防ぐ
ことができる。In this way, in the apparatus of the above embodiment, a steep frequency characteristic can be realized as in the case where two stages of digital filters are cascade-connected with one stage of digital filter.
It is possible to prevent an increase in circuit scale for a filter circuit having a high order.
【００１３】[0013]
【発明の効果】この発明のデジタルフィルタ装置によれ
ば、セレクタで入力デジタル映像信号と１度フィルタリ
ング処理されたフィードバック信号は交互に多重されて
いるので、混合することなく各々の要素についてデジタ
ルフィルタでフィルタリング処理される。そして、ラッ
チ回路によりフィードバックされた信号のうちフィルタ
リング処理が２度行なわれたデータが分離されるので、
デジタルフィルタを２段縦続接続した場合と同等の周波
数特性を有する信号が得られ、回路規模の増大を防ぎな
がら急峻な周波数特性を実現することができる。According to the digital filter device of the present invention, since the input digital video signal and the feedback signal which has been filtered once by the selector are alternately multiplexed, the digital filter can be used for each element without mixing. Filtered. Then, since the data that has been filtered twice is separated from the signal fed back by the latch circuit,
A signal having a frequency characteristic equivalent to that when two digital filters are connected in cascade is obtained, and a steep frequency characteristic can be realized while preventing an increase in circuit scale.
【図１】この発明の実施例であるデジタルフィルタ装置
の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a digital filter device according to an embodiment of the present invention.
【図２】実施例におけるデジタルフィルタの内部構成を
示す回路図である。FIG. 2 is a circuit diagram showing an internal configuration of a digital filter according to an embodiment.
【図３】実施例装置の動作を説明する波形図である。FIG. 3 is a waveform diagram illustrating the operation of the apparatus according to the embodiment.
【図４】従来のデジタルフィルタ装置の構成を示す図で
ある。FIG. 4 is a diagram showing a configuration of a conventional digital filter device.
【図５】従来装置におけるデジタルフィルタの内部構成
を示す回路図である。FIG. 5 is a circuit diagram showing an internal configuration of a digital filter in a conventional device.
【図６】デジタルフィルタの周波数特性を示す図であ
る。FIG. 6 is a diagram showing frequency characteristics of a digital filter.
１ セレクタ ２ デジタルフィルタ ３ ラッチ回路 ４ 第１の遅延器 ５ 乗算器 ６ 加算器 ７ 第２の遅延器 1 selector 2 digital filter 3 latch circuit 4 first delay device 5 multiplier 6 adder 7 second delay device
Claims (1)
フィルタと、デジタル映像信号および前記デジタルフィ
ルタの出力信号を多重して前記デジタルフィルタへ入力
するセレクタと、前記デジタルフィルタの出力信号をラ
ッチするためのラッチ回路とを備えたデジタルフィルタ
装置。1. A digital filter in which a delay amount of each tap is doubled, a selector which multiplexes a digital video signal and an output signal of the digital filter and inputs the multiplexed signal to the digital filter, and an output signal of the digital filter is latched. And a latch circuit for operating the digital filter device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24623592A JPH0697773A (en) | 1992-09-16 | 1992-09-16 | Digital filter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24623592A JPH0697773A (en) | 1992-09-16 | 1992-09-16 | Digital filter device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697773A true JPH0697773A (en) | 1994-04-08 |
Family
ID=17145523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24623592A Pending JPH0697773A (en) | 1992-09-16 | 1992-09-16 | Digital filter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697773A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005002051A1 (en) * | 2003-06-27 | 2005-01-06 | Neuro Solution Corp. | Digital filter |
| WO2006062000A1 (en) * | 2004-12-06 | 2006-06-15 | Pioneer Corporation | Digital filter |
-
1992
- 1992-09-16 JP JP24623592A patent/JPH0697773A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005002051A1 (en) * | 2003-06-27 | 2005-01-06 | Neuro Solution Corp. | Digital filter |
| WO2006062000A1 (en) * | 2004-12-06 | 2006-06-15 | Pioneer Corporation | Digital filter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1063184A (en) | Non-recursive digital filter employing simple coefficients | |
| JPS5887909A (en) | Digital filter | |
| JPS62190973A (en) | Noise reduction circuit | |
| JPH0681011B2 (en) | Variable pass band filter device | |
| JPH0766685A (en) | Digital graphic equalizer | |
| KR840000145A (en) | TV signal filtering | |
| JPS60501486A (en) | Filter and data transmission system using it | |
| JPH0697773A (en) | Digital filter device | |
| US4597011A (en) | Digital filter for the luminance channel of a color-television set | |
| EP0122096B1 (en) | Chrominance inverting all-pass filter | |
| EP0623269B1 (en) | Signal sampling | |
| US4382285A (en) | Filter for binary data with integral output amplitude multiplier | |
| US3537015A (en) | Digital phase equalizer | |
| JP2002368584A (en) | Digital filter and digital video encoder using the same | |
| JPH039688A (en) | Digital filter circuit | |
| US5132785A (en) | Data selector for demodulating chrominance signal | |
| JPH0342728B2 (en) | ||
| EP0508805A2 (en) | Cyclic digital filter | |
| JPH0374047B2 (en) | ||
| EP0067824B1 (en) | Receiver for cvsd modulation with integral filtering | |
| JPS6134290B2 (en) | ||
| GB2153618A (en) | Processing of periodic signals | |
| JPH0744425B2 (en) | Digital filtering circuit | |
| JPS5986933A (en) | Multiple signal demodulating device | |
| JPS62262509A (en) | Digital filter circuit |