JPH0697025A - Formation of stencil mask - Google Patents
Formation of stencil maskInfo
- Publication number
- JPH0697025A JPH0697025A JP1519891A JP1519891A JPH0697025A JP H0697025 A JPH0697025 A JP H0697025A JP 1519891 A JP1519891 A JP 1519891A JP 1519891 A JP1519891 A JP 1519891A JP H0697025 A JPH0697025 A JP H0697025A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- inorganic film
- mask
- stencil mask
- semiconductor silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体デバイスの微細
加工のための電子ビームリソグラフィー技術に関するも
のであり、特に、ステンシルマスクを用いた縮小転写型
電子ビームリソグラフィーにおける、ステンシルマスク
形成方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron beam lithography technique for microfabrication of semiconductor devices, and more particularly to a stencil mask forming method in reduction transfer type electron beam lithography using a stencil mask. is there.
【0002】[0002]
【従来の技術】 電子ビームリソグラフィ
ー技術は、レチクルを用いる必要がなく、かつ微細パタ
ーン形成が可能であることから、LSIの先行開発のツ
ールとして用いられている。従来、広く用いられている
電子ビーム描画方法は、電界放射型または熱電子型電子
銃を用いたガウシアンビームや可変整形ビームによっ
て、パターンを1つ1つ順次描画していく方法であり、
いわゆる一筆書き法と呼ばれている。すなわち、電子銃
から発生した電子ビームを集束レンズによりレジスト面
上で細いビームスポットに集束し、さらに偏向系によっ
てビームスポットを位置制御することによって、レジス
ト上に任意の図形を描画することができる方法である。
この方法では、偏向フィールド内部の歪と収差が電気的
に補正でき、制御技術次第で精度を高めることができる
というメリットがあり、多くの開発がなされ実用にも供
されている。しかし、一方で、この方法では、電子ビー
ムのスポット径が0.1〜2μm程度であるために、描
画パターンの大きさが小さくなるとともに、描画すべき
スポット数が膨大になり、また、偏向系の動作周波数の
限界からスポット移動速度に限界があり、描画に要する
時間が非常に長くなり、スループットが低下するという
欠点がある。2. Description of the Related Art The electron beam lithography technique is used as a tool for advanced development of LSI because it does not require the use of a reticle and can form a fine pattern. Conventionally, a widely used electron beam drawing method is a method of sequentially drawing patterns one by one with a Gaussian beam or a variable shaped beam using a field emission type or thermionic electron gun,
It is called the so-called one-stroke writing method. That is, a method capable of drawing an arbitrary figure on the resist by focusing the electron beam generated from the electron gun into a narrow beam spot on the resist surface by the focusing lens and further controlling the position of the beam spot by the deflection system. Is.
This method has the merit that distortion and aberration inside the deflection field can be electrically corrected and the accuracy can be increased depending on the control technique, and many developments have been made and put to practical use. However, on the other hand, in this method, since the spot diameter of the electron beam is about 0.1 to 2 μm, the size of the drawing pattern becomes small, and the number of spots to be drawn becomes enormous. Since there is a limit to the spot movement speed due to the limit of the operating frequency, the time required for drawing becomes very long, and the throughput is lowered.
【0003】そこで、最近、これらの欠点を解決するた
めに、LSIチップのパターンを全て、一筆書きのよう
に描画するのではなく、部分的なパターンをマスクを用
いて転写を行う縮小転写方法が考え出された。すなわ
ち、LSIパターンの繰り返し領域を小領域の部分パタ
ーンに分解し、このパターンをステンシルマスクに形成
し、このマスクを用いて順次パターンを転写していく方
法である。しかし、この方法は、スループットが非常に
早くなることが予想されるが、用いるステンシルマスク
の形成が非常に困難である。例えば、現在考えられてい
るステンシルマスク形成方法の一例を(図4)に示す。Therefore, in order to solve these drawbacks, a reduction transfer method has recently been adopted in which all patterns of an LSI chip are not drawn like a single stroke, but partial patterns are transferred using a mask. Figured out. That is, this is a method in which the repeated area of the LSI pattern is decomposed into partial patterns of small areas, this pattern is formed into a stencil mask, and the pattern is sequentially transferred using this mask. However, this method is expected to have a very high throughput, but it is very difficult to form the stencil mask to be used. For example, an example of a stencil mask forming method currently considered is shown in FIG.
【0004】半導体シリコン基板11に加速電圧50K
V、ドーズ量1×1020cm-2でボロンイオン42の注
入を行い、イオン注入層41を形成する(図4
(a))。この上にシリコンのエピ層43を形成し、さ
らにエピ層上とシリコン基板の裏面に保護膜44として
窒化膜を堆積する(図4(b))。その後、リソグラフ
ィー技術とドライエッチング技術を用いて半導体シリコ
ン基板の裏面のシリコン酸化膜を選択的に除去し、シリ
コン酸化膜をマスクにして半導体シリコン基板の裏面を
エチレンジアミン・ピロカテコール溶液でボロン注入層
までエッチングし、保護膜を除去する(図4(c))。
エピ層の上に、電子ビームリソグラフィー技術を用いて
レジストパターン45の形成を行う(図4(d))。こ
のレジストパターン45をマスクとして、エピ層および
イオン注入層のエッチングを行い、マスクパターンを形
成する(図4(e))。An acceleration voltage of 50K is applied to the semiconductor silicon substrate 11.
Boron ions 42 are implanted with V and a dose amount of 1 × 10 20 cm −2 to form an ion implantation layer 41 (FIG. 4).
(A)). An epi layer 43 of silicon is formed thereon, and a nitride film is deposited as a protective film 44 on the epi layer and on the back surface of the silicon substrate (FIG. 4B). After that, the silicon oxide film on the back surface of the semiconductor silicon substrate is selectively removed using lithography technology and dry etching technology, and the back surface of the semiconductor silicon substrate is masked with the silicon oxide film to a boron injection layer with an ethylenediamine / pyrocatechol solution. Etching is performed to remove the protective film (FIG. 4C).
A resist pattern 45 is formed on the epi layer using an electron beam lithography technique (FIG. 4D). Using the resist pattern 45 as a mask, the epi layer and the ion implantation layer are etched to form a mask pattern (FIG. 4E).
【0005】以上のような方法により、電子ビーム縮小
転写リソグラフィーにおいて用いられるステンシルマス
クを形成することができる。しかし、この方法では、保
護膜を堆積しなければならず、また、シリコンのイオン
注入層とエピ層のみで電子ビームを遮閉するマスクとな
る必要があるため、マスク膜厚が数十μm以上となり、
エッチングも容易ではない。The stencil mask used in electron beam reduction transfer lithography can be formed by the above method. However, with this method, a protective film must be deposited, and since it is necessary to form a mask that blocks the electron beam only by the ion-implanted layer and epi layer of silicon, the mask film thickness is several tens of μm or more. Next to
Etching is not easy either.
【0006】[0006]
【発明が解決しようとする課題】上記のように、電子ビ
ーム縮小転写リソグラフィーに使用されるステンシルマ
スクにおいて、シリコン材料のみを用いると、膜厚が数
十μm以上必要となる。(図3)に、電子ビームの加速
電圧に対するシリコン中での電子の飛程距離を示す。通
常、電子ビームリソグラフィーで用いられる加速電圧は
20〜50KVであるので、シリコン材料をマスクとし
た場合、20μm程度の膜厚を必要とする。数十μm以
上の膜厚のシリコンをエッチングするのは非常に困難で
あり、またイオン注入、エピタキシャル技術、リソグラ
フィー、エッチング等の多くの工程が必要になり、ステ
ンシルマスク作成の工程が煩雑になるという欠点があ
る。また、シリコン自身はもろく、割れやすいという欠
点があり、ドーピングしていないシリコンは電子伝導率
が悪く、電子ビームが照射されることによってチャージ
アップがおこり、ビームがずれるという問題もある。す
なわち、ステンシルマスクとしては、膜厚ができるだけ
薄く、機械的強度があり、電子伝導率が良く、かつ、温
度変化による寸法安定性、熱安定性が良いものが望まれ
る。As described above, in the stencil mask used in electron beam reduction transfer lithography, if only a silicon material is used, the film thickness is required to be several tens of μm or more. (FIG. 3) shows the range of electrons in silicon with respect to the acceleration voltage of the electron beam. Usually, the accelerating voltage used in electron beam lithography is 20 to 50 KV, so that when a silicon material is used as a mask, a film thickness of about 20 μm is required. It is very difficult to etch silicon with a film thickness of several tens of μm or more, and many steps such as ion implantation, epitaxial technology, lithography, and etching are required, which makes the process of stencil mask creation complicated. There are drawbacks. Further, silicon itself is fragile and fragile, and undoped silicon has a poor electron conductivity, and there is a problem that the beam is displaced due to charge-up caused by irradiation with an electron beam. That is, it is desired that the stencil mask has a film thickness as thin as possible, has mechanical strength, has good electronic conductivity, and has good dimensional stability and thermal stability due to temperature change.
【0007】そこで、シリコンマスクの表面に金属を堆
積させて、チャージアップを防いだり、膜厚を薄くする
ことが考えられる。(図3)には、シリコンと同様に、
金の場合の電子の飛程も示してある。金はエッチングす
ることができないので、マスク表面に堆積することしか
できず、また、シリコン半導体プロセスにおいては不純
物として非常に扱いにくいものである。さらに、電子ビ
ームがマスクに照射されることによって、熱を発生し、
マスクが変形していくが、この時の熱膨張率は、シリコ
ンが2.5×10-6/degに対して、金は14.2×10
-6/degであり、また熱伝導率はシリコンが1.7cm.de
g、金は3.1cm.degであり、シリコンマスクの表面に
金を堆積することによって、マスクがひずんでしまうこ
とが考えられる。本発明者らは、これらの課題を解決す
るために、電子ビーム縮小転写リソグラフィー用ステン
シルマスク形成方法を完成した。Therefore, it is conceivable to deposit a metal on the surface of the silicon mask to prevent charge-up and reduce the film thickness. (Fig. 3), like silicon,
The range of electrons for gold is also shown. Since gold cannot be etched, it can only be deposited on the mask surface, and is very difficult to handle as an impurity in the silicon semiconductor process. Furthermore, when the mask is irradiated with the electron beam, heat is generated,
The mask deforms, but the coefficient of thermal expansion at this time is 2.5 × 10 -6 / deg for silicon and 14.2 × 10 for gold.
-6 / deg, and the thermal conductivity of silicon is 1.7 cm.de
Since g and gold are 3.1 cm.deg, it is considered that the mask is distorted by depositing gold on the surface of the silicon mask. In order to solve these problems, the present inventors have completed a method of forming a stencil mask for electron beam reduction transfer lithography.
【0008】[0008]
【課題を解決するための手段】本発明のステンシルマス
ク形成方法は、半導体シリコン基板の表面に無機膜を堆
積する工程と、前記無機膜上にリソグラフィー技術を用
いてレジストパターンを形成し、前記レジストパターン
をマスクとして、前記無機膜をエッチングしパターンを
転写し、前記半導体シリコン基板を露出させる工程と、
前記半導体シリコン基板上に選択的に金属タングステン
を堆積する工程と、前記無機膜を除去した後、前記半導
体シリコン基板のシリコン部分を裏面から選択的に除去
する工程とを備えて成る方法を提供するものである。そ
して、望ましくは、半導体シリコン基板上に堆積する無
機膜が、シリコン酸化膜であり、また、半導体シリコン
基板上に堆積する金属タングステンが、3μm厚以上で
ある方法を提供する。The stencil mask forming method of the present invention comprises the steps of depositing an inorganic film on the surface of a semiconductor silicon substrate, forming a resist pattern on the inorganic film using a lithography technique, and Using the pattern as a mask, transferring the pattern by etching the inorganic film, and exposing the semiconductor silicon substrate,
A method comprising: selectively depositing metallic tungsten on the semiconductor silicon substrate; and, after removing the inorganic film, selectively removing a silicon portion of the semiconductor silicon substrate from a back surface. It is a thing. And, desirably, a method is provided in which the inorganic film deposited on the semiconductor silicon substrate is a silicon oxide film, and the metal tungsten deposited on the semiconductor silicon substrate has a thickness of 3 μm or more.
【0009】さらに、また、本発明は、半導体シリコン
基板の表面に無機膜を堆積する工程と、前記無機膜上に
リソグラフィー技術を用いてレジストパターンを形成
し、前記レジストパターンをマスクとして、前記無機膜
および前記半導体シリコン基板をエッチングしパターン
を転写する工程と、前記半導体シリコン基板上に選択的
に金属タングステンを堆積する工程と、前記無機膜を除
去した後、前記半導体シリコン基板のシリコン部分を裏
面から選択的に除去する工程とを備えて成る方法を提供
するものである。そして、望ましくは、半導体シリコン
基板上に堆積する無機膜が、シリコン酸化膜であり、ま
た、半導体シリコン基板上に堆積する金属タングステン
が、3μm厚以上である方法を提供する。Furthermore, according to the present invention, a step of depositing an inorganic film on the surface of a semiconductor silicon substrate, a resist pattern is formed on the inorganic film by a lithography technique, and the inorganic pattern is formed using the resist pattern as a mask. A step of etching a film and the semiconductor silicon substrate to transfer a pattern, a step of selectively depositing metal tungsten on the semiconductor silicon substrate, and a step of removing the inorganic film and then removing the silicon portion of the semiconductor silicon substrate from the back surface. And a step of selectively removing it from the above. And, desirably, a method is provided in which the inorganic film deposited on the semiconductor silicon substrate is a silicon oxide film, and the metal tungsten deposited on the semiconductor silicon substrate has a thickness of 3 μm or more.
【0010】すなわち、金とタングステンでは、原子質
量が近い値であり、(図3)に示すように、タングステ
ン中での電子の飛程も金の場合と同じ程度なので、ステ
ンシルマスクの膜厚を薄くするために、シリコン表面に
タングステンを堆積させる。このタングステンは、熱膨
張率、熱伝導率がそれぞれ4.5×10-6/deg、1.7
cm.degであり、シリコンのそれと非常に近い値を示して
いる。また、電子伝導率も高く、機械的強度にもすぐ
れ、シリコン半導体プロセスの中でも使用することがで
きる。That is, the atomic masses of gold and tungsten are close to each other, and as shown in (FIG. 3), the range of electrons in tungsten is about the same as in the case of gold. Tungsten is deposited on the silicon surface for thinning. This tungsten has a thermal expansion coefficient of 4.5 × 10 −6 / deg and a thermal conductivity of 1.7, respectively.
cm.deg, which is very close to that of silicon. Further, it has high electronic conductivity and excellent mechanical strength, and can be used in the silicon semiconductor process.
【0011】[0011]
【作用】本発明は、前記したステンシルマスク形成プロ
セスにより、容易に膜厚の薄い、チャージアップによる
ビームひずみのおこらない、電子ビーム縮小転写リソグ
ラフィー用ステンシルマスクを形成することができる。
特に、シリコン材料と、熱膨張率、熱伝導率ともに近い
値をもったタングステンを用いることによって、熱ひず
みの発生もなく、また、金を蒸着する必要もなく、半導
体シリコンプロセス中で作成することができる。すなわ
ち、タングステン−シリコンを用いることによって、機
械的強度にすぐれ、かつ、温度変化による寸法安定性、
熱安定性の良いステンシルマスクを形成することができ
る。従って、本発明を用いることによって、正確で熱安
定性のすぐれた、薄いステンシルマスク形成に有効に作
用すAccording to the present invention, the stencil mask forming process described above makes it possible to easily form a stencil mask for electron beam reduction transfer lithography which has a small film thickness and does not cause beam distortion due to charge-up.
In particular, by using a silicon material and tungsten that have values close to each other in thermal expansion coefficient and thermal conductivity, thermal strain does not occur, and there is no need to deposit gold. You can That is, by using tungsten-silicon, the mechanical strength is excellent, and the dimensional stability due to temperature change,
It is possible to form a stencil mask having good thermal stability. Therefore, by using the present invention, it is possible to effectively form a thin stencil mask that is accurate and has excellent thermal stability.
【0012】る。[0012]
【実施例】まず、本発明の概要を述べる。本発明は、金
属タングステンを用いることによって、熱ひずみのな
い、薄い実用性の高いステンシルマスクを形成すること
ができるものである。シリコン、タングステン、金の原
子質量はそれぞれ28、184、197であるので、電
子の飛程はシリコンが最も長く、タングステンと金では
ほぼ同程度である。また、シリコンとタングステンとで
は熱伝導率、熱膨張率ともに近い値をもっているので、
電子ビームによる熱の影響でひずむということはない。
さらに、タングステンは半導体シリコンプロセスで使用
することができ、また、基板上に選択的に堆積させるこ
とができるので、容易に正確に電子ビーム縮小転写リソ
グラフィー用ステンシルマスクとしてパターンを形成す
ることができる。First, the outline of the present invention will be described. INDUSTRIAL APPLICABILITY The present invention makes it possible to form a thin and highly practical stencil mask free from thermal strain by using metallic tungsten. Since the atomic masses of silicon, tungsten, and gold are 28, 184, and 197, respectively, the range of electrons is the longest in silicon, and tungsten and gold have almost the same range. In addition, since silicon and tungsten have values close to each other in thermal conductivity and thermal expansion coefficient,
It is not distorted by the heat of the electron beam.
Furthermore, since tungsten can be used in a semiconductor silicon process and can be selectively deposited on a substrate, it can be easily and accurately patterned as a stencil mask for electron beam reduction transfer lithography.
【0013】以下本発明の一実施例のステンシルマスク
形成方法について、図面を参照しながら説明する。A stencil mask forming method according to an embodiment of the present invention will be described below with reference to the drawings.
【0014】(図1)は本発明の実施例におけるステン
シルマスク形成方法の工程断面図を示すものである。半
導体シリコン基板11上に、無機膜12としてシリコン
酸化膜を5μm厚堆積し、この無機膜上にリソグラフィ
ー技術を用いてレジストパターン13を形成した。この
レジストパターンをマスクとして、無機膜のエッチング
を行い、正確で垂直な断面形状のパターンが得られた
(図1(a))。このレジストパターンを除去した後、
無機膜のパターンをマスクとして、半導体シリコン基板
11上に選択的に金属タングステン14を5μm厚堆積
した(図1(b))。さらに、無機膜であるシリコン酸
化膜の除去を行った(図1(c))。その後、この基板
をエチレンジアミン・ピロカテコール溶液に浸し、シリ
コン領域11のみを溶解除去することによって、金属タ
ングステン膜14をそのままマスク材料に用いた、機械
的強度のすぐれた、熱安定性の高い、熱によるひずみの
ないステンシルマスクを形成することができた(図1
(d))。FIG. 1 is a process sectional view of a stencil mask forming method according to an embodiment of the present invention. A silicon oxide film having a thickness of 5 μm was deposited as an inorganic film 12 on the semiconductor silicon substrate 11, and a resist pattern 13 was formed on the inorganic film by using a lithography technique. Using this resist pattern as a mask, the inorganic film was etched to obtain a pattern having an accurate and vertical cross-sectional shape (FIG. 1A). After removing this resist pattern,
Using the pattern of the inorganic film as a mask, metal tungsten 14 was selectively deposited on the semiconductor silicon substrate 11 to a thickness of 5 μm (FIG. 1B). Further, the silicon oxide film which is an inorganic film was removed (FIG. 1C). Then, this substrate is dipped in an ethylenediamine / pyrocatechol solution to dissolve and remove only the silicon region 11 to use the metal tungsten film 14 as it is as a mask material, which has excellent mechanical strength and high thermal stability. It was possible to form a stencil mask without distortion due to (Fig. 1
(D)).
【0015】以上のように、本実施例によれば、金属タ
ングステンをそのままマスク材料に用いることによっ
て、ステンシルマスク作成工程を大幅に簡略化すること
ができ、電子ビームの加速電圧が50keVの場合でも、
電子を遮閉することができる実用的な電子ビーム縮小転
写リソグラフィー用ステンシルマスクを形成することが
できる。なお、ここでは無機膜としてシリコン酸化膜を
用いたが、シリコン窒化膜を用いてもよい。As described above, according to the present embodiment, by using metallic tungsten as a mask material as it is, the stencil mask forming process can be greatly simplified, and even when the electron beam acceleration voltage is 50 keV. ,
It is possible to form a practical stencil mask for electron beam reduction transfer lithography capable of blocking electrons. Although the silicon oxide film is used as the inorganic film here, a silicon nitride film may be used.
【0016】以下本発明の第二の実施例について、図面
を参照しながら説明する。(図2)は本発明の第二の実
施例におけるステンシルマスク形成方法の工程断面図を
示すものである。半導体シリコン基板11上に、無機膜
21としてシリコン酸化膜を2μm厚堆積し、この無機
膜上にリソグラフィー技術を用いてレジストパターン2
2を形成した。このレジストパターンをマスクとして、
無機膜のエッチングを行い、さらに、3μm程度シリコ
ン基板のエッチングを行い、正確で垂直な断面形状のパ
ターンが得られた(図2(a))。このレジストパター
ンを除去した後、無機膜のパターンをマスクとして、半
導体シリコン基板11上に選択的に金属タングステン2
3を5μm厚堆積した(図2(b))。さらに、無機膜
であるシリコン酸化膜の除去を行った(図2(c))。
その後、この基板をエチレンジアミン・ピロカテコール
溶液に浸し、シリコン領域11のみを溶解除去すること
によって、金属タングステン膜23をそのままマスク材
料に用いた、機械的強度のすぐれた、熱安定性の高い、
熱によるひずみのないステンシルマスクを形成すること
ができた(図2(d))。A second embodiment of the present invention will be described below with reference to the drawings. (FIG. 2) is a process sectional view of a stencil mask forming method according to the second embodiment of the present invention. A silicon oxide film having a thickness of 2 μm is deposited as an inorganic film 21 on a semiconductor silicon substrate 11, and a resist pattern 2 is formed on the inorganic film 21 by a lithography technique.
Formed 2. With this resist pattern as a mask,
The inorganic film was etched, and further, the silicon substrate was etched by about 3 μm to obtain a pattern having an accurate vertical cross-sectional shape (FIG. 2A). After removing this resist pattern, metal tungsten 2 is selectively formed on the semiconductor silicon substrate 11 using the pattern of the inorganic film as a mask.
3 was deposited to a thickness of 5 μm (FIG. 2 (b)). Further, the silicon oxide film which is an inorganic film was removed (FIG. 2C).
Then, this substrate is dipped in an ethylenediamine / pyrocatechol solution to dissolve and remove only the silicon region 11 to use the metal tungsten film 23 as a mask material as it is, which has excellent mechanical strength and high thermal stability.
It was possible to form a stencil mask that was not strained by heat (Fig. 2 (d)).
【0017】以上のように、本実施例によれば、金属タ
ングステンをそのままマスク材料に用いることによっ
て、ステンシルマスク作成工程を大幅に簡略化すること
ができ、熱によるひずみのない、薄くても十分電子を遮
閉することができ、チャージアップによるビームのずれ
が生じない、正確で実用的な電子ビーム縮小転写リソグ
ラフィー用ステンシルマスクを形成することができる。
なお、ここでは無機膜としてシリコン酸化膜を用いた
が、シリコン窒化膜を用いてもよい。As described above, according to the present embodiment, by using metallic tungsten as a mask material as it is, the stencil mask forming process can be greatly simplified, and there is no distortion due to heat, and the thin film is sufficient. It is possible to form an accurate and practical stencil mask for electron beam reduction transfer lithography that can block electrons and does not cause beam deviation due to charge-up.
Although the silicon oxide film is used as the inorganic film here, a silicon nitride film may be used.
【0018】[0018]
【発明の効果】以上説明したように、本発明によれば、
半導体シリコン基板上にタングステンを選択的に堆積
し、この金属タングステンをそのまま用いることによっ
て、機械的強度にすぐれた、熱安定性の高い、熱による
ひずみのない、電子のチャージアップによるビームずれ
がおこらない、正確で薄い、実用性の高いステンシルマ
スクを容易に形成することができる。また、タングステ
ンは原子質量が重く、電子の飛程も5μm以下であるの
で、マスク膜厚としても5μm以下の薄膜で十分電子を
遮閉することができ、電子ビーム縮小転写リソグラフィ
ー用ステンシルマスクとして有効に作用し、超高密度集
積回路の製造に大きく寄与することができる。As described above, according to the present invention,
By selectively depositing tungsten on the semiconductor silicon substrate and using this metallic tungsten as it is, beam deviation due to charge-up of electrons, which has excellent mechanical strength, high thermal stability, and no thermal distortion, occurs. It is possible to easily form a stencil mask that is accurate, thin, and highly practical. Further, since tungsten has a heavy atomic mass and the range of electrons is 5 μm or less, a thin film having a mask film thickness of 5 μm or less can sufficiently shield electrons, and is effective as a stencil mask for electron beam reduction transfer lithography. And can greatly contribute to the manufacture of ultra-high density integrated circuits.
【図1】本発明の第1の実施例におけるステンシルマス
ク形成方法の工程断面図である。FIG. 1 is a process sectional view of a stencil mask forming method according to a first embodiment of the present invention.
【図2】本発明の第2の実施例におけるステンシルマス
ク形成方法の工程断面図である。FIG. 2 is a process sectional view of a stencil mask forming method according to a second embodiment of the present invention.
【図3】電子ビームの加速電圧に対する電子の飛程を表
す図である。FIG. 3 is a diagram showing a range of electrons with respect to an acceleration voltage of an electron beam.
【図4】従来のステンシルマスク形成方法の工程断面図
である。FIG. 4 is a process sectional view of a conventional stencil mask forming method.
11 半導体シリコン基板 12 無機膜 13 レジストパターン 14 タングステン 11 Semiconductor Silicon Substrate 12 Inorganic Film 13 Resist Pattern 14 Tungsten
【手続補正書】[Procedure amendment]
【提出日】平成5年10月22日[Submission date] October 22, 1993
【手続補正1】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0018[Correction target item name] 0018
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【0018】[0018]
【発明の効果】以上説明したように、本発明によれば、
半導体シリコン基板上にタングステンを選択的に堆積
し、この金属タングステンをそのまま用いることによっ
て、機械的強度にすぐれた、熱安定性の高い、熱による
ひずみのない、電子のチャージアップによるビームずれ
がおこらない、正確で薄い、実用性の高いステンシルマ
スクを容易に形成することができる。また、タングステ
ンは原子質量が重く、電子の飛程も5μm以下であるの
で、マスク膜厚としても5μm以下の薄膜で十分電子を
遮蔽することができ、電子ビーム縮小転写リソグラフィ
ー用ステンシルマスクとして有効に作用し、超高密度集
積回路の製造に大きく寄与することができる。As described above, according to the present invention,
By selectively depositing tungsten on the semiconductor silicon substrate and using this metallic tungsten as it is, beam deviation due to charge-up of electrons, which has excellent mechanical strength, high thermal stability, and no thermal distortion, occurs. It is possible to easily form a stencil mask that is accurate, thin, and highly practical. Further, since tungsten has a heavy atomic mass and the range of electrons is 5 μm or less, a thin film having a mask film thickness of 5 μm or less can sufficiently shield electrons, and is effective as a stencil mask for electron beam reduction transfer lithography. It can act and make a great contribution to the manufacture of ultra-high density integrated circuits.
【手続補正2】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】図面の簡単な説明[Name of item to be corrected] Brief description of the drawing
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【図面の簡単な説明】[Brief description of drawings]
【図1】本発明の第1の実施例におけるステンシルマス
ク形成方法の工程断面図である。FIG. 1 is a process sectional view of a stencil mask forming method according to a first embodiment of the present invention.
【図2】本発明の第2の実施例におけるステンシルマス
ク形成方法の工程断面図である。FIG. 2 is a process sectional view of a stencil mask forming method according to a second embodiment of the present invention.
【図3】電子ビームの加速電圧に対する電子の飛程を表
す図である。FIG. 3 is a diagram showing a range of electrons with respect to an acceleration voltage of an electron beam.
【図4】従来のステンシルマスク形成方法の工程断面図
である。FIG. 4 is a process sectional view of a conventional stencil mask forming method.
【符号の説明】 11 半導体シリコン基板 12 無機膜 13 レジストパターン 14 タングステン[Explanation of reference numerals] 11 semiconductor silicon substrate 12 inorganic film 13 resist pattern 14 tungsten
Claims (4)
積する工程と、前記無機膜上にリソグラフィー技術を用
いてレジストパターンを形成し、前記レジストパターン
をマスクとして、前記無機膜をエッチングしパターンを
転写し、前記半導体シリコン基板を露出させる工程と、
前記半導体シリコン基板上に選択的に金属タングステン
を堆積する工程と、前記無機膜を除去した後、前記半導
体シリコン基板のシリコン部分を裏面から選択的に除去
する工程とを備えて成ることを特徴とするステンシルマ
スク形成方法。1. A step of depositing an inorganic film on a surface of a semiconductor silicon substrate, a resist pattern is formed on the inorganic film by using a lithography technique, and the inorganic film is etched by using the resist pattern as a mask to form a pattern. Transferring, exposing the semiconductor silicon substrate,
And a step of selectively depositing metallic tungsten on the semiconductor silicon substrate, and a step of selectively removing the silicon portion of the semiconductor silicon substrate from the back surface after removing the inorganic film. Method for forming stencil mask.
積する工程と、前記無機膜上にリソグラフィー技術を用
いてレジストパターンを形成し、前記レジストパターン
をマスクとして、前記無機膜および前記半導体シリコン
基板をエッチングしパターンを転写する工程と、前記半
導体シリコン基板上に選択的に金属タングステンを堆積
する工程と、前記無機膜を除去した後、前記半導体シリ
コン基板のシリコン部分を裏面から選択的に除去する工
程とを備えて成ることを特徴とするステンシルマスク形
成方法。2. A step of depositing an inorganic film on a surface of a semiconductor silicon substrate, a resist pattern is formed on the inorganic film by using a lithography technique, and the inorganic film and the semiconductor silicon substrate are masked with the resist pattern. A step of etching and transferring a pattern, a step of selectively depositing metal tungsten on the semiconductor silicon substrate, and a step of selectively removing the silicon portion of the semiconductor silicon substrate from the back surface after removing the inorganic film. A method for forming a stencil mask, comprising:
が、シリコン酸化膜であることを特徴とする請求項1又
は2に記載のステンシルマスク形成方法。3. The stencil mask forming method according to claim 1, wherein the inorganic film deposited on the semiconductor silicon substrate is a silicon oxide film.
属タングステンが、3μm厚以上であることを特徴とす
る請求項1又は2に記載のステンシルマスク形成方法。4. The stencil mask forming method according to claim 1, wherein the metal tungsten deposited on the semiconductor silicon substrate has a thickness of 3 μm or more.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1519891A JP2932707B2 (en) | 1991-02-06 | 1991-02-06 | Stencil mask forming method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1519891A JP2932707B2 (en) | 1991-02-06 | 1991-02-06 | Stencil mask forming method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0697025A true JPH0697025A (en) | 1994-04-08 |
JP2932707B2 JP2932707B2 (en) | 1999-08-09 |
Family
ID=11882170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1519891A Expired - Fee Related JP2932707B2 (en) | 1991-02-06 | 1991-02-06 | Stencil mask forming method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2932707B2 (en) |
-
1991
- 1991-02-06 JP JP1519891A patent/JP2932707B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2932707B2 (en) | 1999-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0038808B1 (en) | Ion beam lithography process and apparatus using step-and repeat exposure | |
JPH03174716A (en) | Apparatus and system for electron beam lithography | |
US5401932A (en) | Method of producing a stencil mask | |
US6806941B2 (en) | Pattern forming method and pattern forming apparatus | |
Owen | Electron lithography for the fabrication of microelectronic devices | |
JP3060693B2 (en) | Stencil mask forming method | |
JP2979631B2 (en) | Stencil mask forming method | |
US5593761A (en) | Electron beam shaping mask for an electron beam system with pattern writing capability | |
JPH0697025A (en) | Formation of stencil mask | |
JPH03129349A (en) | Production of photomask | |
JP2000315641A (en) | Mask for exposing electron beam, its manufacture and manufacture of semiconductor | |
JP2970174B2 (en) | Stencil mask processing method | |
JP2903882B2 (en) | Stencil mask forming method | |
JP2000340492A (en) | Mask for electron beam exposure and manufacture of semiconductor device using the same | |
KR20050031389A (en) | Stencil mask and method of manufacturing the same, exposure apparatus and exposure method, and method of manufacturing an electronic apparatus | |
JPS59132132A (en) | Forming method of fine pattern | |
Heynick et al. | Projection electron lithography using aperture lenses | |
JP2001023880A (en) | Method for formation of pattern, electron beam lithography system using the same, and optical parts manufactured thereby | |
JPS6081750A (en) | Aperture diaphragm and its manufacturing method | |
JPS6081751A (en) | Aperture diaphragm and its manufacturing method | |
Potosky et al. | An electron‐beam/optical‐hybrid lithography approach to submicrometer electronic devices | |
JPH04240719A (en) | Stencil mask formation | |
Sen et al. | Low distortion, large area ion beam proximity printing for GaAs field effect transistors and monolithic microwave integrated circuits | |
CN118164427A (en) | Preparation method of template with micron-sized oxide insulating layer hole array | |
JP2003289039A (en) | Pattern forming method and pattern forming device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |