JP2903882B2 - Stencil mask forming method - Google Patents

Stencil mask forming method

Info

Publication number
JP2903882B2
JP2903882B2 JP19042792A JP19042792A JP2903882B2 JP 2903882 B2 JP2903882 B2 JP 2903882B2 JP 19042792 A JP19042792 A JP 19042792A JP 19042792 A JP19042792 A JP 19042792A JP 2903882 B2 JP2903882 B2 JP 2903882B2
Authority
JP
Japan
Prior art keywords
substrate
discharge machining
electric discharge
pattern
stencil mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19042792A
Other languages
Japanese (ja)
Other versions
JPH0637000A (en
Inventor
和彦 橋本
政孝 遠藤
勝 笹子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP19042792A priority Critical patent/JP2903882B2/en
Priority to US08/013,100 priority patent/US5401932A/en
Publication of JPH0637000A publication Critical patent/JPH0637000A/en
Application granted granted Critical
Publication of JP2903882B2 publication Critical patent/JP2903882B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体デバイスの微細
加工のための荷電粒子ビーム、電子ビームリソグラフィ
ー技術に関するものであり、特に、ステンシルマスクを
用いた縮小一括転写型電子ビームリソグラフィーにおけ
る、ステンシルマスク形成方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a charged particle beam and electron beam lithography technology for fine processing of a semiconductor device, and more particularly to a stencil mask in a reduced batch transfer type electron beam lithography using a stencil mask. It relates to a forming method.

【0002】[0002]

【従来の技術】電子ビームリソグラフィー技術は、レチ
クルを用いる必要がなく、かつ微細パターン形成が可能
であることから、LSIの先行開発のツールとして用い
られている。従来、広く用いられている電子ビーム描画
方法は、電界放射型または熱電子型電子銃を用いたガウ
シアンビーム(ポイントビーム)や可変整形ビームによ
って、パターンを1つ1つ順次描画していく方法であ
り、いわゆる一筆書き法と呼ばれている。すなわち、電
子銃から発生した電子ビームを集束レンズによりレジス
ト面上で細いビームスポットに集束し、さらに偏向系に
よってビームスポットを位置制御することによって、レ
ジスト上に任意の図形を描画することができる方法であ
る。この方法では、偏向フィールド内部の歪と収差が電
気的に補正でき、制御技術次第で精度を高めることがで
きるというメリットがあり、多くの開発がなされ実用に
も供されている。例えば、H.J.King他 Jou
rnal Vacuum Science and T
echnology B3 p.106 (1985)
に示されているように、電子ビーム直接描画技術を用い
て0.5μm以下の微細パターンを、図形データを用い
て任意に形成することができる。しかし、一方で、この
方法では、電子ビームのスポット径が0.1〜2μm程
度であるために、描画パターンの大きさが小さくなると
ともに、描画すべきスポット数が膨大となり、そのた
め、処理された図形データも非常に膨大なデータ量とな
る。また、偏向系の動作周波数の限界からスポット移動
速度に限界があり、描画に要する時間が非常に長くな
り、スループットが低下するという欠点がある。
2. Description of the Related Art Electron beam lithography has been used as a tool for advanced development of LSIs because it does not require the use of a reticle and can form a fine pattern. 2. Description of the Related Art Conventionally, an electron beam writing method widely used is a method in which patterns are sequentially drawn one by one by a Gaussian beam (point beam) or a variable shaped beam using a field emission or thermionic electron gun. Yes, so-called single stroke method. That is, an electron beam generated from an electron gun can be focused on a resist surface by a focusing lens into a narrow beam spot, and the position of the beam spot can be controlled by a deflection system to draw an arbitrary figure on the resist. It is. This method has the merit that distortion and aberration inside the deflection field can be electrically corrected and the accuracy can be increased depending on the control technique, and many methods have been developed and put to practical use. For example, H. J. King and others Jou
rnal Vacuum Science and T
technology B3 p. 106 (1985)
As shown in (1), a fine pattern of 0.5 μm or less can be arbitrarily formed by using the graphic data by using the electron beam direct writing technique. However, on the other hand, in this method, since the spot diameter of the electron beam is about 0.1 to 2 μm, the size of the drawing pattern is reduced, and the number of spots to be drawn becomes enormous. Graphic data also has a very large data amount. There is also a drawback that the spot movement speed is limited due to the limitation of the operating frequency of the deflection system, and the time required for drawing becomes extremely long, and the throughput is reduced.

【0003】そこで、最近、これらの欠点を解決するた
めに、LSIチップのパターンを全て、一筆書きのよう
に描画するのではなく、部分的な繰り返しパターンをマ
スクを用いて一括転写を行う縮小転写方法が考え出され
た。すなわち、LSIパターンの繰り返し領域を小領域
の部分パターンに分解し、このパターンをステンシルマ
スクに形成し、このマスクを用いて順次パターンを転写
していく方法である。しかし、この方法は、スループッ
トが非常に早くなることが予想されるが、用いるステン
シルマスクの形成が非常に困難である。例えば、現在考
えられているステンシルマスク加工方法の一例を(図
4)に示す。
In order to solve these drawbacks, recently, a reduced transfer method in which a pattern of a partial repetition pattern is collectively transferred using a mask, instead of drawing all the patterns of an LSI chip as a single stroke, is used. A way was figured out. In other words, there is a method in which a repetitive area of the LSI pattern is decomposed into small area partial patterns, this pattern is formed on a stencil mask, and the pattern is sequentially transferred using this mask. However, this method is expected to have a very high throughput, but it is very difficult to form a stencil mask to be used. For example, an example of a stencil mask processing method currently considered is shown in FIG.

【0004】半導体シリコン基板11に加速電圧50〜
100KV、ドーズ量1×1020cm-2でボロンイオン
42の注入を行い、イオン注入層41を形成する(図4
(a))。この上にシリコンのエピタキシャル層43を
形成し、さらにこのエピ層上とシリコン基板の裏面に保
護膜44として窒化膜を堆積する(図4(b))。その
後、リソグラフィー技術とドライエッチング技術を用い
て半導体シリコン基板の裏面のシリコン窒化膜を選択的
に除去し、シリコン窒化膜をマスクにして半導体シリコ
ン基板の裏面をエチレンジアミン・ピロカテコール溶液
でボロン注入層までエッチングし、保護膜をすべて除去
する(図4(c))。次に、エピ層の上に、電子ビーム
リソグラフィー技術を用いてレジストパターン45の形
成を行う(図4(d))。このレジストパターン45を
マスクとして、エピ層およびイオン注入層のエッチング
を行い、マスクパターンを形成する(図4(e))。さ
らに、電子ビームによるチャージアップを防止するため
に、表面に金を蒸着することもある。
An acceleration voltage of 50 to 50 is applied to the semiconductor silicon substrate 11.
Boron ions 42 are implanted at 100 KV and at a dose of 1 × 10 20 cm −2 to form an ion implanted layer 41 (FIG. 4).
(A)). An epitaxial layer 43 of silicon is formed thereon, and a nitride film is deposited as a protective film 44 on the epitaxial layer and on the back surface of the silicon substrate (FIG. 4B). Then, the silicon nitride film on the backside of the semiconductor silicon substrate is selectively removed using lithography and dry etching techniques, and the backside of the semiconductor silicon substrate is etched to a boron injection layer with an ethylenediamine / pyrocatechol solution using the silicon nitride film as a mask. Etching is performed to remove all the protective film (FIG. 4C). Next, a resist pattern 45 is formed on the epi layer by using an electron beam lithography technique (FIG. 4D). Using the resist pattern 45 as a mask, the epi layer and the ion-implanted layer are etched to form a mask pattern (FIG. 4E). Further, in order to prevent charge-up due to an electron beam, gold may be deposited on the surface.

【0005】以上のような方法により、電子ビーム縮小
転写リソグラフィーにおいて用いられるステンシルマス
クを形成することができる。しかし、この方法では、エ
ピタキシャル技術や、また、高エネルギーイオン注入技
術も必要となり、技術的にも非常に複雑で、工程も長く
かかってしまう。さらに、保護膜を堆積しなければなら
ず、また、シリコンのイオン注入層とエピ層のみで電子
ビームを遮閉するマスクとなる必要があるため、マスク
膜厚が数十μm以上となり、エピタキシャルによる堆積
やエッチングも容易ではない。
[0005] By the above method, a stencil mask used in electron beam reduction transfer lithography can be formed. However, this method requires an epitaxial technique and a high-energy ion implantation technique, which is technically very complicated and requires a long process. Furthermore, since a protective film must be deposited and a mask for blocking the electron beam only by the silicon ion-implanted layer and the epi-layer needs to be formed, the mask film thickness becomes several tens μm or more, and the Deposition and etching are also not easy.

【0006】また、Y.Nakayama他 Jour
nal Vacuum Science and Te
chnology B8 p.1836 (1990)
に示されているように、シリコンのエピタキシャル層を
用いずに、裏面からのエッチングにおいて時間エッチン
グで行う場合、基板膜厚の制御が非常に困難で、さら
に、基板を均一にエッチングすることも困難である。ま
た、シリコン基板を数10μm以上垂直にエッチングす
ることも困難である。
Further, Y. Nakayama et al. Jour
nal Vacuum Science and Te
channel B8 p. 1836 (1990)
As shown in the figure, when time etching is used for etching from the back surface without using a silicon epitaxial layer, it is very difficult to control the thickness of the substrate, and it is also difficult to uniformly etch the substrate. It is. It is also difficult to vertically etch the silicon substrate by several tens of μm or more.

【0007】[0007]

【発明が解決しようとする課題】上記のように、電子ビ
ーム縮小転写リソグラフィーに使用されるステンシルマ
スクにおいて、シリコン材料のみを用いると、膜厚が数
十μm以上必要となる。(図3)に、電子ビームの加速
電圧に対するシリコン中での電子の飛程距離を示す。通
常、電子ビームリソグラフィーで用いられる加速電圧は
20〜50keVであるので、シリコン材料をマスクと
した場合、20μm程度の膜厚を必要とする。数十μm
以上の膜厚のシリコンを垂直にエッチングするのは非常
に困難であり、またイオン注入、エピタキシャル、リソ
グラフィー、エッチング技術等の多くの工程が必要とな
り、半導体シリコンプロセスを用いたステンシルマスク
作成は、その工程が煩雑になるという欠点がある。 そ
こで、シリコンマスクの表面に金属を堆積させて、多層
膜にすることによって、シリコン膜厚を薄くすることが
考えられる。(図3)には、シリコンと同様に、タング
ステンや金の場合の電子の飛程も示してある。金はエッ
チングすることができないので、マスク表面に堆積する
ことしかできず、また、半導体シリコンプロセスにおい
ては不純物として非常に扱いにくいものである。さら
に、電子ビームがマスクに照射されることによって、熱
を発生し、マスクが変形していくが、この時の熱膨張率
は、シリコンが2.5×10-6/degに対して、金は1
4.2×10-6/degであり、また熱伝導率はシリコンが
1.7cm.deg、金は3.1cm.degであり、シリコンマス
クの表面に金を堆積することによって、マスクがひずん
でしまうことが考えられる。また、多層膜にすることに
よって、工程的にも複雑になる。すなわち、ステンシル
マスクとしては、膜厚ができるだけ薄く、機械的強度が
あり、温度変化による寸法安定性、熱安定性が良く、か
つ、簡単なプロセスで形成できるものが望まれる。
As described above, in a stencil mask used for electron beam reduction transfer lithography, if only a silicon material is used, a film thickness of several tens μm or more is required. FIG. 3 shows the range of electrons in silicon with respect to the acceleration voltage of the electron beam. Normally, the acceleration voltage used in electron beam lithography is 20 to 50 keV, so that when a silicon material is used as a mask, a film thickness of about 20 μm is required. Tens of μm
It is very difficult to vertically etch silicon having the above film thickness, and many steps such as ion implantation, epitaxial, lithography, and etching techniques are required. There is a disadvantage that the process becomes complicated. Therefore, it is conceivable to reduce the silicon film thickness by depositing a metal on the surface of the silicon mask to form a multilayer film. FIG. 3 also shows the range of electrons in the case of tungsten or gold as in the case of silicon. Since gold cannot be etched, it can only be deposited on the mask surface and is very difficult to handle as an impurity in semiconductor silicon processes. Further, when the mask is irradiated with an electron beam, heat is generated and the mask is deformed. At this time, the coefficient of thermal expansion is 2.5 × 10 −6 / deg. Is 1
4.2 a × 10 -6 / deg, and the thermal conductivity silicon 1.7Cm.Deg, gold is 3.1Cm.Deg, by depositing gold on the surface of the silicon mask, the mask is distorted It can be considered. In addition, the use of a multilayer film complicates the process. That is, it is desired that the stencil mask be as thin as possible, have mechanical strength, good dimensional stability and thermal stability due to temperature changes, and be formed by a simple process.

【0008】本発明者らは、これらの課題を解決するた
めに、荷電粒子ビーム、電子ビーム縮小一括転写リソグ
ラフィー用ステンシルマスク形成方法を完成した。
In order to solve these problems, the present inventors have completed a method of forming a stencil mask for reduced batch transfer lithography of a charged particle beam and an electron beam.

【0009】[0009]

【課題を解決するための手段】本発明のステンシルマス
ク形成方法は、半導体シリコン等の基板の裏面から、例
えば、5〜50μm径の太い電極棒を用いた放電加工技
術を用いてエッチングを行い、基板を選択的に、例え
ば、10〜100μm厚に薄膜化する工程と、前記薄膜
化した基板の表面上から10μm径以下の細い電極棒を
用いた放電加工技術を用いて選択的に前記基板のエッチ
ングを行い、前記薄膜化した基板を垂直に貫通すること
によって透過孔マスクパターンを形成する工程とを備え
て成る方法を提供するものである。そして、望ましく
は、前記基板が半導体基板、または金属基板であること
を特徴とする方法を提供する。
According to the stencil mask forming method of the present invention, etching is performed from the back surface of a substrate such as semiconductor silicon by using, for example, an electric discharge machining technique using a thick electrode rod having a diameter of 5 to 50 μm. Selectively, for example, a step of thinning the substrate to a thickness of 10 to 100 μm, and selectively removing the substrate from the surface of the thinned substrate by using an electric discharge machining technique using a thin electrode rod having a diameter of 10 μm or less. Etching and vertically penetrating the thinned substrate to form a transmission hole mask pattern. Preferably, the method is characterized in that the substrate is a semiconductor substrate or a metal substrate.

【0010】さらに、また、本発明は、半導体シリコン
等の基板の表面上から、例えば、10μm径以下の細い
電極棒を用いた放電加工技術を用いて、選択的に前記基
板のエッチングを行い、深さ、例えば、10〜100μ
mの垂直な断面形状を持つパターンを形成する工程と、
前記基板の裏面から、5〜50μm径の太い電極棒を用
いた放電加工技術を用いてエッチングを行い、基板を選
択的に薄膜化し、前記基板に形成したパターンを貫通さ
せることによって、透過孔マスクパターンを形成する工
程とを備えて成る方法を提供するものである。そして、
望ましくは、前記基板が半導体基板、または金属基板で
あることを特徴とする方法を提供する。
Further, the present invention provides a method for selectively etching a substrate such as a semiconductor silicon or the like from the surface of the substrate by using an electric discharge machining technique using a thin electrode rod having a diameter of 10 μm or less, for example. Depth, for example, 10-100μ
forming a pattern having a vertical cross-sectional shape of m.
From the back surface of the substrate, etching is performed by using an electric discharge machining technique using a thick electrode rod having a diameter of 5 to 50 μm, the substrate is selectively thinned, and a pattern formed on the substrate is penetrated to form a transmission hole mask. Forming a pattern. And
Preferably, there is provided a method, wherein the substrate is a semiconductor substrate or a metal substrate.

【0011】すなわち、本発明はリソグラフィー技術を
用いずに放電加工技術のみを用いて、シリコンや金属等
の基板を加工することによって、容易に基板に垂直な断
面形状を持った透過孔マスクパタ−ンを形成することが
できるものである。放電加工によってシリコンを加工す
る場合、アスペクト比20程度のものまで可能であり、
また、パターン寸法としても3μm以下のものまで形成
することができる。例えば、1/50の縮小露光の場
合、0.1μmのレジストパターンを形成するために
は、マスクとして5μmのパターンを作成しておけばよ
く、また、電子ビームを遮閉するための膜厚として、2
0μm程度の厚さであれば十分である。さらに、半導体
シリコン基板の裏面エッチングにおいて、ウエットエッ
チングのかわりに、放電加工技術を用いて行うため、制
御性良く膜厚をコントロールすることができる。このよ
うにすることによって、単体のシリコン基板を用いるこ
とができ、熱的にもひずまないステンシルマスクを形成
することができる。さらに、放電加工技術はタングステ
ンやステンレス鋼のような金属にも適用することがで
き、これらを用いてもステンシルマスクを容易に形成す
ることができる。
That is, the present invention processes a substrate made of silicon, metal or the like by using only an electric discharge machining technique without using a lithography technique, thereby easily forming a transmission hole mask pattern having a cross section perpendicular to the substrate. Can be formed. When processing silicon by electric discharge machining, it is possible to have an aspect ratio of about 20.
Further, it is possible to form a pattern having a pattern dimension of 3 μm or less. For example, in the case of 1/50 reduction exposure, to form a 0.1 μm resist pattern, a 5 μm pattern may be created as a mask, and a film thickness for blocking an electron beam may be used. , 2
A thickness of about 0 μm is sufficient. Further, since the back surface etching of the semiconductor silicon substrate is performed by using the electric discharge machining technique instead of the wet etching, the film thickness can be controlled with good controllability. By doing so, a single silicon substrate can be used, and a stencil mask that is not thermally distorted can be formed. Further, the electric discharge machining technique can be applied to metals such as tungsten and stainless steel, and a stencil mask can be easily formed by using these.

【0012】[0012]

【作用】本発明は、前記したステンシルマスク形成プロ
セスにより、容易に膜厚の薄い、熱によるひずみのおこ
らない、正確な電子ビーム縮小一括転写リソグラフィー
用ステンシルマスクを形成することができる。特に、放
電加工技術のみを用いて形成するので、非常に簡便にマ
スクパターンを形成することができ、シリコン材料およ
び、金属材料の単体を使用することによって、熱ひずみ
の発生もなく、また、金を蒸着する必要もなく、容易に
ステンシルマスクを作成することができる。また、この
放電加工技術を用いることによって、容易に垂直な断面
形状をしたパターンを形成することができる。すなわ
ち、放電加工技術を用いることによって、機械的強度に
すぐれ、かつ、温度変化による寸法安定性、熱安定性の
良い正確なステンシルマスクを容易に形成することがで
きる。さらに、基板の裏面エッチングにおいて、裏面か
ら放電加工技術を行うことによって、基板の必要な膜厚
を制御性良くコントロールすることができ、容易に薄膜
基板を得ることができる。従って、本発明を用いること
によって、正確で熱安定性のすぐれた、薄いステンシル
マスク形成に有効に作用する。
According to the present invention, an accurate stencil mask for electron beam reduced batch transfer lithography can be easily formed by the above-mentioned stencil mask forming process without causing a thin film and distortion due to heat. In particular, since the mask pattern is formed using only the electric discharge machining technique, the mask pattern can be formed very easily. A stencil mask can be easily formed without the necessity of vapor deposition. Also, by using this electric discharge machining technique, a pattern having a vertical cross-sectional shape can be easily formed. That is, by using the electric discharge machining technique, it is possible to easily form an accurate stencil mask having excellent mechanical strength, good dimensional stability due to temperature change, and good thermal stability. Further, in the etching of the back surface of the substrate, by performing the electric discharge machining technique from the back surface, the required film thickness of the substrate can be controlled with good controllability, and a thin film substrate can be easily obtained. Therefore, by using the present invention, it is possible to effectively form a thin stencil mask having accurate and excellent thermal stability.

【0013】[0013]

【実施例】まず、本発明の概要を述べる。本発明は、シ
リコン材料、または、金属材料単体に、放電加工技術を
用いることによって、単体で熱ひずみのない、薄い実用
性の高いステンシルマスクを容易に形成することができ
るものである。放電加工によってシリコン基板に1〜1
0μmのパターンを開口するので、垂直な断面形状を持
った正確なパターンを形成することができる。また、電
子ビームを遮閉するために膜厚として望ましくは30μ
m以下、例えば20〜30μm程度のシリコン基板のみ
を残しておくだけでよい。この時、シリコン基板の裏面
エッチングによるシリコンの薄膜化においても、放電加
工技術を用いて行うので、所望のシリコン膜厚を高精度
に容易に得ることができる。また、単体で形成されてい
るので、電子ビームによる熱の影響でひずむということ
もない。さらに、放電加工技術を用いるので、半導体シ
リコン材料以外にも、タングステンやステンレス鋼等の
金属材料にも使用することができるので、容易に正確に
電子ビーム縮小一括転写リソグラフィー用ステンシルマ
スクとしてパターンを形成することができる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS First, the outline of the present invention will be described. The present invention can easily form a thin, highly practical stencil mask having no thermal strain by using an electric discharge machining technique for a silicon material or a metal material alone. 1-1 on silicon substrate by electric discharge machining
Since the 0 μm pattern is opened, an accurate pattern having a vertical cross-sectional shape can be formed. Further, in order to block the electron beam, the film thickness is desirably 30 μm.
m, for example, only a silicon substrate of about 20 to 30 μm is left. At this time, since the thinning of silicon by etching the back surface of the silicon substrate is also performed by using the electric discharge machining technique, a desired silicon film thickness can be easily obtained with high accuracy. In addition, since they are formed as a single unit, they are not distorted by the influence of heat due to the electron beam. In addition, since EDM technology is used, in addition to semiconductor silicon materials, it can be used for metal materials such as tungsten and stainless steel, so patterns can be easily and accurately formed as stencil masks for electron beam reduction batch transfer lithography. can do.

【0014】以下本発明の一実施例のステンシルマスク
形成方法について、図面を参照しながら説明する。
Hereinafter, a method of forming a stencil mask according to an embodiment of the present invention will be described with reference to the drawings.

【0015】(図1)は本発明の実施例におけるステン
シルマスク形成方法の工程断面図を示すものである。基
板として300μm厚程度のステンレス鋼11を用い、
この基板の裏面から10μm程度の径を持った放電加工
用電極12を用いて、放電加工技術によって選択的に破
線50の部分までエッチングを行った(図1(a))。
この放電加工技術によって裏面エッチングを行い、ステ
ンレス鋼を10μm程度の薄膜にした。この薄膜基板の
表面から3μm程度の径を持った放電加工用電極13を
用いて、放電加工技術によって選択的にエッチングを行
い、パターン形成を行った(図1(b))。さらに、こ
の放電加工用電極でエッチングを進め、ステンレス鋼基
板を貫通させ、垂直な断面形状を持った貫通部100を
形成することによって、ステンレス鋼基板単体11をそ
のままマスク材料に用いた、機械的強度のすぐれた、熱
安定性の高い、熱によるひずみのないステンシルマスク
を形成することができた(図1(c))。
FIG. 1 is a process sectional view of a stencil mask forming method according to an embodiment of the present invention. Using stainless steel 11 having a thickness of about 300 μm as a substrate,
Using the electric discharge machining electrode 12 having a diameter of about 10 μm from the back surface of the substrate, etching was selectively performed up to a portion indicated by a broken line 50 by an electric discharge machining technique (FIG. 1A).
The back surface etching was performed by this electric discharge machining technique to make the stainless steel into a thin film of about 10 μm. Using the electric discharge machining electrode 13 having a diameter of about 3 μm from the surface of the thin film substrate, etching was selectively performed by electric discharge machining technology to form a pattern (FIG. 1B). Further, the etching is advanced with the electrode for electric discharge machining, the stainless steel substrate is penetrated, and a penetrating portion 100 having a vertical cross-sectional shape is formed. It was possible to form a stencil mask having excellent strength, high thermal stability and no distortion due to heat (FIG. 1C).

【0016】以上のように、本実施例によれば、放電加
工技術をステンレス鋼基板単体に用いることによって、
ステンシルマスク加工工程を大幅に簡略化することがで
き、電子ビームの加速電圧が50keVの場合でも、熱
安定性の優れた、熱によるひずみのない、実用的な電子
ビーム縮小一括転写リソグラフィー用ステンシルマスク
を形成することができる。さらに、ここではステンレス
鋼基板の裏面から放電加工技術を用いて裏面エッチング
を行うことによって、制御性良く膜厚をコントロールす
ることができる。また、放電加工技術を用いるので、ス
テンレス鋼基板以外に、タングステンや鉄のような金属
単体や半導体シリコン基板等を用いてステンシルマスク
を形成することができる。
As described above, according to the present embodiment, by using the electric discharge machining technique on a single stainless steel substrate,
The stencil mask processing process can be greatly simplified, and even when the electron beam acceleration voltage is 50 keV, a practical stencil mask for electron beam reduction batch transfer lithography with excellent thermal stability and without heat distortion. Can be formed. Further, here, by performing back surface etching from the back surface of the stainless steel substrate using the electric discharge machining technique, the film thickness can be controlled with good controllability. Further, since the electric discharge machining technique is used, a stencil mask can be formed using a simple metal such as tungsten or iron, a semiconductor silicon substrate, or the like, in addition to the stainless steel substrate.

【0017】以下本発明の第二の実施例について、図面
を参照しながら説明する。(図2)は本発明の第二の実
施例におけるステンシルマスク形成方法の工程断面図を
示すものである。半導体シリコン基板21の表面から、
放電加工技術を用いて、4μm径の放電加工用電極22
でシリコン基板のエッチングを行い、パターン51の形
成を行った(図2(a))。さらに、この放電加工用電
極で20〜30μm程度の深さのエッチングを行った。
この後、半導体シリコン基板の裏面から10μm程度の
径を持った放電加工用電極23を用いて、放電加工技術
によって選択的に破線52の部分までエッチングを行っ
た(図2(b))。この放電加工技術を用いて半導体シ
リコン基板を裏面からエッチングして、シリコン基板に
形成したパターンを貫通させ、貫通部100を形成する
ことによって、シリコン基板単体21をそのままマスク
材料に用いた、機械的強度のすぐれた、熱安定性の高
い、熱によるひずみのないステンシルマスクを形成する
ことができた(図2(c))。
Hereinafter, a second embodiment of the present invention will be described with reference to the drawings. (FIG. 2) is a process sectional view of a stencil mask forming method according to a second embodiment of the present invention. From the surface of the semiconductor silicon substrate 21,
Using an electric discharge machining technique, an electric discharge machining electrode 22 having a diameter of 4 μm.
Then, the silicon substrate was etched to form a pattern 51 (FIG. 2A). Further, etching was performed to a depth of about 20 to 30 μm with this electrode for electric discharge machining.
Thereafter, using a discharge machining electrode 23 having a diameter of about 10 μm from the back surface of the semiconductor silicon substrate, etching was selectively performed to a portion indicated by a broken line 52 by a discharge machining technique (FIG. 2B). Using this electric discharge machining technique, the semiconductor silicon substrate is etched from the back surface to penetrate the pattern formed on the silicon substrate, and the penetrating portion 100 is formed. A stencil mask having excellent strength, high thermal stability and free from distortion due to heat was formed (FIG. 2C).

【0018】以上のように、本実施例によれば、放電加
工技術を半導体シリコン基板単体に用いることによっ
て、ステンシルマスク加工工程を大幅に簡略化すること
ができ、電子ビームの加速電圧が50keVの場合で
も、熱安定性の優れた、熱によるひずみのない、実用的
な電子ビーム縮小一括転写リソグラフィー用ステンシル
マスクを形成することができる。さらに、半導体シリコ
ン基板の裏面から放電加工技術を用いて、エッチングを
行うことによって、制御性良く膜厚をコントロールする
ことができる。また、放電加工技術を用いるので、シリ
コン基板以外に、タングステンやステンレス鋼のような
金属単体を用いてステンシルマスクを形成することがで
きる。
As described above, according to the present embodiment, the stencil mask processing step can be greatly simplified by using the electric discharge machining technique for the semiconductor silicon substrate alone, and the acceleration voltage of the electron beam is 50 keV. Even in this case, it is possible to form a practical stencil mask for electron beam reduction batch transfer lithography having excellent thermal stability and no distortion due to heat. Further, by performing etching from the back surface of the semiconductor silicon substrate by using the electric discharge machining technique, the film thickness can be controlled with good controllability. Further, since the electric discharge machining technique is used, a stencil mask can be formed using a simple metal such as tungsten or stainless steel in addition to the silicon substrate.

【0019】[0019]

【発明の効果】以上説明したように、本発明によれば、
半導体シリコン等の基板表面から放電加工技術を用い
て、マスクパターンを形成することによって、容易に電
子ビーム縮小一括転写リソグラフィー用ステンシルマス
クを作製することができる。特に、放電加工技術を用い
てマスクパターンを形成するので、垂直な断面形状を持
った正確なステンシルマスクを容易に形成することがで
きる。また、半導体シリコン基板単体をそのまま用いる
ことによって、機械的強度にすぐれた、熱安定性の高
い、熱によるひずみのない、正確で薄い、実用性の高い
ステンシルマスクを容易に形成することができる。さら
に、裏面エッチングにおいても放電加工技術を用いて、
薄膜基板を形成するので、容易に制御性良くマスク膜厚
をコントロールすることができる。また、放電加工技術
を用いているので、シリコン基板以外にもタングステン
やステンレス鋼のような金属単体を用いても、容易にマ
スクパターンを形成することができ、電子ビーム縮小一
括転写リソグラフィー用ステンシルマスクとして有効に
作用し、超高密度集積回路の製造に大きく寄与すること
ができる。
As described above, according to the present invention,
A stencil mask for electron beam reduction batch transfer lithography can be easily manufactured by forming a mask pattern from the surface of a substrate such as semiconductor silicon using an electric discharge machining technique. In particular, since the mask pattern is formed by using the electric discharge machining technique, an accurate stencil mask having a vertical sectional shape can be easily formed. Further, by using the semiconductor silicon substrate alone, an accurate, thin, highly practical stencil mask having excellent mechanical strength, high thermal stability, free from thermal distortion, can be easily formed. In addition, using the EDM technology in the backside etching,
Since the thin film substrate is formed, the mask film thickness can be easily controlled with good controllability. In addition, since EDM technology is used, a mask pattern can be easily formed even when using a simple metal such as tungsten or stainless steel in addition to a silicon substrate, and a stencil mask for electron beam reduced batch transfer lithography. And effectively contribute to the manufacture of ultra-high density integrated circuits.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例におけるステンシルマス
ク形成方法の工程断面図
FIG. 1 is a process sectional view of a stencil mask forming method according to a first embodiment of the present invention;

【図2】本発明の第2の実施例におけるステンシルマス
ク形成方法の工程断面図
FIG. 2 is a process sectional view of a stencil mask forming method according to a second embodiment of the present invention.

【図3】電子ビームの加速電圧に対する電子の飛程を表
す図
FIG. 3 is a diagram showing an electron range with respect to an acceleration voltage of an electron beam.

【図4】従来のステンシルマスク形成方法の工程断面図FIG. 4 is a process sectional view of a conventional stencil mask forming method.

【符号の説明】[Explanation of symbols]

11 ステンレス鋼 12 放電加工用電極 21 半導体シリコン基板 100 貫通部 DESCRIPTION OF SYMBOLS 11 Stainless steel 12 Electrode for electrical discharge machining 21 Semiconductor silicon substrate 100 Penetration part

フロントページの続き (56)参考文献 特開 平4−196209(JP,A) 特開 平5−217876(JP,A) 特開 平4−370918(JP,A) 特開 平4−240719(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/027 Continuation of front page (56) References JP-A-4-196209 (JP, A) JP-A-5-217876 (JP, A) JP-A-4-370918 (JP, A) JP-A-4-240719 (JP) , A) (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/027

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板の裏面から、太い電極棒を用いた放電
加工技術を用いてエッチングを行い、基板を選択的に薄
膜化する工程と、前記薄膜化した基板の表面上から細い
電極棒を用いた放電加工技術を用いて選択的に前記基板
のエッチングを行い、前記薄膜化した基板を貫通するこ
とによって透過孔パターンを形成する工程とを備えて成
ることを特徴とするステンシルマスク形成方法。
A step of selectively thinning the substrate by etching from the back surface of the substrate by using an electric discharge machining technique using a thick electrode rod; Selectively etching the substrate using the used electric discharge machining technique and forming a transmission hole pattern by penetrating the thinned substrate.
【請求項2】前記基板が半導体基板、または金属基板で
あり、薄膜化した時の基板の膜厚が10μm〜100μ
mであることを特徴とする請求項1記載のステンシルマ
スク形成方法。
2. The method according to claim 1, wherein the substrate is a semiconductor substrate or a metal substrate, and the thickness of the substrate when thinned is 10 μm to 100 μm.
2. The method according to claim 1, wherein m is m.
【請求項3】基板の表面上から、細い電極棒を用いた放
電加工技術を用いて選択的に前記基板のエッチングを行
い、パターンを形成する工程と、前記基板の裏面から、
太い電極棒を用いた放電加工技術を用いてエッチングを
行い、基板を選択的に薄膜化し、前記基板に形成したパ
ターンを貫通させることによって、透過孔マスクパター
ンを形成する工程とを備えて成ることを特徴とするステ
ンシルマスク形成方法。
3. A step of selectively etching the substrate from the surface of the substrate by using an electric discharge machining technique using thin electrode rods to form a pattern;
Forming a through-hole mask pattern by etching using an electric discharge machining technique using a thick electrode rod, selectively thinning the substrate, and penetrating the pattern formed on the substrate. A stencil mask forming method.
【請求項4】前記基板が半導体基板、または金属基板で
あり、薄膜化した時の基板の膜厚が10μm〜100μ
mであることを特徴とする請求項3記載のステンシルマ
スク形成方法。
4. The method according to claim 1, wherein the substrate is a semiconductor substrate or a metal substrate, and the substrate has a thickness of 10 μm to 100 μm when thinned.
4. The method according to claim 3, wherein m is m.
JP19042792A 1992-02-07 1992-07-17 Stencil mask forming method Expired - Fee Related JP2903882B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP19042792A JP2903882B2 (en) 1992-07-17 1992-07-17 Stencil mask forming method
US08/013,100 US5401932A (en) 1992-02-07 1993-02-03 Method of producing a stencil mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19042792A JP2903882B2 (en) 1992-07-17 1992-07-17 Stencil mask forming method

Publications (2)

Publication Number Publication Date
JPH0637000A JPH0637000A (en) 1994-02-10
JP2903882B2 true JP2903882B2 (en) 1999-06-14

Family

ID=16257952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19042792A Expired - Fee Related JP2903882B2 (en) 1992-02-07 1992-07-17 Stencil mask forming method

Country Status (1)

Country Link
JP (1) JP2903882B2 (en)

Also Published As

Publication number Publication date
JPH0637000A (en) 1994-02-10

Similar Documents

Publication Publication Date Title
Broers et al. Electron‐beam fabrication of 80‐Å metal structures
Nakayama et al. Electron‐beam cell projection lithography: A new high‐throughput electron‐beam direct‐writing technology using a specially tailored Si aperture
US4417946A (en) Method of making mask for structuring surface areas
US4377437A (en) Device lithography by selective ion implantation
JPH0328017B2 (en)
WO1989011553A1 (en) Selective area nucleation and growth method for metal chemical vapor deposition using focused ion beams
US5401932A (en) Method of producing a stencil mask
JP2944559B2 (en) Method for manufacturing through-hole for beam current measurement
Tarui VLSI technology: fundamentals and applications
JP3060693B2 (en) Stencil mask forming method
US6972417B2 (en) Apparatus and methods for patterning a reticle blank by electron-beam inscription with reduced exposure of the reticle blank by backscattered electrons
JP2903882B2 (en) Stencil mask forming method
JP3036506B2 (en) Method of manufacturing batch aperture for electron beam exposure apparatus
JP2979631B2 (en) Stencil mask forming method
US5593761A (en) Electron beam shaping mask for an electron beam system with pattern writing capability
JP2970174B2 (en) Stencil mask processing method
JP2932707B2 (en) Stencil mask forming method
US3790411A (en) Method for doping semiconductor bodies by neutral particle implantation
JP2002141266A (en) Method of forming submicron through-hole wirth vertical edge, and thin-film sample with through-hole
Kubena Resolution limits of focused-ion-beam resist patterning
JP2690574B2 (en) Device making method
Gamo et al. Ion beam lithography
JPH0510821B2 (en)
KR100238237B1 (en) Mask for electron beam cell projection lithography and method for fabricating thereof
JP3076837B2 (en) Fine processing method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees