JP2690574B2 - Device making method - Google Patents

Device making method

Info

Publication number
JP2690574B2
JP2690574B2 JP26758089A JP26758089A JP2690574B2 JP 2690574 B2 JP2690574 B2 JP 2690574B2 JP 26758089 A JP26758089 A JP 26758089A JP 26758089 A JP26758089 A JP 26758089A JP 2690574 B2 JP2690574 B2 JP 2690574B2
Authority
JP
Japan
Prior art keywords
mark
etching
ion beam
ion implantation
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26758089A
Other languages
Japanese (ja)
Other versions
JPH03127839A (en
Inventor
昌彦 奥貫
健夫 塚本
信男 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP26758089A priority Critical patent/JP2690574B2/en
Publication of JPH03127839A publication Critical patent/JPH03127839A/en
Application granted granted Critical
Publication of JP2690574B2 publication Critical patent/JP2690574B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、素子作成法に係り、特に集束イオンビーム
(FIB:Focused Ion Beam)を用いた、電子デバイス、光
デバイス等の素子作成法に関する。
Description: TECHNICAL FIELD The present invention relates to a method for manufacturing an element, and more particularly to a method for manufacturing an element such as an electronic device or an optical device using a focused ion beam (FIB: Focused Ion Beam). .

[従来の技術] 素子としてMESFETを例にとり、第4図に基づき従来の
技術を説明する。
[Prior Art] Taking a MESFET as an example of an element, a conventional art will be described with reference to FIG.

GaAs基板1に、プラズマエッチング装置あるいはスパ
ッタエッチング装置を用いて位置合わせ用マーク(以下
マークという)2aを形成する。その際、従来のイオン注
入装置は、ウェハ全面にイオンが照射される非集束イオ
ンビームが使われており、マーク2aとなるべき部分のみ
を選択的にエッチングすることはできないため、有機レ
ジストや無機レジスト、SiO2、Si3N4、メタル等による
マスクを用いて、エッチングを行っている。マーク2aを
形成後、基板1上にSi3N4膜5、レジスト8aを堆積す
る。レジスト8aには2bまたは2aをマークとしてマスク等
を用いてイオン注入のための開口9をリソグラフィーで
パターニングし、開口9を介してSiイオンの注入を行い
n領域10を形成する(第4図(a))。イオンの注入
は、加速電圧100KeV、ドーズ量2.5×1012/cm2とする。
An alignment mark (hereinafter referred to as a mark) 2a is formed on the GaAs substrate 1 by using a plasma etching apparatus or a sputter etching apparatus. At that time, the conventional ion implantation apparatus uses an unfocused ion beam that irradiates the entire surface of the wafer with ions, and it is not possible to selectively etch only the portion that should be the mark 2a. Etching is performed using a mask made of resist, SiO 2 , Si 3 N 4 , metal or the like. After forming the mark 2a, the Si 3 N 4 film 5 and the resist 8a are deposited on the substrate 1. An opening 9 for ion implantation is patterned by lithography in the resist 8a using 2b or 2a as a mark and a mask or the like, and Si ions are implanted through the opening 9 to form an n region 10 (see FIG. a)). Ions are implanted at an acceleration voltage of 100 KeV and a dose amount of 2.5 × 10 12 / cm 2 .

さらに、第4図(b)に示す様に、ソース、ドレイン
部11,12以外はレジスト8bによりマスクして、ソース、
ドレイン部11,12に、加速電圧300keVの深いイオン注入
を行い、不純物濃度9×1016/cm2のn+層を形成する。こ
の層は電極形成のためのオーミックコンタクト層とな
る。
Further, as shown in FIG. 4 (b), the source and drain portions 11 and 12 are masked with a resist 8b except the source and drain portions 11 and 12.
Deep ion implantation with an acceleration voltage of 300 keV is performed on the drain parts 11 and 12 to form an n + layer having an impurity concentration of 9 × 10 16 / cm 2 . This layer becomes an ohmic contact layer for electrode formation.

その後、850℃の活性化熱処理工程(第4図
(c))、オーミック電極13の形成工程(第4図
(d))、ショットキ電極14の形成(第4図(e))工
程を経て素子作成を行っていた。
After that, an element is processed through an activation heat treatment step at 850 ° C. (FIG. 4C), a step of forming an ohmic electrode 13 (FIG. 4D), and a step of forming a Schottky electrode 14 (FIG. 4E). I was working on it.

[発明が解決しようとする課題] しかし、上記従来例では、第4図(a),(b)に示
す様に、エッチング(マーク作成)、イオン注入のため
には2度のレジスト工程を経ざるを得ず、エッチング工
程とイオン注入工程とは独立した工程となっている。そ
のため工程数が複雑で、素子作成上の条件に自由度が余
りなかった。
[Problems to be Solved by the Invention] However, in the above conventional example, as shown in FIGS. 4 (a) and 4 (b), two resist steps are performed for etching (mark formation) and ion implantation. Inevitably, the etching process and the ion implantation process are independent processes. Therefore, the number of steps is complicated, and there is not much freedom in the conditions for manufacturing the device.

[課題を解決するための手段] 本発明の素子作成法は、エッチング工程およびイオン
注入工程を少なくとも有する素子作成法において、集束
イオンビームを用いることによりエッチング工程とイオ
ン注入工程とをマスクレスで同一工程の中で行うことを
特徴とする。
[Means for Solving the Problems] According to the element manufacturing method of the present invention, in the element manufacturing method having at least an etching step and an ion implantation step, the etching step and the ion implantation step are the same without using a focused ion beam. It is characterized in that it is performed in the process.

[作用] 本発明によれば、FIBを用いることでレジスト、マス
クを用いずとも選択的にイオン注入、エッチングを行う
ことができ、しかもイオン種、注入の加速電圧も可変で
きることから、同一工程の中でエッチングおよびイオン
注入を行うことが可能であり、極めて容易に素子の作成
を行うことができる。
[Operation] According to the present invention, by using FIB, ion implantation and etching can be selectively performed without using a resist and a mask, and the ion species and the acceleration voltage of implantation can be changed. It is possible to carry out etching and ion implantation in the inside, and it is possible to form the device extremely easily.

第3図は本発明で用いるFIB装置の一例であり、Au−S
i−Be液体金属イオン源301より電界放出したイオンビー
ムをコンデンサレンズ302で集束し、E×B質量分離器3
03で必要なイオンのみを分離する。その後、対物レンズ
304で再び集束し、コンピュータ制御によりイオンビー
ムを偏向して基板307に照射する。基板307は移動自在な
ステージ装置305のステージ306をステージ装置305に付
設された移動手段によってXY面内を自在に移動し所望の
位置にセットされる。308はビームの位置情報を得るた
めの検出器、309はイオンビーム電流を検出するための
ファラディーカップである。
FIG. 3 shows an example of the FIB device used in the present invention.
The ion beam field-emitted from the i-Be liquid metal ion source 301 is focused by the condenser lens 302, and the E × B mass separator 3
In 03, only the necessary ions are separated. Then the objective lens
The beam is focused again at 304, and the ion beam is deflected by computer control to irradiate the substrate 307. The substrate 307 is set at a desired position by freely moving the stage 306 of the movable stage device 305 in the XY plane by moving means attached to the stage device 305. Reference numeral 308 is a detector for obtaining beam position information, and 309 is a Faraday cup for detecting ion beam current.

この様な装置手段を用いることにより、本発明で示す
素子作成法が実現したものである。
The element manufacturing method shown in the present invention is realized by using such device means.

[実施例] 第1図はMESFET作成の例であり、同一FIBを使い加速
電圧の変化による深さ方向の制御と選択的なドーズの変
化でマークと素子の部分を同一工程で作成する例を示し
たものである。
[Embodiment] FIG. 1 is an example of making a MESFET, and an example of making the mark and the element part in the same step by controlling the depth direction by the change of the acceleration voltage and selectively changing the dose using the same FIB. It is shown.

第1図(a)において、1は半絶縁性GaAs基板であ
り、FIB装置を40keVのAuイオンビームに設定し、マスク
レスでマーク2をスパッタエッチングで作成した(第1
図(b))。
In FIG. 1 (a), 1 is a semi-insulating GaAs substrate, the FIB device was set to a 40 keV Au ion beam, and the mark 2 was created by sputter etching without a mask (first
Figure (b).

次に、イオン種を40keVのSiイオンビームにE×B質
量分離で切換え、ゲート3とソース、ドレイン部4にSi
イオンを注入した。ピーク不純物濃度は2×1017/cm3
した。この時、Auイオンビームで形成したマーク2を基
準に位置合せを行った後イオンを注入した。
Next, the ion species were switched to a 40 keV Si ion beam by E × B mass separation, and Si was used for the gate 3 and the source / drain section 4.
Ions were implanted. The peak impurity concentration was 2 × 10 17 / cm 3 . At this time, ions were implanted after aligning with the mark 2 formed by the Au ion beam as a reference.

次に、加速電圧、200keVのSiイオンビームとし、マー
ク2でSiビームを位置調整した後、ソース、ドレイン部
4に深いイオン注入を行いピーク不純物濃度9×1016/c
m3を得た。このイオン注入により、良好なオーミックコ
ンタクト特性を得ることができた。
Next, a Si ion beam with an accelerating voltage of 200 keV was used, and after adjusting the position of the Si beam with the mark 2, deep ion implantation was performed on the source and drain portions 4 to obtain a peak impurity concentration of 9 × 10 16 / c.
got m 3 . By this ion implantation, good ohmic contact characteristics could be obtained.

次に、絶縁膜(Si3N4膜)5を堆積後850℃で熱処理を
行い活性化した後、反応性イオンエッチングでソース、
ドレイン部を開口し、オーミック電極6をAuGeで形成し
(第1図(c))、次にショットキー電極7を形成した
(第1図(d))。
Next, after depositing an insulating film (Si 3 N 4 film) 5 and activating it by heat treatment at 850 ° C., a source is formed by reactive ion etching,
The drain portion was opened, the ohmic electrode 6 was formed of AuGe (FIG. 1 (c)), and then the Schottky electrode 7 was formed (FIG. 1 (d)).

ここで第1図(c),(d)の工程では、Auイオンビ
ームで形成したマーク2を使うことができ、マスクレス
イオン注入の位置を高精度で制御することができた。
Here, in the steps of FIGS. 1C and 1D, the mark 2 formed by the Au ion beam could be used, and the position of maskless ion implantation could be controlled with high precision.

[他の実施例] 第2図はショットキー電極を用いた、素子分離された
電子放出素子作成法を示している。
[Other Embodiments] FIG. 2 shows a method for producing an electron-emitting device with element isolation using a Schottky electrode.

ここでは、半絶縁性基板201の上にMBEにより400nmの
厚さで不純物濃度5×1018/cm-3のp+層202と300nmの厚
さで不純物濃度8×1016/cm-3で成長したp層203からな
る基板を用いた。
Here, a p + layer 202 having an impurity concentration of 5 × 10 18 / cm −3 with a thickness of 400 nm and an impurity concentration of 8 × 10 16 / cm −3 with a thickness of 300 nm is formed on the semi-insulating substrate 201 by MBE. A substrate made of the grown p-layer 203 was used.

第2図(b)の工程で、40keVのAuのイオンビームで
マークと素子分離を兼ねたエッチング溝204を形成し
た。引き続いて絶縁膜(Si3N4)208を形成後ショットキ
電極のガードリング206を形成するために、マーク204で
位置合せした後、160keVのSiイオンビームを注入し不純
物濃度8×1017/cm3を形成した。ここで850℃アニール
で活性化処理後、40keVのBeイオンビームに切り換えマ
ーク204で位置合せした後、中心の電子放出部205にピー
ク不純物濃度8×1017/cm3を注入した。
In the step shown in FIG. 2B, an etching groove 204 which also serves as a mark and an element isolation was formed by an ion beam of 40 keV Au. Subsequently, after forming an insulating film (Si 3 N 4 ) 208, in order to form a guard ring 206 of a Schottky electrode, after aligning with a mark 204, a Si ion beam of 160 keV was injected to obtain an impurity concentration of 8 × 10 17 / cm 2. Formed 3 . Here, after activation treatment by annealing at 850 ° C., a Be ion beam of 40 keV was aligned with the switching mark 204, and then a peak impurity concentration of 8 × 10 17 / cm 3 was implanted into the central electron emitting portion 205.

さらに、p+層202と基板とのコンタクトをとるために1
60keVのBeイオンビームを、マーク204で位置合せした
後、207部に注入し、650℃で再度アニールした。
In addition, to make contact between the p + layer 202 and the substrate 1
A 60 keV Be ion beam was aligned with the mark 204, then injected into 207 parts and annealed again at 650 ° C.

第2図(c)の工程で、p+層202との電極形成、電子
放出部表面電極の配線電極211形成の後、電子放出表面
を形成する。低仕事関数材LaB6によるショットキ電極20
9の形成を行い素子作成を完成させることができた(第
2図(d))。
In the step of FIG. 2C, the electron emission surface is formed after the electrode formation with the p + layer 202 and the wiring electrode 211 of the electron emission surface electrode. Schottky electrode 20 with low work function material LaB 6
9 was formed to complete the device fabrication (FIG. 2 (d)).

本発明において、エッチングはスパッタエッチに限ら
ず、リアクティブガスを導入しながらのものでも良い。
In the present invention, the etching is not limited to sputter etching and may be performed while introducing a reactive gas.

また、本発明により作成し得る素子は上述した素子に
限らず光デバイスや広く電子デバイスに応用できるもの
である。
Further, the element that can be produced by the present invention is not limited to the above-mentioned element, but can be applied to optical devices and a wide variety of electronic devices.

[発明の効果] 以上、説明した様にFIBを用いることにより、イオン
注入工程がマスクレスで簡便化しただけでなく、注入条
件が3次元的に広がり、さらにエッチング工程を同時に
入れることで従来に比べ簡便な工程が実現した。
[Advantages of the Invention] By using the FIB as described above, not only the ion implantation process is simplified without a mask, but also the implantation conditions are three-dimensionally expanded, and the etching process can be performed at the same time, which makes it possible to achieve the conventional structure. A simpler process has been realized.

MESFETやショットキーダイオード型の電子放出素子の
ように表面に良好な特性を持つショットキー電極を形成
する素子は、本発明で示したようにプロセスの工程を出
来る限り簡略化することで、表面のダメージや欠陥を防
ぐことができ、素子特性の向上が期待できる。
A device such as a MESFET or a Schottky diode type electron-emitting device that forms a Schottky electrode having good characteristics on the surface can be formed by simplifying the process steps as described in the present invention. Damage and defects can be prevented, and improvement of device characteristics can be expected.

また、形成したマークを使うことで素子の作成精度が
向上し、また、素子間のアイソレーションをエッチング
で行うことでマークとアイソレーションギャップの2つ
の機能を満足することができ、さらに機能が向上した。
In addition, by using the formed mark, the accuracy of manufacturing the device is improved, and by performing the isolation between the devices by etching, the two functions of the mark and the isolation gap can be satisfied, and the function is further improved. did.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明のMESFET作成工程図。第2図は電子放出
素子の作成工程図。第3図は集束イオンビーム装置の説
明図。第4図は従来のMESFET作成工程図。 1……基板、2……マーク、3……ゲート、4……ソー
ス、ドレイン、5……絶縁膜(Si3N4膜)、6……オー
ミック電極、7……ショットキ電極、201……半絶縁基
板、202……p+層、203……p層、204……マーク、205…
…p+注入層、206……ガードリング、208……絶縁層、20
9……表面電極、210……p+基板電極、211……表面配線
電極。
FIG. 1 is a process drawing of MESFET manufacturing of the present invention. FIG. 2 is a process drawing of the electron-emitting device. FIG. 3 is an explanatory view of a focused ion beam device. Figure 4 is a conventional MESFET fabrication process diagram. 1 ... Substrate, 2 ... Mark, 3 ... Gate, 4 ... Source, drain, 5 ... Insulating film (Si 3 N 4 film), 6 ... Ohmic electrode, 7 ... Schottky electrode, 201 ... Semi-insulating substrate, 202 …… p + layer, 203 …… p layer, 204 …… mark, 205…
… P + injection layer, 206 …… Guard ring, 208 …… Insulating layer, 20
9 …… Surface electrode, 210 …… p + substrate electrode, 211 …… Surface wiring electrode.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/812 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical indication H01L 29/812

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】エッチング工程およびイオン注入工程を少
なくとも有する素子作成法において、集束イオンビーム
を用いることによりエッチング工程とイオン注入工程と
をマスクレスで同一工程の中で行うことを特徴とする素
子作成法。
1. A device manufacturing method having at least an etching process and an ion implantation process, wherein the etching process and the ion implantation process are performed in the same process without a mask by using a focused ion beam. Law.
【請求項2】エッチング工程が、後工程における位置合
わせ用マーク作成工程であることを特徴とする請求項1
記載の素子作成法。
2. The etching step is a step of forming a positioning mark in a subsequent step.
Described device manufacturing method.
【請求項3】エッチング工程が素子間のアイソレーショ
ン作成工程であることを特徴とする請求項1ないし2記
載の素子作成法。
3. The device manufacturing method according to claim 1, wherein the etching process is a process for manufacturing isolation between devices.
【請求項4】素子が電子デバイスであることを特徴とし
た請求項1ないし3記載の素子作成法。
4. The method for producing an element according to claim 1, wherein the element is an electronic device.
【請求項5】電子デバイスはMESFETであることを特徴と
する請求項4記載の素子作成法。
5. The device manufacturing method according to claim 4, wherein the electronic device is a MESFET.
【請求項6】電子デバイスは電子放出素子であることを
特徴とする請求項4記載の素子作成法。
6. The device manufacturing method according to claim 4, wherein the electronic device is an electron-emitting device.
JP26758089A 1989-10-13 1989-10-13 Device making method Expired - Fee Related JP2690574B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26758089A JP2690574B2 (en) 1989-10-13 1989-10-13 Device making method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26758089A JP2690574B2 (en) 1989-10-13 1989-10-13 Device making method

Publications (2)

Publication Number Publication Date
JPH03127839A JPH03127839A (en) 1991-05-30
JP2690574B2 true JP2690574B2 (en) 1997-12-10

Family

ID=17446751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26758089A Expired - Fee Related JP2690574B2 (en) 1989-10-13 1989-10-13 Device making method

Country Status (1)

Country Link
JP (1) JP2690574B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997039476A1 (en) * 1996-04-18 1997-10-23 Matsushita Electric Industrial Co., Ltd. SiC ELEMENT AND PROCESS FOR ITS PRODUCTION

Also Published As

Publication number Publication date
JPH03127839A (en) 1991-05-30

Similar Documents

Publication Publication Date Title
US4732871A (en) Process for producing undercut dummy gate mask profiles for MESFETs
US5300445A (en) Production method of an HEMT semiconductor device
US3563809A (en) Method of making semiconductor devices with ion beams
US5399896A (en) FET with a T-shaped gate of a particular structure
JPS62136883A (en) Manufacture of self-aligning field effect transistor
US4114256A (en) Reliable metal-to-junction contacts in large-scale-integrated devices
JPS643048B2 (en)
JP2690574B2 (en) Device making method
US5204278A (en) Method of making MES field effect transistor using III-V compound semiconductor
JPH05216216A (en) Formation of stencil mask
JPH0195564A (en) Manufacture of semiconductor device
EP0091548B1 (en) Semiconductor structure comprising a mesa region, process for forming a semiconductor mesa; vertical field effect transistor and method of forming a vertical semiconductor device
JPH0212927A (en) Manufacture of mesfet
Rensch et al. Submicrometer FET gate fabrication using resistless and focused ion beam techniques
JP2809636B2 (en) Method for manufacturing semiconductor device
JPS63155770A (en) Manufacture of field effect transistor
JPS59127873A (en) Manufacture of field effect transistor
JPH0372634A (en) Manufacture of mes fet
JPS5811511B2 (en) Ion etching method
JPS60261178A (en) Manufacture of semiconductor element
JPH0510821B2 (en)
JPS6197828A (en) Method for detecting position of material by ion beam
JPS63126280A (en) Manufacture of field effect transistor
JPH07335672A (en) Microprocessing method and manufacture of field effect transistor using this method
JPS6272176A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees