JPH0694664A - キャパシタ及びそれを用いた流体センサ - Google Patents

Abstract

(57)【要約】 【目的】 製作が容易でしかも電極間距離が小さく且つ
ばらつきの小さいキャパシタとそれを用いた流体センサ
を提供する。 【構成】 異方性エッチングにより複数の凸部８，８が
形成され、対向平面部４に第１電極５を設けた第１シリ
コン基板２と、異方性エッチングにより複数の凹部９，
９が形成され、対向平面部６に第２電極７を設けた第２
シリコン基板３とを、凹部９の底９ｂに凸部８の先端８
ａが当接するように対向させ、第１電極５と第２電極７
間の間隙を所定値ｇとしたキャパシタである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電極間に注入される流
体による誘電率の変動に基づく静電容量の変化、または
流体圧力の変動による電極間の距離の変化に基づく静電
容量の変化を検知して流体の種類や流量や圧力を検知す
る汎用性を有するキャパシタ及びそれを用いた流体セン
サに関するものである。

【０００２】

【従来の技術】この種の流体センサで特にガスの種類を
検知するのに適したものとして、半導体ガスセンサが知
られている。この半導体ガスセンサは、感応体部と加熱
部とから成り、高温に保持された半導体にガスが触れる
と、そのガスの種類に応じて電気伝導度が変化する等の
原理を応用するものである。

【０００３】

【発明が解決しようとする課題】上述した半導体ガスセ
ンサは、感応体部が高温に保持されるため、感応体自身
の劣化や基板との密着性の低下などにより、流体センサ
としての耐久性に問題を有している。そこで常温での電
気抵抗や静電容量等の変化を検知するものも考えられる
が、電気抵抗の変化を検知するものは、測定温度の影響
を受けやすく、静電容量の変化を検知するものは、一般
に検知感度がよくないという問題があり、検知感度をよ
くするには、電極間距離を小さくし、しかもばらつきを
小さくすることが必要であるため、電極の製作が極めて
困難であり実用的ではなかった。

【０００４】本発明は、製作が容易でしかも電極間距離
が小さく且つばらつきの小さいキャパシタとそれを用い
た流体センサの提供を目的とする。

【０００５】

【課題を解決するための手段】上記目的を達成するた
め、本発明のキャパシタは、異方性エッチングにより複
数の凸部８を形成し、対向平面部４に第１電極５を設け
た第１シリコン基板２と、異方性エッチングにより複数
の凹部９を形成し、対向平面部６に第２電極７を設けた
第２シリコン基板３とを、凹部９の底９ｂに凸部８の先
端８ａが当接するように対向させ、第１電極５と第２電
極７間の間隙を所定値ｇとしたものである。

【０００６】また本発明の流体センサは、上記のキャパ
シタ１と、絶縁ゲートＦＥＴ２０と、直流電源２１と、
ドレイン電流検出手段２２とを備え、キャパシタ１の電
極５又は７と絶縁ゲートＦＥＴ２０のゲート電極Ｇとを
接続し、キャパシタ１の他方の電極７又は５と絶縁ゲー
トＦＥＴ２０のソース電極Ｓとの間及び絶縁ゲートＦＥ
Ｔ２０のドレイン電極Ｄとソース電極Ｓとの間に直流電
源２１により直流電圧を印加し、キャパシタ１の静電容
量の変化に対応する絶縁ゲートＦＥＴ２０のドレイン電
流の変化をドレイン電流検出手段２２により検出するよ
う接続して成るものである。

【０００７】

【作用】本発明のキャパシタは、第１，第２シリコン基
板の凸部及び凹部を異方性エッチングにより形成するの
で、形成する位置はマスキングにより正確かつ容易に設
定でき、凸部の高さ及び凹部の深さはエッチングの時間
により正確かつ容易に設定でき、凸部を凹部に当接させ
ると対向空間に設けた第１，第２電極間の間隙は簡単に
所定値となる。

【０００８】また上記電極を用いたセンサは、電極間容
量の変化により絶縁ゲートＦＥＴのゲート電極の電位が
変化し、そのためドレイン電流が鋭敏に変化する。

【０００９】

【実施例】以下、本発明の実施例を図面を参照しつつ説
明する。図１は本発明のキャパシタの側面断面図、図２
は図１のＡ−Ａ断面図である。

【００１０】図１及び図２において、キャパシタ１は第
１シリコン基板２と、第２シリコン基板３とを対向さ
せ、第１シリコン基板２の対向平面部４に設けた第１電
極５と第２シリコン基板３の対向平面部６に設けた第２
電極７とを所定間隔ｇで対向させたものである。ここ
で、所定間隔ｇは例えば１０μｍ程度と微小間隔であ
り、正確な所定間隔ｇの確保のために、異方性エッチン
グにより凸部８と凹部９が形成され、凹部９の底９ａに
凸部８の先端８ａが当接され接着剤等で固着される。図
２において、凸部８および凹部９は、各電極に１対ずつ
設けたがこれと直交するようにもう１対ずつ設けること
により、位置ずれ防止をさらに確実にすることができ
る。

【００１１】第１シリコン基板２は裁頭四角錐形状の凸
部８を第１電極５の両側に周知の異方性エッチングによ
り形成し、その後全体を加熱して表面に二酸化シリコン
被膜２ａが形成されたものである。そして、凸部８，８
間の対向平面部４にアルミニウムを蒸着後、パターニン
グにより第１電極５を設ける。同時に第１電極５の端子
５ａも設けられる。異方性エッチングは凸部８の先端８
ａに相当する部分に二酸化シリコン被膜のパターンを形
成してマスキングし、ＥＤＰと呼ばれるエチレンジアミ
ン−ピロカテコール−水の混合液、それにさらにピラジ
ンを加えた混合液、ＣｓＯＨ等のアルカリ金属の水酸化
物又はヒドラジン等をエッチャントとするシリコンの異
方性エッチング技術で、マスキングされた凸部８の先端
８ａ以外の部分をエッチングで彫り込むものである。エ
ッチャントとしては、ＥＤＰにピラジンを加えた混合液
が好ましく、混合比率は、たとえば次のようにするのが
好ましい。 エチレンジアミン７．５ミリリット
ル、 ピロカテコール１，２グラム、 水１ミリリ
ットル、 ピラジン エチレンジアミン１リットルに
対して６グラム。異方性エッチングにおいては、シリコ
ン結晶体の性質上、｛１１１｝面が殆どエッチングされ
ないので、凸部８の基部８ｂの位置、形状（正方形又は
矩形）、面積等は｛１００｝面でのマスキングの位置、
形状（正方形又は矩形）、面積等を設定すれば、正確且
つ簡単に設定でき、凸部８の高さＨ１もエッチング時間
で正確且つ簡単に設定できる。また、第１電極５はアル
ミ蒸着とパターニングで簡単に設けられ、第１電極５の
厚みδも蒸着時間で正確且つ簡単に設定できる。

【００１２】第２シリコン基板３の裁頭四角錐穴形状の
凹部９も第１シリコン基板２の凸部８と同様に第２電極
７の両側に異方性エッチングにより形成され、全体を加
熱して表面に二酸化シリコン被膜３１ａが形成される。
そして、第２電極７や端子７ａも第１電極５と同様にア
ルミニウム蒸着とパターニングで設けられる。異方性エ
ッチングは、凹部９の開口９ａに相当する部分以外をマ
スキングし、開口９ａ部分をエッチングで彫り込むもの
であり、マスキングで凹部９の開口９ａの位置、形状、
面積等は、正確且つ簡単に設定でき，凹部９の深さＨ２
もエッチング時間で正確且つ簡単に設定できる。そし
て、第２電極７の厚みδも蒸着時間で正確且つ簡単に設
定できる。さらに、第２シリコン基板３には絶縁ゲート
ＦＥＴ２０などの回路もパターニングで設けられ、絶縁
ゲートＦＥＴ２０のゲート電極Ｇは、第２電極７と端子
７ａで接続される。

【００１３】つぎに、上述したキャパシタ１の作動を図
１により説明する。第１シリコン基板２の凸部８が第２
シリコン基板３の凹部９の中に入り、凸部８の先端８ａ
が凹部９の底９ｂに当接し、凹部９の底９ｂの長方形が
凸部８の先端８ａの長方形より極く僅かに大きくなって
いるため、嵌合容易であり、且つ水平方向の位置決めが
なされる。また、凸部８の高さＨ１と凹部９の深さＨ２
と第１，第２電極５，７の厚みδが厳密であるため、第
１，第２電極５，７の間隙ｇは例えば１０μｍの如き微
小間隙を確保できる。すなわち、電極間間隙ｇは、Ｈ１
−Ｈ２−２δで与えられる。さらに、第１，第２シリコ
ン基板２，３の二酸化シリコン被膜は流体によって腐食
されにくいものであり、第１，第２電極５，７も流体に
よって腐食されにくい金属電極を使用すると、キャパシ
タ１の耐久性が向上する。

【００１４】図３は本発明のキャパシタ１を用いた流体
センサのブロック図である。図において、１はキャパシ
タ、２０は絶縁ゲートＦＥＴ、２１は直流電源、２２は
ドレイン電流検出手段である。そして、流体センサは、
絶縁ゲートＦＥＴ２０のゲート電極Ｇをキャパシタ１の
一方の電極７の端子７ａに接続し、キャパシタ１の他方
の電極５の端子５ａを直流電源２１ａを介して絶縁ゲー
トＦＥＴ２０のソース電極Ｓに接続し、一方絶縁ゲート
ＦＥＴ２０のドレイン電極Ｄをドレイン電流検出手段２
２及び直流電源２１ｂを介して絶縁ゲートＦＥＴ２０の
ソース電極に接続する構成である。絶縁ゲートＦＥＴ２
０としては、ＭＯＳＦＥＴが用いられる。

【００１５】このような構成の流体センサにおいて、直
流電源２１ａによって印加される電圧は、キャパシタ１
の第１，第２電極５，７間の静電容量と絶縁ゲートＦＥ
Ｔ２０の絶縁ゲートの静電容量によって分圧され、絶縁
ゲートＦＥＴ２０のゲート電極Ｇに特定電圧が印加され
る。ゲート電極Ｇに印加される特定電圧に対応して、絶
縁ゲートＦＥＴ２０のドレイン電極Ｄからソース電極Ｓ
へとドレイン電流が流れ、その電流値が電流計２２で計
測される。ここで、キャパシタ１の電極間に誘電率の異
なる流体が流れると、電極間の静電容量が変化し、絶縁
ゲートＦＥＴ２０のゲート電極Ｇに印加される電圧も変
化し、電流計２２で計測される電流値も変わって特定流
体の存在が検出される。また、キャパシタ１に作用する
流体圧で電極の間隙が変わっても同様に電流計２２で検
出でき、流体圧センサとしても使用できる。図３におい
て、絶縁ゲートＦＥＴ２０はｎチャネル型のＭＯＳＦＥ
Ｔとしたが、ｐチャネル型のものを用いてもよい。ま
た、直流電源２１ａ，２１ｂが同じ電圧のものでよい場
合は、１個にまとめてもよい。さらに、ドレイン電流検
出手段２２としては電流計のほか、キャパシタ１の静電
容量の変化に対応する充放電時間を測定するものなど種
々の回路が考えられる。

【００１６】

【発明の効果】本発明のキャパシタ１は、第１，第２シ
リコン基板２，３の凸部８及び凹部９を異方性エッチン
グにより形成し、形成する位置をマスキングにより正確
かつ容易に設定でき、凸部８の高さＨ１及び凹部９の深
さＨ２はエッチングの時間により正確かつ容易に設定で
きる。凸部８の先端８ａを凹部９の底９ｂに当接させ対
向平面部４，６に設けられた第１，第２電極５，７間の
間隙を簡単に所定値ｇとするので、製作が容易でしかも
電極間距離が小さく且つばらつきの小さいものを量産で
きる。

【００１７】また、上記キャパシタを用いた流体センサ
は、電極間容量の変化により絶縁ゲートＦＥＴ２０のゲ
ート電極Ｇの電位が変化し、そのためドレイン電流が鋭
敏に変化するので、流体の種類や流量や圧力を高い精度
で検出できる。

【図面の簡単な説明】

【図１】本発明のキャパシタの側面断面図である。

【図２】図１のＡ−Ａ断面図である。

【図３】本発明のキャパシタを用いた流体センサのブロ
ック図である。

【符号の説明】 １ キャパシタ ２ 第１シリコン基板 ３ 第２シリコン基板 ４，６ 対向平面部 ５ 第１電極 ７ 第２電極 ８ 凸部 ９ 凹部 ２０ 絶縁ゲートＦＥＴ ２１ 直流電源 ２２ ドレイン電流検出手段

───────────────────────────────────────────────────── フロントページの続き (72)発明者 柴原 庸介 大阪府東大阪市岩田町２丁目３番１号 タ ツタ電線株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 異方性エッチングにより複数の凸部８を
   形成し、対向平面部４に第１電極５を設けた第１シリコ
   ン基板２と、異方性エッチングにより複数の凹部９を形
   成し、対向平面部６に第２電極７を設けた第２シリコン
   基板３とを、凹部９の底９ｂに凸部８の先端８ａが当接
   するように対向させ、第１電極５と第２電極７間の間隙
   を所定値ｇとしたキャパシタ。
2. 【請求項２】 請求項１記載のキャパシタ１と、絶縁ゲ
   ートＦＥＴ２０と、直流電源２１と、ドレイン電流検出
   手段２２とを備え、キャパシタ１の電極５又は７と絶縁
   ゲートＦＥＴ２０のゲート電極Ｇとを接続し、キャパシ
   タ１の他方の電極７又は５と絶縁ゲートＦＥＴ２０のソ
   ース電極Ｓとの間及び絶縁ゲートＦＥＴ２０のドレイン
   電極Ｄとソース電極Ｓとの間に直流電源２１により直流
   電圧を印加し、キャパシタ１の静電容量の変化に対応す
   るドレイン電流の変化をドレイン電流検出手段２２によ
   り検出するよう接続して成る流体センサ。