JPH0690068A - Printed wiring board - Google Patents
Printed wiring boardInfo
- Publication number
- JPH0690068A JPH0690068A JP4239660A JP23966092A JPH0690068A JP H0690068 A JPH0690068 A JP H0690068A JP 4239660 A JP4239660 A JP 4239660A JP 23966092 A JP23966092 A JP 23966092A JP H0690068 A JPH0690068 A JP H0690068A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- base material
- die pad
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はプリント配線板に係り、
特にはベアチップを搭載するためのプリント配線板に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board,
In particular, it relates to a printed wiring board for mounting a bare chip.
【０００２】[0002]
【従来の技術】従来、ＩＣやＬＳＩ等の半導体チップを
裸の状態で直接プリント配線板上に搭載した、いわゆる
ＣＯＢ（Chip On Board ）が知られており、図４〜図６
にはその一例としてのプリント配線板１０が示されてい
る。2. Description of the Related Art Conventionally, a so-called COB (Chip On Board) in which a semiconductor chip such as an IC or an LSI is directly mounted on a printed wiring board in a bare state is known, and FIGS.
Shows a printed wiring board 10 as an example thereof.
【０００３】前記プリント配線板１０を構成する基材１
１の表面には、半導体チップ等の電子部品を搭載するた
めに、平面状のダイスボンディング用パッド（ダイパッ
ド）１２が形成されている。また、ダイパッド１２の周
囲には、ワイヤボンディング用のセカンドパッドを備え
た配線パターン１３が形成されている。一方、基材１１
の裏面には、ライン状の配線パターン１４が形成されて
いる。Base material 1 constituting the printed wiring board 10
A planar die bonding pad (die pad) 12 is formed on the surface of 1 for mounting an electronic component such as a semiconductor chip. A wiring pattern 13 having a second pad for wire bonding is formed around the die pad 12. On the other hand, the base material 11
A line-shaped wiring pattern 14 is formed on the back surface of the.
【０００４】このようなプリント配線板１０は、例えば
サブトラクティブ法等に従い、銅張積層板の両面の銅箔
を適宜エッチングすることによって作製される。また、
従来の設計ルールでは特に材料自体の厚さ等に対して厳
密な制約はなく、例えば基材１１には０．５mm厚以上の
比較的厚めのものが用いられていた。Such a printed wiring board 10 is produced by appropriately etching the copper foils on both sides of the copper clad laminate according to, for example, the subtractive method. Also,
According to the conventional design rule, there is no strict limitation on the thickness of the material itself, and for example, the base material 11 has a relatively large thickness of 0.5 mm or more.
【０００５】しかし、近年においてはプリント配線板の
軽薄短小化・高密度化に対する強い要求があり、そのた
め基材を肉薄にして、より薄物のプリント配線板を作製
することが試みられている。However, in recent years, there has been a strong demand for making a printed wiring board lighter, thinner, shorter, smaller, and higher in density. Therefore, it has been attempted to manufacture a thinner printed wiring board by thinning the base material.
【０００６】[0006]
【発明が解決しようとする課題】ところが、厚さ０．２
mm以下の基材を使用して薄物のプリント配線板を作製す
る場合、従来の設計ルールをそのまま適用すると、次の
ような問題が生じる。However, the thickness of 0.2
When a thin printed wiring board is manufactured using a substrate having a thickness of mm or less, if the conventional design rules are applied as they are, the following problems occur.
【０００７】それは、前記銅張積層板は二枚の銅箔と基
材とを積層プレスして得られるものであり、銅張積層板
にはプレス成形時における基材の硬化収縮力が残留応力
として内在していることに関係がある。もっとも、銅張
積層板の両面に銅箔がそのままの状態で残っていれば、
たとえ基材が薄くても残留応力のバランスがとれた状態
となる。このため、基材には特に不都合は生じない。The copper-clad laminate is obtained by laminating and pressing two copper foils and a substrate, and the copper-clad laminate has a residual shrinkage force due to curing shrinkage force of the substrate during press molding. Has something to do with being internal. However, if the copper foil remains on both sides of the copper-clad laminate,
Even if the base material is thin, the residual stress is well balanced. Therefore, no particular inconvenience occurs on the base material.
【０００８】しかし、基材自体の剛性は肉薄化に伴って
確実に悪くなっているため、図４及び図５のように基材
１１の片面のみに平面状のダイパッド１２を形成する
と、残留応力のバランス状態が崩れてしまう。その結
果、図７に示すプリント配線板１５のように、基材１１
の裏面側が収縮することによって基材１１に歪みが生
じ、ダイパッド１２が凸状に変形してしまう。However, since the rigidity of the base material itself surely deteriorates as the thickness decreases, if the planar die pad 12 is formed on only one surface of the base material 11 as shown in FIGS. The balance state of is destroyed. As a result, like the printed wiring board 15 shown in FIG.
The back surface side of the substrate contracts, so that the base material 11 is distorted, and the die pad 12 is deformed into a convex shape.
【０００９】この場合、半導体チップ１６を前記ダイパ
ッド１２上に水平に搭載しようとしても、図７に示すよ
うに、半導体チップ１６が傾斜してしまう。従って、ワ
イヤボンディングを正確に行うことが不可能になり、実
装不良が多発する結果となる。In this case, even if the semiconductor chip 16 is mounted horizontally on the die pad 12, the semiconductor chip 16 is inclined as shown in FIG. Therefore, it becomes impossible to perform accurate wire bonding, resulting in frequent mounting defects.
【００１０】また、仮にワイヤボンディングをなし得た
としても、半導体チップ１６自体の搭載位置が通常より
も高めになることに起因して、以下のような問題が発生
する。即ち、薄物のプリント配線板１５を樹脂でモール
ドしてパッケージ化する場合、樹脂モールド部１７を薄
くし過ぎると、ボンディングワイヤ１８の一部が上面か
ら露出してしまう場合がある（図７参照）。Even if wire bonding can be performed, the following problems occur due to the mounting position of the semiconductor chip 16 itself being higher than usual. That is, when the thin printed wiring board 15 is molded with resin to be packaged, if the resin mold portion 17 is too thin, a part of the bonding wire 18 may be exposed from the upper surface (see FIG. 7). .
【００１１】そこで、本発明の目的は、半導体チップ搭
載部分における基材の歪みを解消して全体的に肉薄にす
ることができ、肉薄にした場合であっても半導体チップ
の実装不良を防止し、かつ半導体チップを確実にモール
ディングすることができるプリント配線板を提供するこ
とにある。Therefore, an object of the present invention is to eliminate the distortion of the base material in the semiconductor chip mounting portion so that the thickness of the base material can be reduced as a whole. Another object of the present invention is to provide a printed wiring board that can reliably mold a semiconductor chip.
【００１２】[0012]
【課題を解決するための手段】上記の課題を解決するた
めに、本発明では、部品を搭載するための平面状パター
ンと配線パターンとを基材上に形成したプリント配線板
において、前記基材を基準としたとき、前記平面状パタ
ーンのうち少なくともダイスボンディング用の平面状パ
ターン（以下、ダイパッドという）の反対側における同
位置に、そのダイパッドと外形が略等しいダミーパター
ンを設けている。In order to solve the above-mentioned problems, the present invention provides a printed wiring board in which a flat pattern for mounting components and a wiring pattern are formed on a base material. Based on the above, a dummy pattern whose outer shape is substantially the same as that of the die pad is provided at the same position on at least the opposite side of the plane pattern for die bonding (hereinafter referred to as a die pad) in the plane pattern.
【００１３】[0013]
【作用】前記ダイパッドに対応してダミーパターンを設
ける本発明の構成によると、基材の当該部分において、
残留応力はバランスがとれた状態に維持される。ゆえ
に、基材における半導体チップ搭載部分は何れの側にも
歪むことがなくなり、結果としてプリント配線板全体を
肉薄にすることが可能になる。According to the structure of the present invention in which the dummy pattern is provided corresponding to the die pad, in the portion of the base material,
The residual stress is kept in balance. Therefore, the semiconductor chip mounting portion of the base material is not distorted on either side, and as a result, the entire printed wiring board can be thinned.
【００１４】また、ダイパッドの凸状変形も確実に解消
され、ダイパッド上に半導体チップを水平にかつ所定の
高さに搭載することが可能となる。Further, the convex deformation of the die pad is surely eliminated, and the semiconductor chip can be mounted horizontally and at a predetermined height on the die pad.
【００１５】[0015]
【実施例】以下、本発明を具体化した一実施例を図１〜
図３に基づき詳細に説明する。図１及び図３に示すよう
に、プリント配線板１を構成する基材２の上面Ｓ1 に
は、ベアチップＣを搭載するための平面状パターンとし
て、長方形状をしたダイパッド３が形成されている。ダ
イパッド３の周囲には、前記ベアチップＣ側のパッド
（図示略）の数に対応して、複数のワイヤボンディング
用のセカンドパッド４ａが一定間隔を保持して連設され
ている。それらのセカンドパッド４ａからは、ライン状
の配線パターン４がそれぞれ基材２の周縁方向へ向かっ
て延びている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment embodying the present invention will now be described with reference to FIGS.
This will be described in detail with reference to FIG. As shown in FIGS. 1 and 3, a rectangular die pad 3 is formed on the upper surface S1 of the base material 2 constituting the printed wiring board 1 as a plane pattern for mounting the bare chip C thereon. Around the die pad 3, a plurality of second pads 4a for wire bonding are continuously arranged at a constant interval in correspondence with the number of pads (not shown) on the bare chip C side. Line-shaped wiring patterns 4 extend from the second pads 4a toward the peripheral edge of the base material 2, respectively.
【００１６】図２及び図３に示すように、基材２の下面
Ｓ2 には、前記ダイパッド３に対応する位置にダミーパ
ターン５が形成されている。図２に示すように、ダミー
パターン５の外形はダイパッド３の外形と等しく、従っ
てその面積もダイパッド３の面積と同一である。なお、
ダイパッド３及びダミーパターン５の両方を図示する関
係上、図１及び図２においてはダミーパターン５の方が
僅かに小さく描かれている。As shown in FIGS. 2 and 3, a dummy pattern 5 is formed on the lower surface S2 of the substrate 2 at a position corresponding to the die pad 3. As shown in FIG. 2, the outer shape of the dummy pattern 5 is the same as the outer shape of the die pad 3, and therefore the area thereof is also the same as the area of the die pad 3. In addition,
Due to the relationship between both the die pad 3 and the dummy pattern 5, the dummy pattern 5 is drawn slightly smaller in FIGS. 1 and 2.
【００１７】基材２の下面Ｓ2 には、ライン状の配線パ
ターン６が合計４本形成されている。図２に示すよう
に、各配線パターン６はダミーパターン５の部分を迂回
するように延びている。On the lower surface S2 of the substrate 2, a total of four line-shaped wiring patterns 6 are formed. As shown in FIG. 2, each wiring pattern 6 extends so as to bypass the portion of the dummy pattern 5.
【００１８】次に、このようなプリント配線板１を製造
する方法について簡単に触れる。本プリント配線板１
は、従来のサブトラクティブ法により形成することが可
能である。即ち、本実施例では、ガラスエポキシ製で厚
さが０．１０mmの基材２の両面に、厚さ０．０１８mmの
銅箔を積層プレスした銅張積層板が用いられる。よっ
て、プリント配線板１を作製した場合には、全体の厚さ
は０．２２mm（レジスト厚を含む）となる。なお、基材
２は積層プレスの際に硬化収縮する性質があり、その際
の硬化収縮力は残留応力として基材２に残っている。Next, a method for manufacturing such a printed wiring board 1 will be briefly described. This printed wiring board 1
Can be formed by a conventional subtractive method. That is, in this embodiment, a copper clad laminate is used in which copper foil having a thickness of 0.018 mm is laminated and pressed on both surfaces of the base material 2 made of glass epoxy and having a thickness of 0.10 mm. Therefore, when the printed wiring board 1 is manufactured, the total thickness is 0.22 mm (including the resist thickness). The base material 2 has a property of being hardened and shrunk at the time of laminating press, and the hardening shrinkage force at that time remains in the base material 2 as a residual stress.
【００１９】そして、銅箔の所定位置にエッチングレジ
ストを配置した状態で銅箔を部分的にエッチングをする
ことにより、基材２にダイパッド３、セカンドパッド４
ａ及び配線パターン４，６が同時に形成される。Then, the copper foil is partially etched in a state where the etching resist is arranged at a predetermined position of the copper foil, so that the die pad 3 and the second pad 4 are formed on the base material 2.
a and the wiring patterns 4 and 6 are simultaneously formed.
【００２０】さて、本実施例のプリント配線板１は、ダ
イパッド３に対応する位置に、略同形状かつ略同面積の
ダミーパターン５を設けたことを大きな特徴としてい
る。この構成によると、基材２においてダイパッド３及
びダミーパターン５が形成された部分の残留応力は、ダ
イパッド３及びダミーパターン５の存在によってバラン
スがとれた状態に維持される。ゆえに、実施例のように
薄くて剛性の低い基材２を使用した場合であっても、基
材２の下面Ｓ2 側に収縮が起こることはなく、基材２が
歪んでしまうこともない。よって、従来困難とされてい
たプリント配線板１全体の肉薄化を達成することが可能
になる。The printed wiring board 1 of this embodiment is characterized in that the dummy pattern 5 having substantially the same shape and area is provided at a position corresponding to the die pad 3. According to this configuration, the residual stress in the portion of the base material 2 where the die pad 3 and the dummy pattern 5 are formed is maintained in a balanced state due to the existence of the die pad 3 and the dummy pattern 5. Therefore, even when the thin and low-rigidity base material 2 is used as in the embodiment, no contraction occurs on the lower surface S2 side of the base material 2 and the base material 2 is not distorted. Therefore, it is possible to achieve the thinning of the entire printed wiring board 1 which has been difficult in the past.
【００２１】また、基材２の歪みに関する問題が解消さ
れてダイパッド３が凸状に変形しなくなることは、プリ
ント配線板１に次のような利点をもたらす。つまり、ダ
イパッド３上にベアチップＣを搭載した場合、図３にて
二点鎖線で示すようにベアチップＣは水平にかつ所定の
高さになる。このため、Ａｕワイヤ７等を用いてベアチ
ップＣ側のパッドとセカンドパッド４ａとを接続すると
きでも、正確にワイヤボンディングを行うことが可能に
なる。よって、実装不良が多かった従来タイプのプリン
ト配線板とは異なり、ベアチップＣの実装不良を確実に
減少できるようになる。Further, the problem regarding the distortion of the base material 2 is solved and the die pad 3 is not deformed in a convex shape, which brings the following advantages to the printed wiring board 1. That is, when the bare chip C is mounted on the die pad 3, the bare chip C becomes horizontal and has a predetermined height, as indicated by a chain double-dashed line in FIG. Therefore, even when the pad on the bare chip C side and the second pad 4a are connected by using the Au wire 7 or the like, the wire bonding can be accurately performed. Therefore, unlike the conventional type printed wiring board which has many mounting defects, the mounting defects of the bare chip C can be reliably reduced.
【００２２】また、図３にはプリント配線板１を樹脂で
モールドすることにより半導体パッケージとしたものが
示されている。実施例の構成によれば、Ａｕワイヤ７の
ループ部が樹脂モールド部８の上面から露出してしまう
こともなく、極めて好適である。よって、樹脂モールド
部８を従来より薄くすることも可能となり、その結果プ
リント配線板の軽薄短小化・高密度化を実現するうえで
極めて有利になる。FIG. 3 shows a semiconductor package formed by molding the printed wiring board 1 with resin. According to the configuration of the embodiment, the loop portion of the Au wire 7 is not exposed from the upper surface of the resin mold portion 8 and is very suitable. Therefore, it becomes possible to make the resin mold portion 8 thinner than before, and as a result, it is extremely advantageous in realizing a light, thin, short, and high-density printed wiring board.
【００２３】更に、本構成では、基材２の下面Ｓ2 側に
もダミーパターン５が設けられており、そのダミーパタ
ーン５によって基材２の下面Ｓ2 からの水分吸収が阻止
される。ゆえに、水分吸収に起因したベアチップＣの故
障等を確実に回避することができ、ベアチップＣの寿命
が延びる。Further, in this structure, the dummy pattern 5 is also provided on the lower surface S2 side of the base material 2, and the dummy pattern 5 prevents the lower surface S2 of the base material 2 from absorbing water. Therefore, it is possible to reliably avoid a failure of the bare chip C due to the absorption of water, and the life of the bare chip C is extended.
【００２４】なお、本発明は上記実施例のみに限定され
ることはなく、以下のようにその構成を変更することが
可能である。例えば、 （ａ）ダミーパターン５はベタ状のパターンである必要
はない。例えば、ダイパッド３の外形とほぼ同じである
ならば、ダミーパターンに部分的に穴を設けて網目状に
しても良い。また、ダミーパターン５はダイパッド３と
完全に同一な形状である必要はなく、面積のほぼ等しい
相似形でもあっても良い。The present invention is not limited to the above-mentioned embodiment, but the constitution can be changed as follows. For example, (a) the dummy pattern 5 does not need to be a solid pattern. For example, if the outer shape of the die pad 3 is substantially the same, holes may be partially formed in the dummy pattern to form a mesh pattern. Further, the dummy pattern 5 does not have to have the completely same shape as the die pad 3, and may have a similar shape having substantially the same area.
【００２５】（ｂ）ダミーパターン５はダイパッド３に
対応する部分のみならず、例えばリチウム乾電池を搭載
するための平面状パターンに対応する部分等にも設ける
ことが好適である。このような構成にすると、前記実施
例にて詳述したような基材２の歪み防止作用を得ること
ができる。(B) The dummy pattern 5 is preferably provided not only in the portion corresponding to the die pad 3, but also in the portion corresponding to, for example, a planar pattern for mounting a lithium dry battery. With such a structure, it is possible to obtain the distortion preventing action of the base material 2 as described in detail in the above-mentioned embodiment.
【００２６】（ｃ）ダイパッド３は一枚の基材２におい
て複数箇所に設けることも勿論可能である。この場合、
それらの数及び形成位置に応じて、各ダミーパターン５
を形成する必要がある。また、ダイパッド３を基材２の
上面Ｓ1 及び下面Ｓ2 の両方に設けることも可能であ
る。(C) Of course, the die pad 3 can be provided at a plurality of locations on the single base material 2. in this case,
Each dummy pattern 5 is formed according to the number and formation position of the dummy patterns.
Need to be formed. It is also possible to provide the die pad 3 on both the upper surface S1 and the lower surface S2 of the base material 2.
【００２７】（ｄ）実施例では、基材２の表面において
ダミーパターン５を迂回するように配線パターン６を形
成している。このような構成に代えて、例えばＡｕ，Ａ
ｌ線を用いたワイヤクロスオーバ方式を採用し、ダミー
パターン５の上部を迂回して配線パターン６を繋いでも
良い。(D) In the embodiment, the wiring pattern 6 is formed on the surface of the base material 2 so as to bypass the dummy pattern 5. Instead of such a configuration, for example, Au, A
It is also possible to adopt the wire crossover method using the l line and connect the wiring pattern 6 by bypassing the upper portion of the dummy pattern 5.
【００２８】[0028]
【発明の効果】以上詳述したように、本発明のプリント
配線板によれば、半導体チップ搭載部分における基材の
歪みが確実に解消されるため、プリント配線板を全体的
に薄物にすることができるという優れた効果を奏する。
また、このようにプリント配線板を肉薄化した場合であ
っても半導体チップの実装不良を防止でき、かつ半導体
チップを確実にモールディングできるという優れた効果
をも奏する。As described above in detail, according to the printed wiring board of the present invention, the distortion of the base material in the semiconductor chip mounting portion is surely eliminated, so that the printed wiring board is made thin as a whole. It has an excellent effect that
Further, even when the printed wiring board is thinned in this way, it is possible to prevent the mounting failure of the semiconductor chip and to reliably mold the semiconductor chip.
【図１】本発明のプリント配線板を示す部分平面図であ
る。FIG. 1 is a partial plan view showing a printed wiring board of the present invention.
【図２】本発明のプリント配線板を示す部分底面図であ
る。FIG. 2 is a partial bottom view showing the printed wiring board of the present invention.
【図３】図１のＡ−Ａ線における断面図である。3 is a cross-sectional view taken along the line AA of FIG.
【図４】従来のプリント配線板を示す部分平面図であ
る。FIG. 4 is a partial plan view showing a conventional printed wiring board.
【図５】従来のプリント配線板を示す部分底面図であ
る。FIG. 5 is a partial bottom view showing a conventional printed wiring board.
【図６】図４のＢ−Ｂ線における断面図である。6 is a cross-sectional view taken along the line BB in FIG.
【図７】従来における薄物のプリント配線板に半導体チ
ップを搭載した状態を示す部分正断面図である。FIG. 7 is a partial front sectional view showing a state in which a semiconductor chip is mounted on a conventional thin printed wiring board.
１ プリント配線板、２ 基材、３ ダイスボンディン
グ用の平面状パターン（＝ダイパッド）、４，６ 配線
パターン、５ ダミーパターン。1 printed wiring board, 2 base material, 3 planar pattern for die bonding (= die pad), 4, 6 wiring pattern, 5 dummy pattern.
Claims (1)
と、配線パターンとを基材上に形成したプリント配線板
において、 前記基材を基準としたとき、前記平面状パターンのうち
少なくともダイスボンディング用の平面状パターンの反
対側における同位置に、そのダイスボンディング用の平
面状パターンと外形が略等しいダミーパターンを設けた
ことを特徴とするプリント配線板。1. A printed wiring board in which a planar pattern for mounting an electronic component and a wiring pattern are formed on a base material, wherein at least the die bonding of the planar pattern is based on the base material. A printed wiring board, characterized in that a dummy pattern having substantially the same outer shape as that of the planar pattern for die bonding is provided at the same position on the opposite side of the planar pattern for substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4239660A JPH0690068A (en) | 1992-09-08 | 1992-09-08 | Printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4239660A JPH0690068A (en) | 1992-09-08 | 1992-09-08 | Printed wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0690068A true JPH0690068A (en) | 1994-03-29 |
Family
ID=17048010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4239660A Pending JPH0690068A (en) | 1992-09-08 | 1992-09-08 | Printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0690068A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0954020A2 (en) * | 1998-04-21 | 1999-11-03 | Matsushita Electric Industrial Co., Ltd. | Flip chip bonding lands |
| WO2003034487A1 (en) * | 2001-10-10 | 2003-04-24 | Sony Corporation | Semiconductor device and printed substrate used for the semiconductor device |
-
1992
- 1992-09-08 JP JP4239660A patent/JPH0690068A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0954020A2 (en) * | 1998-04-21 | 1999-11-03 | Matsushita Electric Industrial Co., Ltd. | Flip chip bonding lands |
| EP0954020A3 (en) * | 1998-04-21 | 2000-12-27 | Matsushita Electric Industrial Co., Ltd. | Flip chip bonding lands |
| US6291775B1 (en) * | 1998-04-21 | 2001-09-18 | Matsushita Electric Industrial Co., Ltd. | Flip chip bonding land waving prevention pattern |
| WO2003034487A1 (en) * | 2001-10-10 | 2003-04-24 | Sony Corporation | Semiconductor device and printed substrate used for the semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7266888B2 (en) | Method for fabricating a warpage-preventive circuit board | |
| US7304249B2 (en) | Bonding pads for a printed circuit board | |
| US20020089050A1 (en) | Semiconductor device | |
| JPH0936549A (en) | Printed board for bare chip mounting use | |
| JP2005026680A (en) | Stacked ball grid array package and its manufacturing method | |
| JP2953899B2 (en) | Semiconductor device | |
| US6815619B2 (en) | Circuit board | |
| US20080073797A1 (en) | Semiconductor die module and package and fabricating method of semiconductor package | |
| KR101169686B1 (en) | Substrate for semicondouctor package and methode thereof | |
| JP4587593B2 (en) | Manufacturing method of semiconductor device | |
| JPH0690068A (en) | Printed wiring board | |
| KR100498470B1 (en) | Multi chip package and method for manufacturing the same | |
| JP3615672B2 (en) | Semiconductor device and wiring board used therefor | |
| JP2982703B2 (en) | Semiconductor package and manufacturing method thereof | |
| JPH0997964A (en) | Printed-wiring board and its manufacture | |
| JPH0730055A (en) | Multichip module-mounted printed wiring board | |
| JPH081108Y2 (en) | IC module | |
| JPH0719165Y2 (en) | Multi-chip structure | |
| JPH10209220A (en) | Printed board | |
| KR19980027603A (en) | Stacked Package | |
| JPH07122701A (en) | Semiconductor device, its manufacture, and lead frame for pga | |
| JPH10308493A (en) | Semiconductor device and manufacture thereof | |
| JPH06216493A (en) | Printed-wiring board and manufacture thereof | |
| JP2526592Y2 (en) | IC module | |
| JPH07105601B2 (en) | Method for manufacturing multilayer printed wiring board |