JP2526592Y2 - IC module - Google Patents

IC module

Info

Publication number
JP2526592Y2
JP2526592Y2 JP1993050948U JP5094893U JP2526592Y2 JP 2526592 Y2 JP2526592 Y2 JP 2526592Y2 JP 1993050948 U JP1993050948 U JP 1993050948U JP 5094893 U JP5094893 U JP 5094893U JP 2526592 Y2 JP2526592 Y2 JP 2526592Y2
Authority
JP
Japan
Prior art keywords
electrode pattern
side direction
module
long side
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1993050948U
Other languages
Japanese (ja)
Other versions
JPH0649065U (en
Inventor
肥田佳明
西川誠一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP1993050948U priority Critical patent/JP2526592Y2/en
Publication of JPH0649065U publication Critical patent/JPH0649065U/en
Application granted granted Critical
Publication of JP2526592Y2 publication Critical patent/JP2526592Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Credit Cards Or The Like (AREA)

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】本考案はICカード等に適用した
場合にカードの曲げに対して強く、チップクラックの発
生を防止することのできるICモジュールに関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC module which, when applied to an IC card or the like, is resistant to card bending and can prevent the occurrence of chip cracks.

【0002】[0002]

【従来の技術】先ず、ICモジュールの製造方法および
構成について説明する。図5はICモジュールの断面図
で、1は基材、2は電極パターン、2aはスルーホー
ル、3は回路パターン層、3bは回路パターン、4は接
着材層、5は封止枠層、6はICチップ、7はボンディ
ング部、8は導体、9はモールド用樹脂である。
2. Description of the Related Art First, a method of manufacturing an IC module and its configuration will be described. FIG. 5 is a cross-sectional view of the IC module, wherein 1 is a substrate, 2 is an electrode pattern, 2a is a through hole, 3 is a circuit pattern layer, 3b is a circuit pattern, 4 is an adhesive layer, 5 is a sealing frame layer, and 6 is a sealing frame layer. Denotes an IC chip, 7 denotes a bonding portion, 8 denotes a conductor, and 9 denotes a molding resin.

【0003】図において、厚さ0・1mm程度のガラス
エポキシフィルム(ガラス布にエポキシ樹脂を含浸させ
て硬化させたフィルム)、BPレジンフィルム(ガラス
布にビスマレイミドトリアジン樹脂を含浸させて硬化さ
せたフィルム)等からなるICモジュール基材層1の表
面に30μmの厚さの接続端子用電極パターン2を形成
する。この電極パターン2は、ICモジュール基材層1
に銅箔がラミネートされたフィルムを用いて所望パター
ンにフォトエッチングしてパターニングしたのち、Ni
及びAuメッキをして形成することができる。
In the figure, a glass epoxy film (a film obtained by impregnating a glass cloth with an epoxy resin and curing) having a thickness of about 0.1 mm, a BP resin film (a glass cloth impregnated with a bismaleimide triazine resin is cured. An electrode pattern 2 for connection terminals having a thickness of 30 μm is formed on the surface of an IC module base layer 1 made of a film or the like. This electrode pattern 2 is formed on the IC module base layer 1
After patterning by photo-etching to a desired pattern using a film in which copper foil is laminated, Ni
And Au plating.

【0004】次に、ICチップを配置するための孔及び
回路パターンが形成された回路パターン層3を用意す
る。この回路パターン層3は、例えば約18μmの銅箔
がその表面に形成された絶縁フィルム(例えば、ガラス
エポキシフィルム)を用いてフォトエッチング法などに
より所望の回路パターンにパターニングして回路パター
ン3bを形成し、NiメッキおよびAuメッキを行い、
メッキ加工後、ICチップを設置する部分の穴開け加工
を行う。 次に、このようにして準備したICモジュー
ル基材層と回路パターン層とを位置合わせして各層を接
着材層4を介して貼着して一体化する。この貼着工程
は、例えば半硬化エポキシ樹脂膜を介して熱圧着によっ
て行うこともできる。
Next, a circuit pattern layer 3 in which holes and circuit patterns for arranging IC chips are formed is prepared. The circuit pattern layer 3 is formed into a desired circuit pattern by a photo-etching method or the like using an insulating film (for example, a glass epoxy film) having a copper foil of about 18 μm formed on its surface to form a circuit pattern 3b. And perform Ni plating and Au plating.
After the plating, a hole is drilled in a portion where the IC chip is to be installed. Next, the IC module base layer thus prepared and the circuit pattern layer are aligned with each other, and the respective layers are adhered via the adhesive layer 4 to be integrated. This attaching step can also be performed by thermocompression bonding via a semi-cured epoxy resin film, for example.

【0005】次いで、接続端子用電極パターン2と回路
パターン層3の回路パターン3bとを導通させるために
所望箇所にスルーホール2aを設ける。スルーホール2
aの形成は、スルーホール加工部以外をレジストで被覆
し、次いでスルーホール部の穴開け加工、スルーホール
内部のメッキ加工ならびにレジストの除去の順に行う。
Next, a through hole 2a is provided at a desired position to make the connection terminal electrode pattern 2 and the circuit pattern 3b of the circuit pattern layer 3 conductive. Through hole 2
The formation of a is performed by covering a portion other than the through-hole processing portion with a resist, then performing a drilling process on the through-hole portion, a plating process inside the through-hole, and the removal of the resist.

【0006】次いで、ICモジュールを樹脂モールドす
る際の樹脂の流出を防止するための封止枠層5を用意す
る。この封止枠層5は上記ICモジュール基材層、回路
パターン層に用いたと同様の材質の絶縁基板(厚さ約
0.2mm)にICチップ及びこれらを配線するための
回路部が露出する最小限の穴を設けることにより形成す
る。なお、封止枠層5を延出してカード曲げに対して補
強効果のある補強体を構成することもできる。
Next, a sealing frame layer 5 for preventing the resin from flowing out when the IC module is resin-molded is prepared. The sealing frame layer 5 has a minimum size where an IC chip and a circuit portion for wiring these are exposed on an insulating substrate (about 0.2 mm thick) of the same material as that used for the IC module base layer and the circuit pattern layer. It is formed by providing a limited hole. Note that the sealing frame layer 5 may be extended to form a reinforcing body having a reinforcing effect against card bending.

【0007】次いで、ICモジュール基材層と回路パタ
ーン層との積層体の回路パターン3bが形成されている
面に上記封止枠層5を接着材層4を介して貼着して一体
化する。なお、補強体を構成する封止枠5の延出部上に
も接着材層が形成されていてもよい。
Next, the sealing frame layer 5 is adhered to the surface of the laminate of the IC module base material layer and the circuit pattern layer, on which the circuit pattern 3b is formed, via the adhesive layer 4 to be integrated. . Note that an adhesive layer may also be formed on the extension of the sealing frame 5 that constitutes the reinforcing member.

【0008】このようにして作成したICモジュール用
回路基板に接着剤4を用いてICチップ6をマウントす
る。こうしてICチップ6は、図示するようにICモジ
ュール基材層1に支持された形となる。次いで、ICチ
ップのボンディング部7と回路パターン3bとを導体8
によりワイヤボンディング方式等により接続する。なお
この部分は、ワイヤを使用しないフェイス・ボンディン
グ方式で実施することもでき、その場合にはより薄いI
Cモジュールを得ることができる。ICチップ6と回路
パターン3bとの配線を行った後、ICチップ、配線部
を被覆するようにしてエポキシ樹脂等のモールド用樹脂
9を充填してモールドする。モールドする際には、樹脂
9の表面が封止枠層5の表面と一致するようにする。モ
ールドを硬化させてICモジュールの形成が終了する。
[0008] The IC chip 6 is mounted on the circuit board for the IC module thus prepared using the adhesive 4. Thus, the IC chip 6 is supported by the IC module base layer 1 as shown in the figure. Next, the bonding portion 7 of the IC chip and the circuit pattern 3b are connected to the conductor 8
For connection by a wire bonding method or the like. This portion can also be implemented by a face bonding method that does not use wires, in which case a thinner I
A C module can be obtained. After wiring between the IC chip 6 and the circuit pattern 3b, a molding resin 9 such as epoxy resin is filled and molded so as to cover the IC chip and the wiring portion. At the time of molding, the surface of the resin 9 is made to coincide with the surface of the sealing frame layer 5. The mold is cured to complete the formation of the IC module.

【0009】[0009]

【考案が解決しようとする課題】図6はこのようなIC
モジュールの従来の端子パターンを示す図で、11a〜
11fは外部接続端子電極パターン、12a〜12fは
スルーホール、13a〜13dは長辺方向電極パターン
分離部、14a〜14fは短辺方向電極パターン分離部
である。図において、電極パターン分離部13a〜13
dは長辺に平行な直線状に、電極パターン分離部14a
〜14fは短辺に平行な直線状に形成されており、この
部分は他の端子と電気的に絶縁させるため、銅箔をエッ
チング等により取り除いている。このようなICモジュ
ールを組み込んだICカードの厚みは0.84mm以下
であるためどうしても曲げモーメントが働くと変形を生
じ、特に長辺方向の曲げが生じ易い。こうしてカードに
変形が生じた場合、銅箔を取り除いて数10μm 薄くな
り、しかも金属の剛性がなくなっている電極パターン分
離部には応力集中が生じる。図5から分かるように短辺
方向の分離部の下方にはICチップ6が存在しており、
分離部に応力集中が生じた場合にはチップクラックが発
生し、ICモジュールを破損してしまう場合も生ずる。
しかも、端子位置はISO規格があり、カード短辺方向
の電極パターン間隔(分離部14a〜14cと分離部1
4d〜14fとの間の間隔)は5.62mm以上広くで
きないため、チップ幅5.62mm以上のものについて
は分離部に生じる応力集中の影響でクラックが生じ易
い。しかし実際には、電極パターン幅やダイボンディン
グなどの製造マージンを考慮するとチップ幅4.5mm
程度でもチップクラックの発生の危険がある。
FIG. 6 shows such an IC.
FIGS. 11A to 11C are diagrams showing conventional terminal patterns of a module.
11f is an external connection terminal electrode pattern, 12a to 12f are through holes, 13a to 13d are long side direction electrode pattern separation parts, and 14a to 14f are short side direction electrode pattern separation parts. In the figure, the electrode pattern separating units 13a to 13
d is a straight line parallel to the long side, the electrode pattern separating portion 14a
14f are formed in a straight line parallel to the short side, and the copper foil is removed by etching or the like to electrically insulate this portion from other terminals. Such thickness of the IC card incorporating the IC module deformed and acts just bending moment because it is less 0.84 mm, easily occurs particularly in the long side direction bending. When the card is deformed in this way, the copper foil is removed to reduce the thickness by several tens of μm, and stress concentration occurs in the electrode pattern separation part where the rigidity of the metal is lost. As can be seen from FIG. 5, the IC chip 6 exists below the separation part in the short side direction.
If stress concentration occurs in the separation portion, chip cracks occur, and the IC module may be damaged.
In addition, the terminal positions conform to the ISO standard, and the electrode pattern intervals in the short side direction of the card (separating sections 14a to 14c and separating section 1
Since the distance between 4d and 14f cannot be increased by 5.62 mm or more, cracks are likely to occur in chips having a chip width of 5.62 mm or more due to the effect of stress concentration at the separation portion. However, in practice, the chip width is 4.5 mm in consideration of the electrode pattern width and the manufacturing margin such as die bonding.
Even to the extent, there is a risk of chip cracking.

【0010】なお短辺方向は曲げモーメントが小さい上
に、グランド電極パターン11dが切れ目なく連続して
存在しているため、変形が生じにくく、したがってチッ
プクラックも発生しにくい。
In the short side direction, since the bending moment is small and the ground electrode pattern 11d exists continuously without a break, deformation is less likely to occur, and chip cracks are less likely to occur.

【0011】本考案は上記課題を解決するためのもの
で、カード長辺方向の曲げを起こりにくくするととも
に、曲げに対してチップクラックの発生を防止すること
のできるICモジュールを提供することを目的とする。
An object of the present invention is to solve the above-mentioned problems, and an object of the present invention is to provide an IC module which makes it difficult to bend in the direction of the long side of a card and prevents chip cracks from being generated by bending. And

【0012】[0012]

【課題を解決するための手段】そのために本考案は、長
辺方向の電極パターン分離部と短辺方向の電極パターン
分離部とにより複数の電極パターンに分割され、電極パ
ターンが左右両側に形成された端子部を有するICモジ
ュールにおいて、長辺方向の電極パターン分離部は直線
状であり、繋ぎ合わされる短辺方向の左右両側の電極パ
ターン分離部のそれぞれは、互いに対向する側に向かっ
て凸の円弧状で、かつ長辺方向に連続した電極パターン
を上辺側及び下辺側に形成したことを特徴とする。
According to the present invention, a plurality of electrode patterns are divided into a plurality of electrode patterns by a long side electrode pattern separating section and a short side direction electrode pattern separating section. In the IC module having the terminal portions, the electrode pattern separating portions in the long side direction are linear, and each of the left and right electrode pattern separating portions in the short side direction to be joined is convex toward the side facing each other. An arc-shaped electrode pattern continuous in the long side direction is formed on the upper side and the lower side.

【0013】[0013]

【作用】本考案のICモジュールは、長辺方向の電極パ
ターン分離部は直線状であり、繋ぎ合わされる短辺方向
の左右両側の電極パターン分離部のそれぞれは、互いに
対向する側に向かって凸の円弧状で、かつ長辺方向に連
続した電極パターンを上辺側及び下辺側に形成したこと
により、カードの長辺方向に曲げにくくするとともに、
短辺方向の電極パターン分離部に応力集中が発生しない
ようにしてチップクラックの発生を防止する。
In the IC module of the present invention, the electrode pattern separating portions in the long side direction are linear, and the left and right electrode pattern separating portions in the short side direction to be joined are respectively protruded toward the opposing sides. By forming an electrode pattern in an arc shape and continuous in the long side direction on the upper side and the lower side, it is difficult to bend in the long side direction of the card,
A chip crack is prevented from occurring by preventing stress concentration from occurring at the electrode pattern separating portion in the short side direction.

【0014】[0014]

【実施例】以下、実施例を図面に基づき説明する。図1
は本考案のICモジュールの端子パターンを示す図で、
図6と同一番号は同一内容を示している。なお、21a
〜21fは電極パターン分離部、22、23は補強用電
極パターンである。
Embodiments will be described below with reference to the drawings. FIG.
Is a diagram showing a terminal pattern of the IC module of the present invention,
The same numbers as those in FIG. 6 indicate the same contents. In addition, 21a
21f are electrode pattern separating portions, and 22 and 23 are reinforcing electrode patterns.

【0015】本実施例においては、短辺方向の電極パタ
ーン分離部21a〜21fは、図示するように円弧状分
離部を繋ぎ合わせたものになっている。このように、短
辺方向の電極パターン分離部を短辺に平行な直線状にな
らないようにすることにより、長辺方向の曲げによる分
離部21a〜21fにおける応力集中の発生を緩和ない
し防止することができ、その結果チップクラックの発生
を防止することができる。この場合、分離部21a〜2
1fは図のようにすべて円弧状である必要はなく、一部
のみ円弧状とし、他は直線状であってもよい。さらに、
本実施例では長辺方向にも連続した補強用電極パターン
22、23を設けて長辺方向における曲げを生じにくく
して、チップクラックの発生を防止する。なお、長辺方
向の連続した補強用電極パターン22、23は必ずしも
両側に設けずにどちらか一方でもよい。
In this embodiment, the electrode pattern separating portions 21a to 21f in the short side direction are formed by connecting arc-shaped separating portions as shown in the figure. As described above, by preventing the electrode pattern separating portion in the short side direction from being a straight line parallel to the short side, the occurrence of stress concentration in the separating portions 21a to 21f due to bending in the long side direction is reduced or prevented. As a result, the occurrence of chip cracks can be prevented. In this case, the separation units 21a-2
1f does not need to be all arcuate as shown in the figure, but may be arcuate only partially and linear in others. further,
In this embodiment, the reinforcing electrode patterns 22 and 23 which are continuous in the long side direction are provided to make it difficult to bend in the long side direction and to prevent chip cracks. The continuous reinforcing electrode patterns 22 and 23 in the long side direction may not be provided on both sides but may be provided on either one.

【0016】図2は本考案による他の実施例を示し、図
1と同一番号は同一内容を示している。なお、図中、3
1a、31b、31cは電極パターンの分離部である。
FIG. 2 shows another embodiment according to the present invention, and the same reference numerals as those in FIG. 1 indicate the same contents. In the figure, 3
Reference numerals 1a, 31b and 31c are separation portions of the electrode pattern.

【0017】本実施例においては短辺方向の分離部31
a、31b、31cはそれぞれ直線であるが、一直線上
に並ばないようにして長辺方向の曲げによる応力集中が
生じにくくしている。この場合も31a、31b、31
cのうち、どれか一つのみ他と一直線上に並ばないよう
にしてもよい。本実施例では補強用電極パターン23
は、電極として働かせても、或いは働かせないようにし
てもよい。
In this embodiment, the separation part 31 in the short side direction is used.
Although a, 31b, and 31c are straight lines, they are not arranged on a straight line so that stress concentration due to bending in the long side direction is less likely to occur. Also in this case, 31a, 31b, 31
Only one of c may not be aligned with the other. In this embodiment, the reinforcing electrode pattern 23 is used.
May work as an electrode or may not work.

【0018】なお、電極パターン分離部は上記実施例に
限定する必要はなく、例えば三角形状、ギザギザ状、或
いは任意形状の曲線等適宜選択すればよく、要は短辺方
向分離部を繋ぎ合わせた形状が短辺に平行な直線状にな
らないようにすればよい。
It should be noted that the electrode pattern separating portion is not limited to the above embodiment, but may be selected as appropriate, for example, a triangular shape, a jagged shape, or an arbitrary shaped curve. In short, the short side direction separating portions are connected. What is necessary is just to prevent the shape from becoming a straight line parallel to the short side.

【0019】次に本考案によるICモジュールを用いて
ICカードを作成する方法について説明する。図3は本
考案によるICモジュールを組み込んだICカードを示
す図、図4は図3のX−X断面図である。図中、41は
ICモジュール、42は磁気記録部、51、52はセン
ターコア、53、54はオーバーシート、55は接着剤
層、56は電極パターン、57は補強体、58は補強シ
ートである。
Next, a method of making an IC card using the IC module according to the present invention will be described. FIG. 3 is a diagram showing an IC card incorporating the IC module according to the present invention, and FIG. 4 is a sectional view taken along line XX of FIG. In the figure, 41 is an IC module, 42 is a magnetic recording section, 51 and 52 are center cores, 53 and 54 are oversheets, 55 is an adhesive layer, 56 is an electrode pattern, 57 is a reinforcing body, and 58 is a reinforcing sheet. .

【0020】まず、所望の印刷が施され、両面に積層用
ウレタン系接着剤がコーティングされたセンターコア5
1、52とオーバーシート53の所定部分にICモジュ
ール埋め込み用穴を形成する。ここで、センターコア5
2に設けられる穴は補強体57の形状に合わせて形成さ
れる。次に、オーバーシート53、センターコア51、
52をこの順序で重ね合わせると共に、接着剤層55が
形成されたICモジュール41を補強シート58を介し
て配置し、オーバーシート54を重ね、この状態で熱プ
レス(例えば、110℃、15分間、25kg/c
2 )を行う。さらにカードサイズに打ち抜いたICカ
ードが完成する。なお、オーバーシート53、54には
必要に応じて磁気記録層を形成することもできる。
First, a center core 5 on which desired printing is performed and both surfaces are coated with a urethane-based adhesive for lamination.
Holes for embedding IC modules are formed in predetermined portions of the first and second and the oversheet 53. Here, the center core 5
The hole provided in 2 is formed according to the shape of the reinforcing body 57. Next, the overseat 53, the center core 51,
52 are stacked in this order, the IC module 41 on which the adhesive layer 55 is formed is arranged via the reinforcing sheet 58, the oversheet 54 is stacked, and hot pressing (for example, at 110 ° C. for 15 minutes) is performed in this state. 25kg / c
m 2 ). Furthermore, an IC card punched to a card size is completed. Note that a magnetic recording layer can be formed on the oversheets 53 and 54 as necessary.

【0021】[0021]

【考案の効果】以上のように本考案によれば、カード長
辺方向に曲げにくくするとともに、曲げによる短辺方向
の電極パターン分離部における応力集中の発生緩和ない
し防止し、チップクラックの発生を防止することが可能
となる。
As described above, according to the present invention, it is difficult to bend in the long side direction of the card, and it is also possible to reduce or prevent the occurrence of stress concentration at the electrode pattern separating portion in the short side direction due to the bending, and to reduce the occurrence of chip cracks. This can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本考案のICモジュールの端子部を示す図で
ある。
FIG. 1 is a diagram showing a terminal portion of an IC module according to the present invention.

【図2】 本考案の他の実施例を示す図である。FIG. 2 is a view showing another embodiment of the present invention.

【図3】 ICモジュールを組み込んだICカードを示
す図である。
FIG. 3 is a diagram showing an IC card incorporating an IC module.

【図4】 図4のX−X断面図である。FIG. 4 is a sectional view taken along line XX of FIG. 4;

【図5】 ICモジュールの断面図である。FIG. 5 is a cross-sectional view of the IC module.

【図6】 ICモジュールの従来の端子部を示す図であ
る。
FIG. 6 is a diagram showing a conventional terminal portion of an IC module.

【符号の説明】[Explanation of symbols]

11a〜11f…外部接続端子電極パターン、12a〜
12f…スルーホール、13a〜13d…長辺方向電極
パターン分離部、14a〜14f…短辺方向電極パター
ン分離部、22、23…補強用電極パターン、31a、
31b、31c…電極パターンの分離部、41…ICモ
ジュール、42…磁気記録部、51、52…センターコ
ア、53、54…オーバーシート、55…接着剤層、5
6…電極パターン。
11a to 11f: external connection terminal electrode patterns, 12a to
12f: through hole, 13a to 13d: long side direction electrode pattern separation section, 14a to 14f: short side direction electrode pattern separation section, 22, 23: reinforcing electrode pattern, 31a,
31b, 31c: Separation part of electrode pattern, 41: IC module, 42: Magnetic recording part, 51, 52: Center core, 53, 54: Over sheet, 55: Adhesive layer, 5
6 ... electrode pattern.

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】 長辺方向の電極パターン分離部と短辺方
向の電極パターン分離部とにより複数の電極パターンに
分割され、電極パターンが左右両側に形成された端子部
を有するICモジュールにおいて、長辺方向の電極パタ
ーン分離部は直線状であり、繋ぎ合わされる短辺方向の
左右両側の電極パターン分離部のそれぞれは、互いに対
向する側に向かって凸の円弧状で、かつ長辺方向に連続
した電極パターンを上辺側及び下辺側に形成したことを
特徴とするICモジュール。
1. A is divided into a plurality of electrode patterns by the electrode pattern separating portion and the short side direction of the electrode pattern separation portion in the long side direction, the IC module having a terminal portion in which the electrode patterns are formed on both right and left sides, the length Edge direction electrode pattern
The line separation part is straight, and the short side direction
Each of the left and right electrode pattern separation parts is
Arc-shaped convex toward the opposite side and continuous in the long side direction
An IC module characterized in that the formed electrode patterns are formed on the upper side and the lower side .
JP1993050948U 1993-09-20 1993-09-20 IC module Expired - Lifetime JP2526592Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993050948U JP2526592Y2 (en) 1993-09-20 1993-09-20 IC module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993050948U JP2526592Y2 (en) 1993-09-20 1993-09-20 IC module

Publications (2)

Publication Number Publication Date
JPH0649065U JPH0649065U (en) 1994-07-05
JP2526592Y2 true JP2526592Y2 (en) 1997-02-19

Family

ID=12873052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993050948U Expired - Lifetime JP2526592Y2 (en) 1993-09-20 1993-09-20 IC module

Country Status (1)

Country Link
JP (1) JP2526592Y2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0517269Y2 (en) * 1986-05-15 1993-05-10

Also Published As

Publication number Publication date
JPH0649065U (en) 1994-07-05

Similar Documents

Publication Publication Date Title
KR970010678B1 (en) Lead frame and the package thereof
JP3170199B2 (en) Semiconductor device, method of manufacturing the same, and substrate frame
US20050212107A1 (en) Circuit device and manufacturing method thereof
KR920001689A (en) Semiconductor device and manufacturing method
JP2526592Y2 (en) IC module
JPH081108Y2 (en) IC module
JPH11317472A (en) Semiconductor device and manufacture thereof
JPH081109Y2 (en) IC module with multiple chips
JP2740977B2 (en) Semiconductor device
JP4527292B2 (en) Semiconductor power module
US8590144B2 (en) Method of manufacturing printed circuit board
JPH0786340A (en) Connection of semiconductor element
JP2510520B2 (en) IC card and IC module for IC card
KR101449022B1 (en) Printed circuit board and method for manufacturing thereof
US20240155765A1 (en) Electronic component embedded substrate and manufacturing method therefor
JP2614495B2 (en) Substrate for mounting electronic components
JPH0439026Y2 (en)
JP3147189B2 (en) Lead frame and manufacturing method thereof
JPS61125690A (en) Ic card
JP2000174442A (en) Packaging of electronic component and semiconductor device
US20050005436A1 (en) Method for preparing thin integrated circuits with multiple circuit layers
US20030205793A1 (en) Wire-bonded chip on board package
JPH02174240A (en) Manufacture of semiconductor device
JPH06101488B2 (en) Semiconductor device
JP2000260823A (en) Flexible printed wiring board for mounting semiconductor device