JPH0686325U - Variable capacitor - Google Patents

Variable capacitor

Info

Publication number
JPH0686325U
JPH0686325U JP3374893U JP3374893U JPH0686325U JP H0686325 U JPH0686325 U JP H0686325U JP 3374893 U JP3374893 U JP 3374893U JP 3374893 U JP3374893 U JP 3374893U JP H0686325 U JPH0686325 U JP H0686325U
Authority
JP
Japan
Prior art keywords
electrode
capacitance
oxide film
electrodes
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3374893U
Other languages
Japanese (ja)
Inventor
雅樹 竹内
克彦 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP3374893U priority Critical patent/JPH0686325U/en
Publication of JPH0686325U publication Critical patent/JPH0686325U/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 小形化しても容量減少がなく、かつ、絶縁耐
圧の良好な可変容量コンデンサを提供する。 【構成】 シリコン基板1の表面を熱酸化してパターン
形成後、異方性エッチングにより山形形状の凹凸を形成
する。この凹凸面上に減圧CVD(化学蒸着)で保護膜
としての窒化シリコン膜16を堆積する。この窒化シリコ
ン膜16の一部に下記不純物拡散用の窓開けを行い、硼素
や燐等の不純物の熱拡散を酸化シリコン膜に行って低抵
抗化し、下部電極2として用いる。次いで、この表面に
熱酸化を行って酸化膜3を形成し、この酸化膜3に不純
物を導入しながら堆積し、パターニングを行って犠牲層
13をフッ酸でエッチングして空隙4と凹凸形状の上部電
極5とを形成する。これにより、電極2,5からなる表
面積の大きい可変容量コンデンサ20を得る。
(57) [Summary] [Purpose] To provide a variable capacitance capacitor which has a small capacitance even if it is miniaturized and has a good withstand voltage. [Structure] After the surface of the silicon substrate 1 is thermally oxidized to form a pattern, anisotropic etching is performed to form chevron-shaped irregularities. A silicon nitride film 16 as a protective film is deposited on this uneven surface by low pressure CVD (chemical vapor deposition). A window for impurity diffusion described below is formed in a part of the silicon nitride film 16, and impurities such as boron and phosphorus are thermally diffused in the silicon oxide film to reduce the resistance, and the lower electrode 2 is used. Next, thermal oxidation is performed on this surface to form an oxide film 3, which is deposited while introducing impurities into the oxide film 3 and patterned to perform sacrifice layer.
13 is etched with hydrofluoric acid to form the void 4 and the uneven upper electrode 5. As a result, the variable capacitor 20 including the electrodes 2 and 5 having a large surface area is obtained.

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】[Industrial applications]

本考案は、周波数調整用等に用いられる可変容量コンデンサに関するものであ る。 The present invention relates to a variable capacitor used for frequency adjustment and the like.

【0002】[0002]

【従来の技術】[Prior art]

図6には、従来の周波数調整用の可変容量コンデンサの一例が示されている。 この可変容量コンデンサ15は、平板状の上部電極10と平板状の下部電極11とが空 隙4を介して平行に向かい合っており、上下電極10,11の左右端縁部は固定部12 によって支えられている。この両電極10,11に電圧を加え印加電圧を制御すると 、クーロン力によって電極10,11の電極間隔は可変する。これによって、コンデ ンサ容量の調整が行われる。この容量調整によって、周波数発振回路等での周波 数の微妙な調整が可能となる。 FIG. 6 shows an example of a conventional variable capacitance capacitor for frequency adjustment. In this variable capacitor 15, a flat plate-shaped upper electrode 10 and a flat plate-shaped lower electrode 11 face each other in parallel through a space 4, and the left and right edge portions of the upper and lower electrodes 10 and 11 are supported by a fixed portion 12. Has been. When a voltage is applied to both electrodes 10 and 11 to control the applied voltage, the electrode spacing between electrodes 10 and 11 is changed by the Coulomb force. This adjusts the capacitor capacity. By this capacitance adjustment, it is possible to finely adjust the frequency in a frequency oscillator circuit or the like.

【0003】[0003]

【考案が解決しようとする課題】[Problems to be solved by the device]

ところで、近年、特に回路部品(電子部品)の軽薄短小化に伴い、前記可変容 量コンデンサ15も小形化傾向にある。この従来の可変容量コンデンサ15を小形化 すると、上下電極10,11の電極面積が減少する。ところが、この種のコンデンサ の静電容量の値は、電極面積に比例し、電極間距離に反比例するので、電極面積 が減少すれば、静電容量は小さくなる。そこで、静電容量の減少を防ぐために、 電極間距離を小さくすると、静電容量は電極間距離に反比例して、電極面積が小 さくなっても電極間距離を小さくすることにより静電容量減少を防ぐことは可能 であるが、電極間距離が小さくなると、絶縁耐圧が低下するという新たな問題を 生ずる。 By the way, in recent years, in particular, as the circuit parts (electronic parts) have become lighter, thinner, shorter, and smaller, the variable capacitance capacitor 15 also tends to be downsized. If the conventional variable capacitor 15 is downsized, the electrode areas of the upper and lower electrodes 10 and 11 are reduced. However, the capacitance value of this type of capacitor is proportional to the electrode area and inversely proportional to the inter-electrode distance, so that the capacitance decreases as the electrode area decreases. Therefore, in order to prevent the decrease of the capacitance, if the distance between the electrodes is reduced, the capacitance is inversely proportional to the distance between the electrodes, and the capacitance is reduced by reducing the distance between the electrodes even if the electrode area becomes small. Although it is possible to prevent this, when the distance between the electrodes becomes small, a new problem arises that the dielectric strength voltage decreases.

【0004】 本考案は、上記課題を解決するためになされたものであり、その目的は、小形 化しても容量減少がなく、かつ、絶縁耐圧上も問題がない可変容量コンデンサを 提供することにある。The present invention has been made to solve the above problems, and an object of the present invention is to provide a variable capacitance capacitor that does not decrease in capacitance even if it is miniaturized and has no problem in terms of withstand voltage. is there.

【0005】[0005]

【課題を解決するための手段】[Means for Solving the Problems]

本考案は、上記目的を達成するために、次のように構成されている。すなわち 、本考案は、少くとも対向する一対の電極を有し、この電極への印加電圧制御に より電極間隔を可変して容量調整を行う可変容量コンデンサにおいて、前記対向 する電極の対向電極表面には表面積を大きくして静電容量を大きくするための凹 凸が形成されていることを特徴として構成されている。 The present invention is configured as follows in order to achieve the above object. That is, the present invention is a variable capacitor having at least a pair of electrodes facing each other and adjusting the voltage by controlling the voltage applied to the electrodes to adjust the capacitance. Is characterized in that it has concaves and convexes for increasing the surface area and increasing the capacitance.

【0006】[0006]

【作用】[Action]

対向する一対の電極の対向電極表面にそれぞれ凹凸を設けることにより、電極 の外形寸法を小さくしても電極面積が拡大し、かつ、電極間距離を小さくするこ となく静電容量が大きくなる。これにより、小形の可変容量コンデンサの作製が 達成される。 By providing irregularities on the opposing electrode surfaces of a pair of opposing electrodes, the electrode area is expanded even if the outer dimensions of the electrodes are reduced, and the capacitance increases without reducing the inter-electrode distance. This achieves the production of a small variable capacitor.

【0007】[0007]

【実施例】【Example】

以下、本考案の実施例を図面に基づいて説明する。本考案の可変容量コンデン サは従来例と同様に周波数調整用に使用するもので、対向する一対の電極を有し ており、この電極への印加電圧制御により電極間隔を可変して容量調整を行うも のである。 Embodiments of the present invention will be described below with reference to the drawings. The variable capacitance capacitor of the present invention is used for frequency adjustment as in the conventional example, and has a pair of electrodes facing each other, and the capacitance is adjusted by varying the electrode interval by controlling the voltage applied to this electrode. I will do it.

【0008】 図1には、第1の実施例の可変容量コンデンサの主要部構成が示されている。 この可変容量コンデンサ20はシリコン基板1上に、例えば、硼素や燐等をシリコ ン材に熱拡散した低抵抗の下部電極2を形成し、この下部電極2の中央側には山 形の凹凸面が形成されている。この凹凸形成部の両端側には酸化シリコン(sio2 )等の誘電体からなる固定部12が設けられ、この固定部12上に同様に山形の凹凸 面を形成した上部電極5が下部電極2の対向位置に間隔4を介して搭載されてい る。この上部電極5は下部電極2と同様に、シリコン材に硼素や燐を熱拡散した 低抵抗の電極である。FIG. 1 shows the configuration of the main part of the variable capacitance capacitor of the first embodiment. The variable capacitor 20 has a low-resistance lower electrode 2 formed by thermally diffusing, for example, boron or phosphorus in a silicon material on a silicon substrate 1. The lower electrode 2 has a mountain-shaped uneven surface on the center side. Are formed. Fixing portions 12 made of a dielectric material such as silicon oxide (sio 2 ) are provided on both ends of the unevenness forming portion, and the upper electrode 5 on which the chevron-shaped unevenness surface is similarly formed is formed on the lower electrode 2. It is mounted at a position facing each other with a space of 4. Like the lower electrode 2, the upper electrode 5 is a low resistance electrode formed by thermally diffusing boron or phosphorus in a silicon material.

【0009】 次に、第1の実施例の可変容量コンデンサ20の作製プロセスを図1および図4 に基づいて説明する。まず、シリコン基板{結晶面(100 )面}1の表面を熱酸 化する。このシリコン基板1を図4の(a)に示すようにホトエッチング法で酸 化膜3にパターンを形成し、パターン形成部以外の酸化膜3をフッ酸で除去する 。次いで、図4の(b)に示すように、シリコン基板1を異方性エッチングして シリコン基板1上に山形の凹凸部を形成後、図4の(c)に示されるようにパタ ーン形成部の酸化膜3をフッ酸で除去する。次に、図1に示すように山形を形成 したsi基板1の表面に保護膜として窒化シリコン膜(siN 膜)16を減圧CVD( 化学蒸着)法で堆積する。Next, a manufacturing process of the variable capacitor 20 of the first embodiment will be described with reference to FIGS. 1 and 4. First, the surface of the silicon substrate {crystal face (100) face} 1 is thermally oxidized. As shown in FIG. 4A, a pattern is formed on the oxide film 3 of the silicon substrate 1, and the oxide film 3 other than the pattern forming portion is removed by hydrofluoric acid. Next, as shown in FIG. 4 (b), the silicon substrate 1 is anisotropically etched to form a mountain-shaped uneven portion on the silicon substrate 1, and then the pattern is formed as shown in FIG. 4 (c). The oxide film 3 in the forming portion is removed with hydrofluoric acid. Next, as shown in FIG. 1, a silicon nitride film (siN film) 16 is deposited as a protective film on the surface of the si substrate 1 having a mountain shape by low pressure CVD (chemical vapor deposition).

【0010】 次いで、この窒化シリコン膜16の一部に硼素や燐等の不純物拡散用の窓をホト エッチング法により開孔し、窒化シリコン膜16の下側の酸化シリコン膜に硼素や 燐等の不純物の熱拡散を行って低抵抗の下部電極2を形成する。この加熱を継続 して、酸化シリコン膜3を成長堆積し、固定部12用の堆積層を形成後、この酸化 シリコン膜3に不純物を導入しながら、さらに堆積し、パターニングを行った後 、犠牲層13をフッ酸でエッチング除去して空隙4と山形形状の凹凸面を有する下 部電極2と上部電極5とを形成する。Next, a window for diffusing impurities such as boron and phosphorus is opened in a part of the silicon nitride film 16 by a photoetching method, and the silicon oxide film under the silicon nitride film 16 is covered with a film of boron, phosphorus, etc. Impurities are thermally diffused to form the lower electrode 2 having a low resistance. This heating is continued to grow and deposit the silicon oxide film 3 to form a deposition layer for the fixing portion 12, and then further deposit while introducing impurities into the silicon oxide film 3 and perform patterning. The layer 13 is removed by etching with hydrofluoric acid to form the void 4 and the lower electrode 2 and the upper electrode 5 having the mountain-shaped uneven surface.

【0011】 第1の実施例によれば、対向する一対の電極の対向電極表面に山形形状の凹凸 を形成して表面積を大きくし、静電容量を大きくする構成としたので、電極間距 離を小さくすることなく静電容量を大きくすることができるため、絶縁耐圧が良 好で、かつ、容量調整が容易な可変容量コンデンサを作製することができる。According to the first embodiment, since the mountain-shaped unevenness is formed on the counter electrode surface of the pair of electrodes facing each other to increase the surface area and the electrostatic capacitance, the distance between the electrodes can be increased. Since the capacitance can be increased without reducing the capacitance, it is possible to manufacture a variable capacitance capacitor that has a good withstand voltage and whose capacitance can be easily adjusted.

【0012】 また、電極表面に山形形状の凹凸を形成して静電容量を大きくする構成のため 、山形形状で表面積が大きくなった分だけ電極の外形寸法を小形化することがで き、小形軽量の可変容量コンデンサを作製することができる。In addition, since the mountain-shaped irregularities are formed on the surface of the electrode to increase the capacitance, the external dimensions of the electrode can be reduced by the amount of the increased surface area due to the mountain-shaped structure. A lightweight variable capacitor can be manufactured.

【0013】 図2には、第2の実施例の可変容量コンデンサの要部構成が示されている。こ の可変容量コンデンサ20はシリコン基板1の上面に酸化シリコン膜3が形成され ており、この酸化シリコン膜3の上面に下部金属電極7が設けられている。そし て、この下部電極7上に保護膜としての窒化シリコン膜16が形成されている。こ の窒化シリコン膜16の左右端縁部には酸化シリコン膜3からなる固定部12が形成 され、この固定部12上には窒化シリコン膜16が、窒化シリコン膜16上には上部金 属電極6が形成され、上部電極6上には酸化シリコン膜3が形成されている。FIG. 2 shows the configuration of the main part of the variable capacitance capacitor of the second embodiment. In this variable capacitor 20, a silicon oxide film 3 is formed on the upper surface of a silicon substrate 1, and a lower metal electrode 7 is provided on the upper surface of this silicon oxide film 3. Then, a silicon nitride film 16 as a protective film is formed on the lower electrode 7. A fixed portion 12 made of the silicon oxide film 3 is formed on the left and right edge portions of the silicon nitride film 16, a silicon nitride film 16 is formed on the fixed portion 12, and an upper metal electrode is formed on the silicon nitride film 16. 6 is formed, and the silicon oxide film 3 is formed on the upper electrode 6.

【0014】 第2の実施例の可変容量コンデンサの作製プロセスを図2および図4に基づい て説明する。まず、第1の実施例と同様に、図4の(a),(b),(c)の工 程を進め、シリコン基板1の表面に山形形状の凹凸を形成する。このシリコン基 板1表面を熱酸化して酸化シリコン膜3を形成し、この酸化シリコン膜3上にリ フトオフ法(レジストパターン形成し、パターン上に金属層を蒸着等により形成 後、アセトン等によりレジストを除去する方法)あるいは、エッチング法で金属 の下部電極7を形成する。A manufacturing process of the variable capacitor of the second embodiment will be described with reference to FIGS. First, as in the case of the first embodiment, the steps of FIGS. 4A, 4B, and 4C are advanced to form chevron-shaped irregularities on the surface of the silicon substrate 1. The surface of the silicon substrate 1 is thermally oxidized to form a silicon oxide film 3, and a lift-off method (resist pattern formation is performed on the silicon oxide film 3 and a metal layer is formed on the pattern by vapor deposition or the like, and then with acetone or the like. The metal lower electrode 7 is formed by a method of removing the resist) or an etching method.

【0015】 この下部電極7上に保護膜としての窒化シリコン膜16をプラズマCVDで堆積 し、パターニングを行う。この窒化シリコン膜16上にプラズマCVDで酸化シリ コン膜3を堆積するか、あるいは、この窒化シリコン膜16上にSOG(スピンオ ングラス)をスピンコートして酸化シリコン膜3を形成し、この酸化シリコン膜 3上にプラズマCVDで窒化シリコン膜16を堆積する。次いで、リフトオフ法、 あるいは、エッチング法で金属の上部電極6形成し、この上部電極6上にプラズ マCVDで酸化シリコン膜3を堆積し、パターニング後、犠牲層13をエッチング して空隙4を形成し、可変容量コンデンサを作製する。A silicon nitride film 16 as a protective film is deposited on the lower electrode 7 by plasma CVD and patterned. The silicon oxide film 3 is deposited on the silicon nitride film 16 by plasma CVD, or SOG (spin on glass) is spin-coated on the silicon nitride film 16 to form the silicon oxide film 3. A silicon nitride film 16 is deposited on the film 3 by plasma CVD. Then, a metal upper electrode 6 is formed by a lift-off method or an etching method, a silicon oxide film 3 is deposited on the upper electrode 6 by plasma CVD, and after patterning, the sacrificial layer 13 is etched to form a void 4. Then, a variable capacitor is manufactured.

【0016】 第2の実施例では、対向する一対の電極6,7の電極表面に山形形状の凹凸を 形成して表面積を大きくし、この山形の凹凸面の表面に金属膜を形成する構成と したので、電極間距離を小さくすることなく静電容量を大きくすることができる 。これにより、第1の実施例と同様に絶縁耐圧が良好で、かつ、容量調整が容易 な可変容量コンデンサを作製することができる。In the second embodiment, a mountain-shaped unevenness is formed on the electrode surfaces of the pair of electrodes 6 and 7 facing each other to increase the surface area, and a metal film is formed on the surface of this mountain-shaped uneven surface. Therefore, the capacitance can be increased without reducing the distance between the electrodes. As a result, it is possible to manufacture a variable capacitance capacitor which has a good withstand voltage as in the first embodiment and whose capacitance can be easily adjusted.

【0017】 なお、本考案は、上記実施例に限定されることはなく、様々な実施の態様を採 り得る。例えば、上記実施例では、電極表面の形状を山形状の凹凸で形成したが 、図3に示されるように、頂点をPとし、底面18からなる四角錐形状の凹凸とし てもよく、また、図5に示されるように、結晶面が110 面のシリコン基板1を用 いて、異方性エッチングし、110 面に対して垂直な凹凸形状を形成してもよく、 任意の結晶面のシリコン基板をRIE(反応性イオンエッチング)によってドラ イエッチングし、基板面に対して垂直な凹凸形状を形成してもよく、凹凸の形状 は実施例のものに限定されない。The present invention is not limited to the above-mentioned embodiments, and can take various modes. For example, in the above embodiment, the shape of the electrode surface was formed by mountain-shaped irregularities. However, as shown in FIG. 3, the vertex may be P and the pyramidal irregularities composed of the bottom surface 18 may be formed. As shown in FIG. 5, a silicon substrate 1 having a crystal plane of 110 may be anisotropically etched to form an uneven shape perpendicular to the 110 plane. May be dry-etched by RIE (reactive ion etching) to form an uneven shape perpendicular to the substrate surface, and the uneven shape is not limited to that of the embodiment.

【0018】 また、上記実施例では、一対の対向電極によって可変容量コンデンサを形成し たが、この対向電極を有する容量コンデンサを複数個積層して並列接続し、大容 量の可変容量コンデンサを作製してもよい。Further, in the above embodiment, the variable capacitance capacitor is formed by the pair of counter electrodes. However, a plurality of capacitance capacitors having the counter electrodes are stacked and connected in parallel to manufacture a large capacitance capacitor. You may.

【0019】 さらに、上記実施例では、周波数調整用として説明したが、本考案の可変容量 コンデンサは他の用途にも適用することができる。Furthermore, in the above-mentioned embodiment, the description was made for frequency adjustment, but the variable capacitor of the present invention can be applied to other uses.

【0020】[0020]

【考案の効果】[Effect of device]

本考案は、対向する一対の電極の対向電極表面に凹凸を形成して表面積を大き くし、静電容量を大きくする構成としたので、電極間距離を小さくすることなく 静電容量を大きくすることができるため、絶縁耐圧が良好で、かつ、容量調整が 容易な可変容量コンデンサを得ることができる。 Since the present invention has a structure in which unevenness is formed on the opposite electrode surface of a pair of electrodes facing each other to increase the surface area and increase the electrostatic capacitance, it is possible to increase the electrostatic capacitance without reducing the distance between the electrodes. Therefore, it is possible to obtain a variable capacitance capacitor which has a good withstand voltage and whose capacitance can be easily adjusted.

【0021】 また、電極表面に凹凸を形成して静電容量を大きくする構成としたので、電極 寸法を小形化することができ、小形軽量の可変容量コンデンサを得ることができ る。Further, since the electrode surface is made uneven so as to increase the capacitance, the size of the electrode can be reduced and a small and lightweight variable capacitance capacitor can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1の実施例に係る可変容量コンデンサの要部
構成の斜視説明図である。
FIG. 1 is a perspective explanatory diagram of a main part configuration of a variable capacitor according to a first embodiment.

【図2】第2の実施例に係る可変容量コンデンサの要部
構成の説明図である。
FIG. 2 is an explanatory diagram of a main part configuration of a variable capacitor according to a second embodiment.

【図3】本考案に係る可変容量コンデンサの他構成の電
極形状の説明図である。
FIG. 3 is an explanatory view of an electrode shape of another configuration of the variable capacitor according to the present invention.

【図4】第1および第2の実施例に係る可変容量コンデ
ンサの電極形状の作製プロセスの説明図である。
FIG. 4 is an explanatory diagram of a manufacturing process of an electrode shape of the variable capacitor according to the first and second embodiments.

【図5】本考案に係る可変容量コンデンサの他構成電極
形状の作製プロセスの説明図である。
FIG. 5 is an explanatory view of a manufacturing process of another constituent electrode shape of the variable capacitor according to the present invention.

【図6】従来の可変容量コンデンサの一例の説明図であ
る。
FIG. 6 is an explanatory diagram of an example of a conventional variable capacitor.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 下部電極 3 酸化シリコン膜 4 空隙 5 上部電極 6 上部金属電極 7 下部金属電極 12 固定部 13 犠牲層 16 窒化シリコン膜 20 可変容量コンデンサ 1 Silicon Substrate 2 Lower Electrode 3 Silicon Oxide Film 4 Void 5 Upper Electrode 6 Upper Metal Electrode 7 Lower Metal Electrode 12 Fixed Part 13 Sacrificial Layer 16 Silicon Nitride Film 20 Variable Capacitor

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 少くとも対向する一対の電極を有し、こ
の電極への印加電圧制御により電極間隔を可変して容量
調整を行う可変容量コンデンサにおいて、前記対向する
電極の対向電極表面には表面積を大きくして静電容量を
大きくするための凹凸が形成されていることを特徴とす
る可変容量コンデンサ。
1. A variable capacitance capacitor having at least a pair of electrodes facing each other, the capacitance being adjusted by varying an electrode interval by controlling a voltage applied to the electrodes, wherein a surface area is provided on a surface of the facing electrode of the facing electrode. A variable capacitance capacitor characterized in that irregularities are formed to increase the capacitance to increase the capacitance.
JP3374893U 1993-05-27 1993-05-27 Variable capacitor Pending JPH0686325U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3374893U JPH0686325U (en) 1993-05-27 1993-05-27 Variable capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3374893U JPH0686325U (en) 1993-05-27 1993-05-27 Variable capacitor

Publications (1)

Publication Number Publication Date
JPH0686325U true JPH0686325U (en) 1994-12-13

Family

ID=12395047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3374893U Pending JPH0686325U (en) 1993-05-27 1993-05-27 Variable capacitor

Country Status (1)

Country Link
JP (1) JPH0686325U (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009028269A1 (en) * 2007-08-31 2009-03-05 Omron Corporation Element assembly, and its manufacturing method
JP2010199246A (en) * 2009-02-24 2010-09-09 Toshiba Corp Mems element and method of manufacturing the same
JP5660216B2 (en) * 2011-07-15 2015-01-28 株式会社村田製作所 Thin film device and method for manufacturing thin film device
JP2016538712A (en) * 2013-10-02 2016-12-08 キャベンディッシュ・キネティックス・インコーポレイテッドCavendish Kinetics, Inc. Curved RF electrode for improved CMAX

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009028269A1 (en) * 2007-08-31 2009-03-05 Omron Corporation Element assembly, and its manufacturing method
JP2009059866A (en) * 2007-08-31 2009-03-19 Omron Corp Element assembly and its manufacturing method
JP2010199246A (en) * 2009-02-24 2010-09-09 Toshiba Corp Mems element and method of manufacturing the same
JP5660216B2 (en) * 2011-07-15 2015-01-28 株式会社村田製作所 Thin film device and method for manufacturing thin film device
JPWO2013011864A1 (en) * 2011-07-15 2015-02-23 株式会社村田製作所 Thin film device and method for manufacturing thin film device
JP2016538712A (en) * 2013-10-02 2016-12-08 キャベンディッシュ・キネティックス・インコーポレイテッドCavendish Kinetics, Inc. Curved RF electrode for improved CMAX

Similar Documents

Publication Publication Date Title
US6940367B2 (en) Forming film bulk acoustic resonator filters
US8552512B2 (en) MEMS device and fabrication method thereof
JPH0812901B2 (en) Method for manufacturing semiconductor device
JPH0837314A (en) Silicon diagram and manufacture of silicon pressure sensor
JPH0686325U (en) Variable capacitor
JP2751001B2 (en) Method for forming stack capacitor in semiconductor device
JPH0697371A (en) Capacitor and its manufacture
JP4193232B2 (en) Mechanical quantity sensor
JP2657521B2 (en) Manufacturing method of thin film resonator
US6702637B2 (en) Method of forming a small gap and its application to the fabrication of a lateral FED
JPH0621340A (en) Manufacture of semiconductor device
JPH0632667Y2 (en) Thin film capacitors
JPH0548005A (en) Mis capacity element
JPH05226583A (en) Semiconductor device and manufacture thereof
JPH08195436A (en) Contact hole formation of semiconductor element
JPH04264766A (en) Manufacture of semiconductor device
JPH05190767A (en) Semiconductor device
JPH10337049A (en) Electrostatic small actuator and its manufacture
JP2657530B2 (en) Manufacturing method of thin film resonator
JP2773190B2 (en) Method for manufacturing semiconductor device
JPH05299440A (en) Manufacture of semiconductor device
JPH09237874A (en) Semiocnductor device and its manufacture
KR100329790B1 (en) Method for forming storage electrode
JP2694777B2 (en) Method for manufacturing semiconductor device
JPS6246527A (en) Manufacture of semiconductor device