JPH0686171A - 字幕スーパー信号処理回路 - Google Patents
字幕スーパー信号処理回路Info
- Publication number
- JPH0686171A JPH0686171A JP3168159A JP16815991A JPH0686171A JP H0686171 A JPH0686171 A JP H0686171A JP 3168159 A JP3168159 A JP 3168159A JP 16815991 A JP16815991 A JP 16815991A JP H0686171 A JPH0686171 A JP H0686171A
- Authority
- JP
- Japan
- Prior art keywords
- field
- signal
- memory
- odd
- subtitle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Studio Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 画素数の少ないドットマトリクス映像表示装
置を用いたテレビジョン受像器において、スーパーイン
ポーズされた文字の輪郭を鮮明にし、かつ文字を拡大し
読みやすくすることを目的とする。 【構成】 Ａ／Ｄコンバータ１の出力から、メモリ制御
回路７により各フィールドの字幕スーパー部分のデータ
をメモリ３に記憶させ、記憶された偶数フィールドと奇
数フィールドのデータを各フィールドにおいて１Ｈライ
ン毎に交互に読みだし１フレームの文字のデータに合成
し、各フィールドに挿入することにより、挿入した文字
の輪郭を鮮明にしかつ垂直方向に２倍に拡大し、文字を
読みやすくする効果を有する。
置を用いたテレビジョン受像器において、スーパーイン
ポーズされた文字の輪郭を鮮明にし、かつ文字を拡大し
読みやすくすることを目的とする。 【構成】 Ａ／Ｄコンバータ１の出力から、メモリ制御
回路７により各フィールドの字幕スーパー部分のデータ
をメモリ３に記憶させ、記憶された偶数フィールドと奇
数フィールドのデータを各フィールドにおいて１Ｈライ
ン毎に交互に読みだし１フレームの文字のデータに合成
し、各フィールドに挿入することにより、挿入した文字
の輪郭を鮮明にしかつ垂直方向に２倍に拡大し、文字を
読みやすくする効果を有する。
Description
【０００１】
【産業上の利用分野】本発明は、画素数の少ないドット
マトリクス映像表示装置を用いた、スーパーインポーズ
機能を備えたテレビジョン受像器あるいは映像投写器の
字幕スーパー信号処理回路に関するものである。
マトリクス映像表示装置を用いた、スーパーインポーズ
機能を備えたテレビジョン受像器あるいは映像投写器の
字幕スーパー信号処理回路に関するものである。
【０００２】
【従来の技術】近年、レーザーディスクプレイヤー等の
普及により家庭でも映画ソフト等を楽しむ機会が多くな
ってきた。そのような映画ソフトの中には、アスペクト
比９：２１のシネマスコープサイズの映像のものがあ
り、洋画ソフトではその９：２１の映像の上あるいは下
に日本語訳の字幕スーパーを入れているものがある。こ
のようなソフトをアスペクト比９：１６あるいは９：２
１のワイド画面用の映像表示装置で、画面いっぱいに映
像を映す場合、字幕スーパーが表示できなくなるので、
このようなワイド画面機能を備えたテレビジョンシステ
ムでは字幕スーパーを９：２１の映像の中にはめ込むス
ーパーインポーズ機能を備えているものがある。
普及により家庭でも映画ソフト等を楽しむ機会が多くな
ってきた。そのような映画ソフトの中には、アスペクト
比９：２１のシネマスコープサイズの映像のものがあ
り、洋画ソフトではその９：２１の映像の上あるいは下
に日本語訳の字幕スーパーを入れているものがある。こ
のようなソフトをアスペクト比９：１６あるいは９：２
１のワイド画面用の映像表示装置で、画面いっぱいに映
像を映す場合、字幕スーパーが表示できなくなるので、
このようなワイド画面機能を備えたテレビジョンシステ
ムでは字幕スーパーを９：２１の映像の中にはめ込むス
ーパーインポーズ機能を備えているものがある。
【０００３】また、テレビジョン受像器の大画面化に伴
い、液晶映像表示装置を用いたライトバルブ映像投写器
も既に商品化されている。しかしながら、液晶映像表示
装置の様なドットマトリクス方式の映像表示装置では、
スーパーインポーズ機能を搭載する場合、十分な画素数
があれば問題はないが、例えばＮＴＳＣ方式の場合、偶
数フィールドと奇数フィールドとの映像情報を同一の画
素上に表示しなければならない垂直方向の画素数が２６
０画素以下の普及タイプのドットマトリクス映像表示装
置では、偶数フィールドと奇数フィールドとの映像情報
が画面上で平均化され垂直方向の輪郭がぼける、あるい
はフリッカーとなり、画数の多い漢字では読み取ること
が困難になる。このような普及タイプのドットマトリク
ス映像表示装置を用いたテレビジョンシステムにおいて
も字幕スーパーの文字の品位を向上させ、漢字を読みや
すくすることが課題となっている。
い、液晶映像表示装置を用いたライトバルブ映像投写器
も既に商品化されている。しかしながら、液晶映像表示
装置の様なドットマトリクス方式の映像表示装置では、
スーパーインポーズ機能を搭載する場合、十分な画素数
があれば問題はないが、例えばＮＴＳＣ方式の場合、偶
数フィールドと奇数フィールドとの映像情報を同一の画
素上に表示しなければならない垂直方向の画素数が２６
０画素以下の普及タイプのドットマトリクス映像表示装
置では、偶数フィールドと奇数フィールドとの映像情報
が画面上で平均化され垂直方向の輪郭がぼける、あるい
はフリッカーとなり、画数の多い漢字では読み取ること
が困難になる。このような普及タイプのドットマトリク
ス映像表示装置を用いたテレビジョンシステムにおいて
も字幕スーパーの文字の品位を向上させ、漢字を読みや
すくすることが課題となっている。
【０００４】以下従来の字幕スーパー信号処理回路につ
いて図面を用いて説明する。図４は従来の字幕スーパー
信号処理回路のブロック図を示すものである。図４にお
いて、２１は字幕スーパー信号処理回路へのアナログの
入力Ｙ信号をデジタル信号に変換するためのＡ／Ｄコン
バータである。２２は入力Ｙ信号が偶数フィールドの信
号であるか奇数フィールドの信号であるかを判別し偶数
フィールドであればＨｉを奇数フィールドであればＬｏ
を出力するフィールド判別回路である。２３はＡ／Ｄコ
ンバータ２１でデジタル化されたＹ信号の偶数フィール
ドの字幕スーパー部分のデータを記憶するための偶数フ
ィールドメモリである。２４はＡ／Ｄコンバータ２１で
デジタル化されたＹ信号の奇数フィールドの字幕スーパ
ー部分のデータを記憶するための奇数フィールドメモリ
である。２５は偶数フィールドメモリ２３と奇数フィー
ルドメモリ２４にそれぞれのフィールドのデジタル化さ
れたＹ信号の字幕スーパー部分のデータを記憶させる為
の書き込みパルスを作る書き込みタイミング制御回路で
ある。２６は偶数フィールドメモリ２３に偶数フィール
ドのデータのみを記憶させるため、書き込みタイミング
制御回路２５から出力される書き込みパルスとフィール
ド判別回路２２から出力されるフィールド判別信号との
積をとるＡＮＤゲートである。２７は偶数フィールドメ
モリ２３と奇数フィールドメモリ２４に記憶されたそれ
ぞれのフィールドのデジタル化された字幕スーパー部分
のデータを読み出すための読みだしパルスを作る読みだ
しタイミング制御回路である。２８は偶数フィールドメ
モリ２３に記憶された偶数フィールドのデータを偶数フ
ィールド時にのみ読み出すため、読みだしタイミング制
御回路２７から出力される読みだしパルスとフィールド
判別回路２２から出力されるフィールド判別信号との積
をとるＡＮＤゲートである。２９は偶数フィールドメモ
リ２３のアドレスを設定するためのアドレス制御回路で
ある。３０はフィールド判別回路２２から出力されるフ
ィールド判別信号を反転させるインバータである。３１
は奇数フィールドメモリ２４に奇数フィールドのデータ
のみを記憶させるため、書き込みタイミング制御回路２
５から出力される書き込みパルスとインバータ３０から
出力される反転フィールド判別信号との積をとるＡＮＤ
ゲートである。３２は奇数フィールドメモリ２４に記憶
された奇数フィールドのデータを奇数フィールド時にの
み読み出すため、読みだしタイミング制御回路２７から
出力される読みだしパルスとインバータ３０から出力さ
れる反転フィールド判別信号との積をとるＡＮＤゲート
である。３３は奇数フィールドメモリ２４のアドレスを
設定するためのアドレス制御回路である。３４は偶数フ
ィールドメモリ２３の出力ラインのバッファーであり、
３５は奇数フィールドメモリ２４の出力ラインのバッフ
ァーで、それぞれスイッチ機能をもっておりＡＮＤゲー
ト２８および３２の出力によりそれぞれのフィールドの
データが読み出されているときのみ閉となる。３６はバ
ッファー３４および３５から出力された各フィールドの
字幕スーパーのデータをアナログ信号に変換するＤ／Ａ
コンバータである。３７はＤ／Ａコンバータ３６でアナ
ログ信号に変換された字幕スーパーの信号をアナログの
Ｒ／Ｇ／Ｂ各原色信号に挿入するための原色信号／字幕
スーパー合成回路である。３８は原色信号／字幕スーパ
ー合成回路３７で字幕スーパーを合成されたＲ／Ｇ／Ｂ
各原色信号を映像として表示するドットマトリクス映像
表示装置である。
いて図面を用いて説明する。図４は従来の字幕スーパー
信号処理回路のブロック図を示すものである。図４にお
いて、２１は字幕スーパー信号処理回路へのアナログの
入力Ｙ信号をデジタル信号に変換するためのＡ／Ｄコン
バータである。２２は入力Ｙ信号が偶数フィールドの信
号であるか奇数フィールドの信号であるかを判別し偶数
フィールドであればＨｉを奇数フィールドであればＬｏ
を出力するフィールド判別回路である。２３はＡ／Ｄコ
ンバータ２１でデジタル化されたＹ信号の偶数フィール
ドの字幕スーパー部分のデータを記憶するための偶数フ
ィールドメモリである。２４はＡ／Ｄコンバータ２１で
デジタル化されたＹ信号の奇数フィールドの字幕スーパ
ー部分のデータを記憶するための奇数フィールドメモリ
である。２５は偶数フィールドメモリ２３と奇数フィー
ルドメモリ２４にそれぞれのフィールドのデジタル化さ
れたＹ信号の字幕スーパー部分のデータを記憶させる為
の書き込みパルスを作る書き込みタイミング制御回路で
ある。２６は偶数フィールドメモリ２３に偶数フィール
ドのデータのみを記憶させるため、書き込みタイミング
制御回路２５から出力される書き込みパルスとフィール
ド判別回路２２から出力されるフィールド判別信号との
積をとるＡＮＤゲートである。２７は偶数フィールドメ
モリ２３と奇数フィールドメモリ２４に記憶されたそれ
ぞれのフィールドのデジタル化された字幕スーパー部分
のデータを読み出すための読みだしパルスを作る読みだ
しタイミング制御回路である。２８は偶数フィールドメ
モリ２３に記憶された偶数フィールドのデータを偶数フ
ィールド時にのみ読み出すため、読みだしタイミング制
御回路２７から出力される読みだしパルスとフィールド
判別回路２２から出力されるフィールド判別信号との積
をとるＡＮＤゲートである。２９は偶数フィールドメモ
リ２３のアドレスを設定するためのアドレス制御回路で
ある。３０はフィールド判別回路２２から出力されるフ
ィールド判別信号を反転させるインバータである。３１
は奇数フィールドメモリ２４に奇数フィールドのデータ
のみを記憶させるため、書き込みタイミング制御回路２
５から出力される書き込みパルスとインバータ３０から
出力される反転フィールド判別信号との積をとるＡＮＤ
ゲートである。３２は奇数フィールドメモリ２４に記憶
された奇数フィールドのデータを奇数フィールド時にの
み読み出すため、読みだしタイミング制御回路２７から
出力される読みだしパルスとインバータ３０から出力さ
れる反転フィールド判別信号との積をとるＡＮＤゲート
である。３３は奇数フィールドメモリ２４のアドレスを
設定するためのアドレス制御回路である。３４は偶数フ
ィールドメモリ２３の出力ラインのバッファーであり、
３５は奇数フィールドメモリ２４の出力ラインのバッフ
ァーで、それぞれスイッチ機能をもっておりＡＮＤゲー
ト２８および３２の出力によりそれぞれのフィールドの
データが読み出されているときのみ閉となる。３６はバ
ッファー３４および３５から出力された各フィールドの
字幕スーパーのデータをアナログ信号に変換するＤ／Ａ
コンバータである。３７はＤ／Ａコンバータ３６でアナ
ログ信号に変換された字幕スーパーの信号をアナログの
Ｒ／Ｇ／Ｂ各原色信号に挿入するための原色信号／字幕
スーパー合成回路である。３８は原色信号／字幕スーパ
ー合成回路３７で字幕スーパーを合成されたＲ／Ｇ／Ｂ
各原色信号を映像として表示するドットマトリクス映像
表示装置である。
【０００５】以上のように構成された字幕スーパー信号
処理回路について、以下その動作について図５を用いて
説明する。図５は従来の字幕スーパー信号処理回路のタ
イミングチャートである。まず、字幕スーパー信号処理
回路に入力されたアナログのＹ信号図５（ａ）はＡ／Ｄ
コンバータ２１によりデジタル信号に変換される。また
フィールド判別回路２２は入力されたアナログのＹ信号
が偶数フィールドか奇数フィールドかを判別し、その結
果をフィールド判別信号図５（ｃ）として出力する。
処理回路について、以下その動作について図５を用いて
説明する。図５は従来の字幕スーパー信号処理回路のタ
イミングチャートである。まず、字幕スーパー信号処理
回路に入力されたアナログのＹ信号図５（ａ）はＡ／Ｄ
コンバータ２１によりデジタル信号に変換される。また
フィールド判別回路２２は入力されたアナログのＹ信号
が偶数フィールドか奇数フィールドかを判別し、その結
果をフィールド判別信号図５（ｃ）として出力する。
【０００６】Ａ／Ｄコンバータ２１によりデジタル信号
に変換されたＹ信号は偶数フィールドメモリ２３および
奇数フィールドメモリ２４に送られる。このとき書き込
みタイミング制御回路２５は字幕スーパー部分のデジタ
ル信号を偶数フィールドメモリ２３および奇数フィール
ドメモリ２４に記憶させるため字幕スーパーの位置に合
わせた書き込みタイミングパルス図５（ｄ）をＶパルス
とＨパルスからつくる。この書き込みタイミングパルス
とフィールド判別信号との積をＡＮＤゲート２６でとる
ことにより得られる偶数フィールド書き込みタイミング
パルス図５（ｆ）を偶数フィールドメモリ２３に与える
ことにより偶数フィールドの字幕スーパー部分のデジタ
ル信号を偶数フィールドメモリ２３に記憶させる。奇数
フィールドについても同様に、書き込みタイミングパル
スと、インバータ３０により反転された反転フィールド
判別信号との積をＡＮＤゲート３１でとることにより得
られる奇数フィールド書き込みタイミングパルス図５
（ｈ）を奇数フィールドメモリ２４に与えることにより
奇数フィールドの字幕スーパー部分のデジタル信号を奇
数フィールドメモリ２４に記憶させる。
に変換されたＹ信号は偶数フィールドメモリ２３および
奇数フィールドメモリ２４に送られる。このとき書き込
みタイミング制御回路２５は字幕スーパー部分のデジタ
ル信号を偶数フィールドメモリ２３および奇数フィール
ドメモリ２４に記憶させるため字幕スーパーの位置に合
わせた書き込みタイミングパルス図５（ｄ）をＶパルス
とＨパルスからつくる。この書き込みタイミングパルス
とフィールド判別信号との積をＡＮＤゲート２６でとる
ことにより得られる偶数フィールド書き込みタイミング
パルス図５（ｆ）を偶数フィールドメモリ２３に与える
ことにより偶数フィールドの字幕スーパー部分のデジタ
ル信号を偶数フィールドメモリ２３に記憶させる。奇数
フィールドについても同様に、書き込みタイミングパル
スと、インバータ３０により反転された反転フィールド
判別信号との積をＡＮＤゲート３１でとることにより得
られる奇数フィールド書き込みタイミングパルス図５
（ｈ）を奇数フィールドメモリ２４に与えることにより
奇数フィールドの字幕スーパー部分のデジタル信号を奇
数フィールドメモリ２４に記憶させる。
【０００７】偶数フィールドメモリ２３および奇数フィ
ールドメモリ２４に記憶された字幕スーパーのデータ
は、元の映像信号に合成するためにあらかじめ設定され
たタイミングで読み出す必要がある。そのため読みだし
タイミング制御回路２７でＶパルスとＨパルスとから読
みだしタイミングパルス図５（ｅ）をつくり、フィール
ド判別信号との積をＡＮＤゲート２８でとることにより
偶数フィールド読みだしタイミングパルス図５（ｇ）
を、反転フィールド判別信号との積をＡＮＤゲート３２
でとることにより奇数フィールド読みだしタイミングパ
ルス図５（ｉ）をつくっている。そして、それぞれ偶数
フィールドメモリ２３および奇数フィールドメモリ２４
に与えることにより、偶数フィールドの字幕スーパーの
データは次の偶数フィールドのあらかじめ設定されたタ
イミングで読み出され、奇数フィールドの字幕スーパー
のデータは次の奇数フィールドのあらかじめ設定された
タイミングで読み出される。読み出された字幕スーパー
のデータはそれぞれバッファー３４および３５を経てＤ
／Ａコンバータ３６でもう一度アナログ信号に変換され
て、原色信号／字幕スーパー合成回路３７でアナログの
Ｒ／Ｇ／Ｂ原色信号と合成される。すなわち２ｎフィー
ルドで抜き取られた字幕スーパーは２ｎ＋２フィールド
の映像の中に挿入され、２ｎ＋１フィールドで抜き取ら
れた字幕スーパーは２ｎ＋３フィールドの映像の中に挿
入され、スーパーインポーズされる。そしてスーパーイ
ンポーズされたＲ／Ｇ／Ｂ原色信号は、ドットマトリク
ス映像表示装置３８に送られ、映像として表示される。
ールドメモリ２４に記憶された字幕スーパーのデータ
は、元の映像信号に合成するためにあらかじめ設定され
たタイミングで読み出す必要がある。そのため読みだし
タイミング制御回路２７でＶパルスとＨパルスとから読
みだしタイミングパルス図５（ｅ）をつくり、フィール
ド判別信号との積をＡＮＤゲート２８でとることにより
偶数フィールド読みだしタイミングパルス図５（ｇ）
を、反転フィールド判別信号との積をＡＮＤゲート３２
でとることにより奇数フィールド読みだしタイミングパ
ルス図５（ｉ）をつくっている。そして、それぞれ偶数
フィールドメモリ２３および奇数フィールドメモリ２４
に与えることにより、偶数フィールドの字幕スーパーの
データは次の偶数フィールドのあらかじめ設定されたタ
イミングで読み出され、奇数フィールドの字幕スーパー
のデータは次の奇数フィールドのあらかじめ設定された
タイミングで読み出される。読み出された字幕スーパー
のデータはそれぞれバッファー３４および３５を経てＤ
／Ａコンバータ３６でもう一度アナログ信号に変換され
て、原色信号／字幕スーパー合成回路３７でアナログの
Ｒ／Ｇ／Ｂ原色信号と合成される。すなわち２ｎフィー
ルドで抜き取られた字幕スーパーは２ｎ＋２フィールド
の映像の中に挿入され、２ｎ＋１フィールドで抜き取ら
れた字幕スーパーは２ｎ＋３フィールドの映像の中に挿
入され、スーパーインポーズされる。そしてスーパーイ
ンポーズされたＲ／Ｇ／Ｂ原色信号は、ドットマトリク
ス映像表示装置３８に送られ、映像として表示される。
【０００８】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の構成では、液晶映像表示装置の様なドットマ
トリクス方式の映像表示装置に用いる場合、十分な画素
数があれば問題はないが、偶数フィールドと奇数フィー
ルドとの映像信号を同一の画素上に表示しなければなら
ない、例えばＮＴＳＣ方式であるならば垂直方向の画素
数が２６０画素以下の普及タイプのドットマトリクス映
像表示装置では、偶数フィールドと奇数フィールドとの
映像情報が画面上で平均化され、垂直方向の白と黒の境
目に灰色になる画素が現れる場合があり輪郭がぼける、
あるいはフリッカーが現れるという問題点を有してい
た。
うな従来の構成では、液晶映像表示装置の様なドットマ
トリクス方式の映像表示装置に用いる場合、十分な画素
数があれば問題はないが、偶数フィールドと奇数フィー
ルドとの映像信号を同一の画素上に表示しなければなら
ない、例えばＮＴＳＣ方式であるならば垂直方向の画素
数が２６０画素以下の普及タイプのドットマトリクス映
像表示装置では、偶数フィールドと奇数フィールドとの
映像情報が画面上で平均化され、垂直方向の白と黒の境
目に灰色になる画素が現れる場合があり輪郭がぼける、
あるいはフリッカーが現れるという問題点を有してい
た。
【０００９】本発明は上記問題点を解決するもので、偶
数フィールドと奇数フィールドとの映像信号を同一の画
素上に表示しなければならない、例えばＮＴＳＣ方式で
あるならば垂直方向の画素数が２６０画素以下の普及タ
イプのドットマトリクス映像表示装置を用いる場合に、
スーパーインポーズされた字幕スーパーの文字の輪郭を
はっきりさせるとともに文字を垂直方向に２倍に拡大
し、文字を読みやすくする字幕スーパー信号処理回路を
提供することを目的としている。
数フィールドと奇数フィールドとの映像信号を同一の画
素上に表示しなければならない、例えばＮＴＳＣ方式で
あるならば垂直方向の画素数が２６０画素以下の普及タ
イプのドットマトリクス映像表示装置を用いる場合に、
スーパーインポーズされた字幕スーパーの文字の輪郭を
はっきりさせるとともに文字を垂直方向に２倍に拡大
し、文字を読みやすくする字幕スーパー信号処理回路を
提供することを目的としている。
【００１０】
【課題を解決するための手段】本発明の字幕スーパー信
号処理回路は上記目的を達成するために、アナログの映
像信号をデジタル信号に変換するＡ／Ｄコンバータと、
デジタル化された映像信号から偶数フィールドと奇数フ
ィールドの字幕スーパー部分のデータを記憶するための
メモリと、偶数フィールドと奇数フィールドの字幕スー
パー部分のデータをメモリに記憶させかつ偶数と奇数と
の全フィールドに於いてメモリに記憶された偶数と奇数
とのフィールドのデータを１Ｈラインずつ交互に読み出
すためのメモリ制御回路と、メモリより読み出されたデ
ジタル信号をアナログ信号に変換するＤ／Ａコンバータ
と、処理された字幕スーパーの文字信号を元の映像信号
に挿入する合成回路とから成る構成を有している。
号処理回路は上記目的を達成するために、アナログの映
像信号をデジタル信号に変換するＡ／Ｄコンバータと、
デジタル化された映像信号から偶数フィールドと奇数フ
ィールドの字幕スーパー部分のデータを記憶するための
メモリと、偶数フィールドと奇数フィールドの字幕スー
パー部分のデータをメモリに記憶させかつ偶数と奇数と
の全フィールドに於いてメモリに記憶された偶数と奇数
とのフィールドのデータを１Ｈラインずつ交互に読み出
すためのメモリ制御回路と、メモリより読み出されたデ
ジタル信号をアナログ信号に変換するＤ／Ａコンバータ
と、処理された字幕スーパーの文字信号を元の映像信号
に挿入する合成回路とから成る構成を有している。
【００１１】
【作用】本発明は上記した構成により、映像信号から字
幕スーパー部分の映像信号を取り出し、取り出した映像
信号を偶数フィールドと奇数フィールドとに分けてメモ
リにそれぞれ記憶させ、取り出した文字を挿入する位置
に合わせてあらかじめ設定されたタイミングで偶数と奇
数の全フィールドで偶数フィールドと奇数フィールドの
字幕スーパー部分の映像信号を１Ｈラインずつ交互に読
みだし、元の映像信号に挿入するため、挿入された文字
は垂直方向に２倍に拡大され、字幕スーパーの文字を表
示するドットマトリクス映像表示装置の１つ１つの画素
には偶数フィールドと奇数フィールドとで同一の情報が
与えられることになる。そのため、それぞれの画素で偶
数フィールドと奇数フィールドとの情報が平均化され輪
郭が不鮮明になったり、あるいはフリッカーのため文字
が見にくくなったりすることを防ぎ、拡大されなおかつ
輪郭が鮮明な読みやすい文字を映すことができるもので
ある。
幕スーパー部分の映像信号を取り出し、取り出した映像
信号を偶数フィールドと奇数フィールドとに分けてメモ
リにそれぞれ記憶させ、取り出した文字を挿入する位置
に合わせてあらかじめ設定されたタイミングで偶数と奇
数の全フィールドで偶数フィールドと奇数フィールドの
字幕スーパー部分の映像信号を１Ｈラインずつ交互に読
みだし、元の映像信号に挿入するため、挿入された文字
は垂直方向に２倍に拡大され、字幕スーパーの文字を表
示するドットマトリクス映像表示装置の１つ１つの画素
には偶数フィールドと奇数フィールドとで同一の情報が
与えられることになる。そのため、それぞれの画素で偶
数フィールドと奇数フィールドとの情報が平均化され輪
郭が不鮮明になったり、あるいはフリッカーのため文字
が見にくくなったりすることを防ぎ、拡大されなおかつ
輪郭が鮮明な読みやすい文字を映すことができるもので
ある。
【００１２】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
しながら説明する。
【００１３】図１において、１は字幕スーパー信号処理
回路へのアナログの入力Ｙ信号をデジタル信号に変換す
るためのＡ／Ｄコンバータである。２は入力Ｙ信号が偶
数フィールドの信号であるか奇数フィールドの信号であ
るかを判別し偶数フィールドであればＨｉを奇数フィー
ルドであればＬｏのフィールド判別信号を出力するフィ
ールド判別回路である。３はＡ／Ｄコンバータ１でデジ
タル化されたＹ信号の偶数フィールドと奇数フィールド
の字幕スーパー部分のデータをそれぞれ記憶するための
メモリである。４はメモリ３にデジタル化されたＹ信号
の字幕スーパー部分のデータを記憶させる為の書き込み
パルスを作る書き込みタイミング制御回路である。５は
メモリ３に記憶されたデジタル化された字幕スーパー部
分のデータを読み出すための読みだしパルスを作る読み
だしタイミング制御回路である。６はメモリ３に字幕ス
ーパー部分のデータが書き込まれる際に偶数フィールド
と奇数フィールドとで別々に記憶するようにアドレスを
設定しかつデータを読み出す際には偶数フィールドのデ
ータと奇数フィールドのデータを１Ｈラインずつ交互に
読み出すようにアドレスを設定するアドレス制御回路で
ある。７は書き込みタイミング制御回路４と読みだしタ
イミング制御回路５とアドレス制御回路６とで構成され
たメモリ制御回路である。８はメモリ３から出力された
字幕スーパー部分のデータをアナログ信号に変換するＤ
／Ａコンバータである。９はＤ／Ａコンバータ８でアナ
ログ信号に変換された字幕スーパーの信号をアナログの
Ｒ／Ｇ／Ｂ各原色信号に挿入するための原色信号／字幕
スーパー合成回路である。１０は原色信号／字幕スーパ
ー合成回路９で字幕スーパーを合成されたＲ／Ｇ／Ｂ各
原色信号を映像として表示するドットマトリクス映像表
示装置である。
回路へのアナログの入力Ｙ信号をデジタル信号に変換す
るためのＡ／Ｄコンバータである。２は入力Ｙ信号が偶
数フィールドの信号であるか奇数フィールドの信号であ
るかを判別し偶数フィールドであればＨｉを奇数フィー
ルドであればＬｏのフィールド判別信号を出力するフィ
ールド判別回路である。３はＡ／Ｄコンバータ１でデジ
タル化されたＹ信号の偶数フィールドと奇数フィールド
の字幕スーパー部分のデータをそれぞれ記憶するための
メモリである。４はメモリ３にデジタル化されたＹ信号
の字幕スーパー部分のデータを記憶させる為の書き込み
パルスを作る書き込みタイミング制御回路である。５は
メモリ３に記憶されたデジタル化された字幕スーパー部
分のデータを読み出すための読みだしパルスを作る読み
だしタイミング制御回路である。６はメモリ３に字幕ス
ーパー部分のデータが書き込まれる際に偶数フィールド
と奇数フィールドとで別々に記憶するようにアドレスを
設定しかつデータを読み出す際には偶数フィールドのデ
ータと奇数フィールドのデータを１Ｈラインずつ交互に
読み出すようにアドレスを設定するアドレス制御回路で
ある。７は書き込みタイミング制御回路４と読みだしタ
イミング制御回路５とアドレス制御回路６とで構成され
たメモリ制御回路である。８はメモリ３から出力された
字幕スーパー部分のデータをアナログ信号に変換するＤ
／Ａコンバータである。９はＤ／Ａコンバータ８でアナ
ログ信号に変換された字幕スーパーの信号をアナログの
Ｒ／Ｇ／Ｂ各原色信号に挿入するための原色信号／字幕
スーパー合成回路である。１０は原色信号／字幕スーパ
ー合成回路９で字幕スーパーを合成されたＲ／Ｇ／Ｂ各
原色信号を映像として表示するドットマトリクス映像表
示装置である。
【００１４】以上のように構成された字幕スーパー信号
処理回路について、図２を用いてその動作を説明する。
まず、字幕スーパー信号処理回路に入力されたアナログ
のＹ信号図２（ａ）はＡ／Ｄコンバータ１によりデジタ
ル信号に変換される。またフィールド判別回路２は入力
されたアナログのＹ信号が偶数フィールドか奇数フィー
ルドかを判別し、その結果をフィールド判別信号図２
（ｃ）として出力する。
処理回路について、図２を用いてその動作を説明する。
まず、字幕スーパー信号処理回路に入力されたアナログ
のＹ信号図２（ａ）はＡ／Ｄコンバータ１によりデジタ
ル信号に変換される。またフィールド判別回路２は入力
されたアナログのＹ信号が偶数フィールドか奇数フィー
ルドかを判別し、その結果をフィールド判別信号図２
（ｃ）として出力する。
【００１５】Ａ／Ｄコンバータ１によりデジタル信号に
変換されたＹ信号はメモリ３に送られる。このとき書き
込みタイミング制御回路４は字幕スーパー部分のデジタ
ル信号をメモリ３に記憶させるため字幕スーパーの位置
に合わせた書き込みタイミングパルス図２（ｄ）をＶパ
ルスとＨパルスからつくる。この書き込みタイミングパ
ルスはメモリ３とアドレス制御回路６に送られ、メモリ
３を書き込みモードにし同時にアドレス制御回路６を動
作させる。このときアドレス制御回路６はフィールド判
別信号により、メモリ３に記憶するデータが偶数フィー
ルドのデータか奇数フィールドのデータかを判断し、そ
れぞれのデータが重ならないようにアドレスを設定し、
メモリ３に記憶させる。メモリ３に記憶された字幕スー
パーのデータは、元の映像信号に挿入するために挿入す
る位置に合わせてあらかじめ設定されたタイミングで読
み出す必要がある。そのため読みだしタイミング制御回
路５でＶパルスとＨパルスとから読みだしタイミングパ
ルス図２（ｅ）をつくり、メモリ３とアドレス制御回路
６に与えることにより、メモリ３を読みだしモードにし
同時にアドレス制御回路６を動作させる。このときアド
レス制御回路６は、Ｈパルスをを基準に、メモリ３に記
憶された偶数フィールドの字幕スーパー部分のデータと
奇数フィールドの字幕スーパー部分のデータとを１Ｈラ
イン毎に交互に読み出すようにアドレスを設定し、メモ
リ３からデータを読み出す。読み出された字幕スーパー
部分のデータはＤ／Ａコンバータ８でもう一度アナログ
信号に変換されて、原色信号／字幕スーパー合成回路９
でアナログのＲ／Ｇ／Ｂ原色信号と合成され、ドットマ
トリクス映像表示装置１０に送られ映像として表示され
る。すなわち２ｎフィールドと２ｎ＋１フィールドで抜
き取られた字幕スーパーの文字は１フレームの文字とし
て合成され、２ｎ＋２フィールドの映像の中に挿入され
る。２ｎ＋３フィールドの映像には、２ｎ＋１フィール
ドと２ｎ＋２フィールドから抜き取られた字幕スーパー
の文字が１フレームの文字として合成されて、挿入され
る。１つのフィールドに２つのフィールドの文字の信号
を１Ｈラインずつ交互に挿入するため、映像に挿入され
た文字は垂直方向に２倍拡大される。また、文字が静止
している場合、ドットマトリクス映像表示装置１０の画
素のうち、挿入された文字を表示している画素において
は、１つ１つの画素に、偶数フィールドと奇数フィール
ドとで同一の情報が与えられることになる。よって、そ
れぞれの画素で偶数フィールドと奇数フィールドとの情
報が平均化され輪郭が不鮮明になったり、あるいはフリ
ッカーのため文字が見にくくなったりすることがなくな
る。このため文字が拡大され、文字の輪郭が鮮明な読み
やすい文字を映すことができる。
変換されたＹ信号はメモリ３に送られる。このとき書き
込みタイミング制御回路４は字幕スーパー部分のデジタ
ル信号をメモリ３に記憶させるため字幕スーパーの位置
に合わせた書き込みタイミングパルス図２（ｄ）をＶパ
ルスとＨパルスからつくる。この書き込みタイミングパ
ルスはメモリ３とアドレス制御回路６に送られ、メモリ
３を書き込みモードにし同時にアドレス制御回路６を動
作させる。このときアドレス制御回路６はフィールド判
別信号により、メモリ３に記憶するデータが偶数フィー
ルドのデータか奇数フィールドのデータかを判断し、そ
れぞれのデータが重ならないようにアドレスを設定し、
メモリ３に記憶させる。メモリ３に記憶された字幕スー
パーのデータは、元の映像信号に挿入するために挿入す
る位置に合わせてあらかじめ設定されたタイミングで読
み出す必要がある。そのため読みだしタイミング制御回
路５でＶパルスとＨパルスとから読みだしタイミングパ
ルス図２（ｅ）をつくり、メモリ３とアドレス制御回路
６に与えることにより、メモリ３を読みだしモードにし
同時にアドレス制御回路６を動作させる。このときアド
レス制御回路６は、Ｈパルスをを基準に、メモリ３に記
憶された偶数フィールドの字幕スーパー部分のデータと
奇数フィールドの字幕スーパー部分のデータとを１Ｈラ
イン毎に交互に読み出すようにアドレスを設定し、メモ
リ３からデータを読み出す。読み出された字幕スーパー
部分のデータはＤ／Ａコンバータ８でもう一度アナログ
信号に変換されて、原色信号／字幕スーパー合成回路９
でアナログのＲ／Ｇ／Ｂ原色信号と合成され、ドットマ
トリクス映像表示装置１０に送られ映像として表示され
る。すなわち２ｎフィールドと２ｎ＋１フィールドで抜
き取られた字幕スーパーの文字は１フレームの文字とし
て合成され、２ｎ＋２フィールドの映像の中に挿入され
る。２ｎ＋３フィールドの映像には、２ｎ＋１フィール
ドと２ｎ＋２フィールドから抜き取られた字幕スーパー
の文字が１フレームの文字として合成されて、挿入され
る。１つのフィールドに２つのフィールドの文字の信号
を１Ｈラインずつ交互に挿入するため、映像に挿入され
た文字は垂直方向に２倍拡大される。また、文字が静止
している場合、ドットマトリクス映像表示装置１０の画
素のうち、挿入された文字を表示している画素において
は、１つ１つの画素に、偶数フィールドと奇数フィール
ドとで同一の情報が与えられることになる。よって、そ
れぞれの画素で偶数フィールドと奇数フィールドとの情
報が平均化され輪郭が不鮮明になったり、あるいはフリ
ッカーのため文字が見にくくなったりすることがなくな
る。このため文字が拡大され、文字の輪郭が鮮明な読み
やすい文字を映すことができる。
【００１６】本実施例による字幕スーパー信号処理回路
を用いた場合のスーパーインポーズされた文字のドット
マトリクス映像表示装置での表示結果と、従来の字幕ス
ーパー信号処理回路を用いた場合のスーパーインポーズ
された文字のドットマトリクス映像表示装置での表示結
果を図３に比較して示している。
を用いた場合のスーパーインポーズされた文字のドット
マトリクス映像表示装置での表示結果と、従来の字幕ス
ーパー信号処理回路を用いた場合のスーパーインポーズ
された文字のドットマトリクス映像表示装置での表示結
果を図３に比較して示している。
【００１７】
【図３】この図３から明らかなように、本実施例による
字幕スーパー信号処理回路を用いた場合のスーパーイン
ポーズされた文字には、白と黒の境目に灰色の画素がで
きず、鮮明な輪郭が得られるという点で優れた効果が得
られる。また文字は垂直方向に２倍に拡大される。
字幕スーパー信号処理回路を用いた場合のスーパーイン
ポーズされた文字には、白と黒の境目に灰色の画素がで
きず、鮮明な輪郭が得られるという点で優れた効果が得
られる。また文字は垂直方向に２倍に拡大される。
【００１８】なお、実施例において、Ａ／Ｄコンバータ
１の入力はＹ信号としているが、原色信号でもよい。ま
た、原色信号／字幕スーパー合成回路９で字幕スーパー
部分の信号を原色信号に挿入しているが、Ｙ信号に挿入
してもよいことはいうまでもない。
１の入力はＹ信号としているが、原色信号でもよい。ま
た、原色信号／字幕スーパー合成回路９で字幕スーパー
部分の信号を原色信号に挿入しているが、Ｙ信号に挿入
してもよいことはいうまでもない。
【００１９】以上のように本実施例によれば、アナログ
の映像信号をデジタル信号に変換するＡ／Ｄコンバータ
１と、デジタル化された映像信号から偶数フィールドと
奇数フィールドの字幕スーパー部分のデータを記憶する
ためのメモリ３と、偶数フィールドと奇数フィールドの
字幕スーパー部分のデータをメモリ３に記憶させかつ偶
数と奇数との全フィールドに於いてメモリ３に記憶され
た偶数と奇数とのフィールドのデータを１Ｈラインずつ
交互に読み出すためのメモリ制御回路７と、メモリ３よ
り読み出されたデジタル信号をアナログ信号に変換する
Ｄ／Ａコンバータ８と、処理された字幕スーパーの文字
信号を元の映像信号に挿入する原色信号／字幕スーパー
合成回路９とを設けることにより、拡大されかつ、文字
の輪郭が鮮明な読みやすい文字を映すことができる。
の映像信号をデジタル信号に変換するＡ／Ｄコンバータ
１と、デジタル化された映像信号から偶数フィールドと
奇数フィールドの字幕スーパー部分のデータを記憶する
ためのメモリ３と、偶数フィールドと奇数フィールドの
字幕スーパー部分のデータをメモリ３に記憶させかつ偶
数と奇数との全フィールドに於いてメモリ３に記憶され
た偶数と奇数とのフィールドのデータを１Ｈラインずつ
交互に読み出すためのメモリ制御回路７と、メモリ３よ
り読み出されたデジタル信号をアナログ信号に変換する
Ｄ／Ａコンバータ８と、処理された字幕スーパーの文字
信号を元の映像信号に挿入する原色信号／字幕スーパー
合成回路９とを設けることにより、拡大されかつ、文字
の輪郭が鮮明な読みやすい文字を映すことができる。
【００２０】
【発明の効果】以上の実施例から明らかなように、本発
明によればアナログの映像信号をデジタル信号に変換す
るＡ／Ｄコンバータと、デジタル化された映像信号から
偶数フィールドと奇数フィールドの字幕スーパー部分の
データを記憶するためのメモリと、偶数フィールドと奇
数フィールドの字幕スーパー部分のデータをメモリに記
憶させかつ偶数と奇数との全フィールドに於いてメモリ
に記憶された偶数と奇数とのフィールドのデータを１Ｈ
ラインずつ交互に読み出すためのメモリ制御回路と、メ
モリより読み出されたデジタル信号をアナログ信号に変
換するＤ／Ａコンバータと、処理された字幕スーパーの
文字信号を元の映像信号に挿入する原色信号／字幕スー
パー合成回路とを設けることにより、例えば、ＮＴＳＣ
方式であるならば偶数フィールドと奇数フィールドとの
映像情報を同一の画素上に表示しなければならない垂直
方向の画素数が２６０画素以下のドットマトリクス映像
表示装置に映像を表示する場合においても、拡大され、
かつ、文字の輪郭が鮮明な読みやすい文字を映すことが
可能な字幕スーパー信号処理回路を提供できる。同様
に、ＰＡＬやＳＥＣＡＭ方式の映像信号においても、例
えば垂直方向の画素数が３１２画素以下のドットマトリ
クス映像表示装置においても同様の効果が得られる。
明によればアナログの映像信号をデジタル信号に変換す
るＡ／Ｄコンバータと、デジタル化された映像信号から
偶数フィールドと奇数フィールドの字幕スーパー部分の
データを記憶するためのメモリと、偶数フィールドと奇
数フィールドの字幕スーパー部分のデータをメモリに記
憶させかつ偶数と奇数との全フィールドに於いてメモリ
に記憶された偶数と奇数とのフィールドのデータを１Ｈ
ラインずつ交互に読み出すためのメモリ制御回路と、メ
モリより読み出されたデジタル信号をアナログ信号に変
換するＤ／Ａコンバータと、処理された字幕スーパーの
文字信号を元の映像信号に挿入する原色信号／字幕スー
パー合成回路とを設けることにより、例えば、ＮＴＳＣ
方式であるならば偶数フィールドと奇数フィールドとの
映像情報を同一の画素上に表示しなければならない垂直
方向の画素数が２６０画素以下のドットマトリクス映像
表示装置に映像を表示する場合においても、拡大され、
かつ、文字の輪郭が鮮明な読みやすい文字を映すことが
可能な字幕スーパー信号処理回路を提供できる。同様
に、ＰＡＬやＳＥＣＡＭ方式の映像信号においても、例
えば垂直方向の画素数が３１２画素以下のドットマトリ
クス映像表示装置においても同様の効果が得られる。
【図１】本発明の一実施例における字幕スーパー信号処
理回路のブロック図
理回路のブロック図
【図２】本発明の一実施例における字幕スーパー信号処
理回路のタイミングチャート
理回路のタイミングチャート
【図３】本発明の一実施例における字幕スーパー信号処
理回路の表示結果を示す模式図
理回路の表示結果を示す模式図
【図４】従来の字幕スーパー信号処理回路のブロック図
【図５】従来の字幕スーパー信号処理回路のタイミング
チャート
チャート
１ Ａ／Ｄコンバータ ２ フィールド判別回路 ３ メモリ ４ 書き込みタイミング制御回路 ５ 読みだしタイミング制御回路 ６ アドレス制御回路 ７ メモリ制御回路 ８ Ｄ／Ａコンバータ ９ 原色信号／字幕スーパー合成回路 １０ ドットマトリクス映像表示装置 ２１ Ａ／Ｄコンバータ ２２ フィールド判別回路 ２３ 偶数フィールドメモリ ２４ 奇数フィールドメモリ ２５ 書き込みタイミング制御回路 ２６ ＡＮＤゲート ２７ 読みだしタイミング制御回路 ２８ ＡＮＤゲート ２９ アドレス制御回路 ３０ インバータ ３１ ＡＮＤゲート ３２ ＡＮＤゲート ３３ アドレス制御回路 ３４ バッファー ３５ バッファー ３６ Ｄ／Ａコンバータ ３７ 原色信号／字幕スーパー合成回路 ３８ ドットマトリクス映像表示装置
Claims (3)
- 【請求項１】 偶数フィールドと奇数フィールドとの映
像信号を同一の画素上に表示するドットマトリクス映像
表示装置を備えたテレビジョン受像器において映像の字
幕スーパーの文字を垂直方向に拡大するために、アナロ
グの映像信号をデジタル信号に変換するＡ／Ｄコンバー
タと、デジタル化された映像信号から偶数フィールドと
奇数フィールドの字幕スーパー部分のデータを記憶する
ためのメモリと、偶数フィールドと奇数フィールドの字
幕スーパー部分のデータをメモリに記憶させかつ偶数と
奇数との全フィールドに於いてメモリに記憶された偶数
と奇数とのフィールドのデータを１Ｈラインずつ交互に
読み出すためのメモリ制御回路と、メモリより読み出さ
れたデジタル信号をアナログ信号に変換するＤ／Ａコン
バータと、処理された字幕スーパーの文字信号を元の映
像信号に挿入する合成回路とを備えた字幕スーパー信号
処理回路。 - 【請求項２】 入力した映像信号が偶数フィールドであ
るか奇数フィールドであるかを判別するフィールド判別
回路を備えた請求項１記載の字幕スーパー信号処理回
路。 - 【請求項３】 映像信号の字幕スーパーの文字を画面上
の任意の位置に移動することのできる機能を備えた請求
項１記載の字幕スーパー信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3168159A JP2929778B2 (ja) | 1991-07-09 | 1991-07-09 | 字幕スーパー信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3168159A JP2929778B2 (ja) | 1991-07-09 | 1991-07-09 | 字幕スーパー信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0686171A true JPH0686171A (ja) | 1994-03-25 |
| JP2929778B2 JP2929778B2 (ja) | 1999-08-03 |
Family
ID=15862908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3168159A Expired - Fee Related JP2929778B2 (ja) | 1991-07-09 | 1991-07-09 | 字幕スーパー信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2929778B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008042726A (ja) * | 2006-08-09 | 2008-02-21 | Matsushita Electric Ind Co Ltd | 映像表示装置 |
-
1991
- 1991-07-09 JP JP3168159A patent/JP2929778B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008042726A (ja) * | 2006-08-09 | 2008-02-21 | Matsushita Electric Ind Co Ltd | 映像表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2929778B2 (ja) | 1999-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5633687A (en) | Method and system for providing an interlaced image on an display | |
| JP2533393B2 (ja) | Ｎｔｓｃ―ｈｄコンバ―タ | |
| US5557302A (en) | Method and apparatus for displaying video data on a computer display | |
| US5471249A (en) | Scan converting apparatus for transferring subtitles on a screen | |
| US7495704B2 (en) | Method and apparatus for displaying frame rate altered video on interlaced display device | |
| KR950002662B1 (ko) | 2화면 텔레비젼 수상기 | |
| JP2593427B2 (ja) | 画像処理装置 | |
| JP2000152191A (ja) | ノンインターレース画像表示処理装置及び表示処理方法 | |
| JP2929778B2 (ja) | 字幕スーパー信号処理回路 | |
| JP2924611B2 (ja) | テレビジョン受像機及びオンスクリーン信号発生装置 | |
| JPH0670234A (ja) | 字幕スーパー信号処理回路 | |
| JPH02107080A (ja) | テレビジョン受像機 | |
| JP3244362B2 (ja) | テレビジョン受信機 | |
| JP2549029B2 (ja) | 映像信号表示装置 | |
| JP2812731B2 (ja) | ビデオディスプレイ装置 | |
| JPH03113977A (ja) | 映像表示装置 | |
| JPS6047792B2 (ja) | ２画面カラ−テレビジヨン受信機 | |
| JP3061851B2 (ja) | 表示装置 | |
| JPH08163469A (ja) | 画像表示装置 | |
| JP2001203955A (ja) | ２画面表示方法とその表示装置 | |
| JPS61159881A (ja) | テレビジヨン伝送方式 | |
| JP3043198B2 (ja) | 走査変換回路 | |
| JPS61159872A (ja) | ビデオカメラ | |
| JPH05191789A (ja) | 文字多重受信装置 | |
| JPH1031461A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |