JPH0685819A - コンピュータシステム - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 複数のラインカードに共用リソースとして有
効に機能するルックアップデータベースを有し、かつそ
れらの間に高いバストラフィックを与える。 【構成】 インターロック方式のコンピュータシステム
は、データ伝送ライン６０，２８からデータ伝送を受け
るとともにこのラインにデータ転送するラインカード７
４Ａ，Ｂと、ネットワーク情報ルックアップデータベー
ス９４を含むアドレス認識エンジン９６Ａとを具える。
ルックアップデータベースは複数のエントリとバックプ
レインバス１５を具え、ラインカードは第１テーブル９
３Ａ，Ｂを含み、このラインカードによって各々がネッ
トワークアドレスとデータベース指定子を含み、ネット
ワーク情報のリクエストをバックプレインバスを経てア
ドレス識別エンジンに転送する。エンジンは識別子によ
りインデックスされたデータベース指定子の第２テーブ
ル９４Ａを含む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はコンピュータネットワー
ク、特にラインカードをネットワークアドレス情報の記
憶およびルックアップに用いる共用アドレス認識装置に
ラインカードをインターロックする方式に関するもので
ある。

【０００２】

【従来の技術】コンピュータを互いに通信する能力は現
代の情報処理の基本的な属性となってきている。ユーザ
の用途の進行拡散はデータを他のコンピュータに送出
し、データを他のコンピュータから受信するユーザの用
途の１つを実行するコンピュータの能力に依存する。か
かる通信能力は用途が開発されたタスクを完成し得るか
または群または編成内で他のユーザに情報を通信すべき
ユーザの用途に必要である。特定の用途では例えばある
データ処理機能に対し他のコンピュータで実行するサブ
ルーチンを呼出すかまたは遠隔データベースをアクセス
して入力データを得るか或はその結果を記憶するように
設計することができる。

【０００３】コンピュータ間に通信能力を提供する際の
重要な目的は群または編成のデータベースおよび処理リ
ソースの全部が群または編成で各ユーザに用いられるよ
うにすることである。コンピュータ間の複雑な通信能力
に対する成長要求に応答して、ネットワークで互いにリ
ンクされたコンピュータ間のデータ伝送を制御するＩ
Ｐ，ＤＥＣｎｅｔ，ＯＳＩ，等のネットワーク、ルーチ
ングおよびブリッジングプロトコルが開発されている。
種々のプロトコルはコンピュータを互いに結合するため
に用いられる伝送サービスで実行される。

【０００４】各プロトコルは多数の層により代表的には
規定され、各層はネットワーク全体を経てデータ伝送に
必要な機能性のある概念に関連する。例えば最初の３層
は物理層、データリンク層およびネットワーク層として
規定される。この物理層は物理的リンク、例えばネット
ワークのコンピュータを互いに結合するバスの物理的お
よび電気的仕様に向けられる。物理層によってこのリン
クを経るビット伝送を制御してデータパケットの一連の
ビットがネットワークの１つのコンピュータからネット
ワークの他のコンピュータに通信され得るようにする。
この物理層は物理的リンクを経てデータパケットのビッ
トを転送するに必要なように、論理１および論理０に対
する電圧レベル、物理的リンクへの安定なビット情報の
タイミング等をセットする。

【０００５】データリンク層は伝送エラーのない規定さ
れたパケットへのデータ伝送で受信されたビットのパッ
ケージングまたはフレーミングに向けられる。このデー
タリンク層によってビットフィールドを規定するための
ビット間の境界を形成し、且つ認識する。これら境界間
のビットによってデータパケットのビットに対する構体
および意味を決める。例えば、データパケットは伝送の
最初のｎビットを有するコンピュータソースおよび行先
情報に対するヘッダー、バイトにおけるデータパケット
の長さ、使用されるネットワークプロトコル等を含むこ
とができる。このヘッダーはネットワークの２つ以上の
コンピュータ間で通信される実際のメッセージを具える
データのフレームされたバイトに追従することができ
る。

【０００６】ネットワーク層はネットワークのソースコ
ンピュータから行先コンピュータにメッセージを向ける
に必要なルーチング情報の制御に向けられる。各プロト
コルはデータパケットの各ソースまたは行先を独特に認
識するためのネットワークアドレスに対する長さおよび
内容並びにネットワークを経てデータパケットをルーチ
ングする処理方式を規定する。ネットワークアドレス情
報は、プロトコルにより規定されたデータリンク層処理
方式によってフレームされるように、データパケットの
ビットフィールドの１つにある。

【０００７】ネットワークは一般にローカルエリアネッ
トワーク（ＬＡＮ）およびワイドエリアネットワーク
（ＷＡＮ）に配列される。ＬＡＮは例えば同一のビルデ
ィング内のように、互いに比較的密接して物理的に位置
されたコンピュータを結合する。ＷＡＮは異なる箇所ま
たは実際に異なる大陸に位置し得るコンピュータを結合
する。ＷＡＮは通常一方のＬＡＮのコンピュータからデ
ータパケットを受けるとともに他方のＬＡＮのコンピュ
ータにデータパケットを送出するルータのようなコンポ
ーネントを含む。

【０００８】このルータはネットワークに使用される伝
送サービスで実行されるプロトコルに従ってデータパケ
ットのネットワークアドレスを処理してデータパケット
を例えば受信ＬＡＮに直接結合された他のルータに、ま
たは中間ルータ等にルートする手段を決めるようにす
る。各ルータは各データパケットのルーチングに使用す
るネットワークのトポロジーに情報を記憶する。

【０００９】ブリッジは一方のＬＡＮのコンピュータか
ら他方のＬＡＮのコンピュータにデータパケットを転送
するために用い得る他のコンポーネントである。このブ
リッジは種々の異なるＬＡＮを相互接続するとともにＬ
ＡＮ内のまたはＬＡＮ間の通信をモニタしてソースおよ
び行先アドレス情報を“学習”する。かかるブリッジは
アドレス情報を連続的に学習するとともに“エージ”し
てＬＡＮ間のデータパケットの転送を内蔵し得るように
する。

【００１０】代表的には、ブリッジおよびルータコンポ
ーネントの各々は、各ルータまたはブリッジによりサー
ビスされる特定のネットワークにおけるデータのソース
および行先のネットワークアドレスに関してそれぞれブ
リッジングまたはルーチング情報を含むルックアップデ
ータベースにアクセスする。アドレス認識エンジンはル
ックアップデータベースにアクセスするためのルータま
たはブリッジのリソースとして実行することができる。

【００１１】ルータまたはブリッジはこれらで受信され
たデータ伝送のヘッダからネットワークアドレスを抽出
しこのアドレスをアドレス認識エンジンに入力するよう
に作動する。アドレス認識エンジンはネットワークアド
レスに相当するエントリを位置させるためのルックアッ
プデータベースの走査用のインデックスとして入力ネッ
トワークアドレスを用いる。エントリは示された行先に
データ伝送を向けるためのルータまたはブリッジが必要
とするプロトコル情報を含む。

【００１２】データベースエントリにルータであるかま
たはブリッジであるかに依存して記憶する情報の特性お
よび内容は、ルーチングおよびブリッジング作動の種々
の異なる作動特徴のため、ネットワークで実行される。
さらに、ネットワークアドレスの大きさ大きさフォーマ
ット並びに特定のネットワークのネットワークアドレス
に関連するネットワーク情報の特性および内容はネット
ワークで実行されるネットワークプロトコルによって規
定される。従ってルックアップデータベースの構造はブ
リッジングまたはルーチングを収容するように設計する
必要があるとともにアドレス長さおよびネットワークで
用いられるプロトコルの情報内容要求は作動中のブリッ
ジまたはルータとなる。これがため、例えばＤＥＣｎｅ
ｔプロトコルを実行するネットワークでルータを支持す
るように設計されたルックアップデータベースはブリッ
ジ等により使用するには好適ではない。

【００１３】

【発明が解決しようとする課題】コンピュータ通信に関
する問題は第１データ伝送サービスを利用する第１ネッ
トワークのコンピュータで実行するユーザの用途他の異
なるデータ伝送サービスを利用する他のネットワークに
結合されたコンピュータで通信する必要がある際に遭遇
する。第１ネットワークで実行される物理層は他のネッ
トワークで実行される関連する物理層から完全に相違す
る。コンピュータシステムの処理およびデータベースリ
ソースを完全に利用するためには、一方の編成のネット
ワークの例えばコンピュータで実行する一層多くのユー
ザ用途は他方の編成のネットワークのコンピュータで実
行するユーザ用途、即ち、処理およびデータベースリソ
ースで通信を行う必要がある。各ネットワークおよびそ
の関連するデータ伝送サービス並びにネットワークプロ
トコルは大きなネットワークのコンピュータの全部が互
いに通信する必要がある一層大きな総合ネットワークの
領域と見ることができる。

【００１４】一連のラインカードはコンピュータネット
ワークの種々の異なる領域間を結合するように種々の異
なるデータ伝送サービスをサービスすることができる。
各ラインカードは特定のデータ伝送サービスに専念する
とともにとともにデータ伝送サービスで実行される物理
層およびデータリンク層を支持するように設計する。こ
のラインカードは、例えば種々のデータ伝送サービスを
横切ってデータパケットを伝送する背面バスによるよう
に、互いに結合する。

【００１５】各ラインカードはブリッジまたはルータと
して作動するとともにその要求を内蔵するように設計さ
れたルックアップデータベースを必要とするものとす
る。各ラインカードのルックアップデータベースを実行
することによりネットワークアドレスの要求を解決する
が、かかるアプローチによってシステム全部を経るデー
タの冗長度を発生するとともにラインカードの不動産を
極端に使用するようになる。

【００１６】本発明の目的は複数のラインカードに共用
リソースとして機能するように設計に充分な融通性のあ
るルックアップデータベースを有するとともにラインカ
ードおよび共用のルックアップデータベースリソース間
に高いバストラフィックを与える有効なインターロック
方式のコンピュータシステムを提供せんとするものであ
る。

【００１７】

【課題を解決するための手段】本発明によれば設計に融
通性があり、且つ種々の異なるネットワークプロトコル
の文脈にルーチングおよびブリッジング作動で使用し得
るアドレス認識装置を提供する。この場合には本発明に
よる単一アドレス認識装置はルータ、ブリッジまたはそ
の双方をサービスすることができると同時に数個の異な
るプロトコルに対するルックアップ作動を支持する。ま
たアドレス認識装置は経済的な且つ充分な方式で多量の
ネットワーク情報データを収容し得るように構成し、従
ってアドレス認識装置は複数のルーチングおよびブリッ
ジングコンポーネントを共用リソースとしてサービスす
ることができる。

【００１８】また、本発明によればアドレス認識装置に
背面バスを経て一連のラインカードをインターロックす
る方式を提供する。この場合には本発明によって複数の
ラインカードおよび共用アドレス認識リソースを具える
背面ベースシステムを支持するに充分高い背面バス効率
で高速ネットワークアドレス情報ルックアップサービス
を達成することができる。

【００１９】一般に本発明アドレス認識装置はルックア
ップデータベースに結合されたアドレス認識エンジンを
具える。ルックアップデータベースは１次データベース
および２次データベースを具える。アドレス認識エンジ
ンはデータ伝送から抽出されたネットワークアドレスを
入力として受ける。アドレス認識エンジンはネットワー
クアドレスを１次データベースのインデックスとして用
いる。１次データベースはネットワークアドレスの予め
選択されたセグメントの関数としてノードを走査するよ
うに配列された多回３ノード構体（ＴＲＩＥ）を具え、
セグメントの固定シーケンスで２次データベースにエン
トリのポインタ位置させるようにする。

【００２０】ＴＲＩＥ構体は、予測可能な探索時間を有
し、ノードポインタを選択する数値との比較を行うワイ
ドメモリを必要とせず、しばしばネットワークの場合の
ように、粗母集団アドレススペースで特に経済的な量の
メモリスペースで実行することができる。これがため、
１次データベースのＴＲＩＥ構体によってアドレス認識
エンジンを共用リソースとして用いる必要がある場合の
ように多量のデータに迅速にアクセスすることができ
る。

【００２１】アドレス認識エンジンによりインデックス
として用いられるネットワークアドレスの各セグメント
によって次のノードに対するポインタを含むノードを位
置させ、特定のノードの各ポインタはアドレスの次のセ
グメントの可能な値の１つによって規定する。ノードの
ような走査はルートノードで開始するとともに端子また
は終端ノードに到達するまでネットワークアドレスのセ
グメントのシーケンスに従って遷移ノードのシーケンス
を経て継続する。各終端ノードはこれに到達するために
用いられるネットワークアドレスに相当する２次データ
ベースエントリにポインタを記憶する。１次データベー
スポインタによりポイントされた２次データベースのエ
ントリは所期の行先に向かってデータ伝送を向けるため
に場合によりルータまたはブリッジに必要な情報を含
む。

【００２２】各ラインカードは特定のデータ伝送サービ
スの１つ以上のデータ伝送ラインに結合する。各ライン
カードは自動的に作動するとともに特定の伝送サービス
の物理層おぼデータリンク層を処理するに必要な回路お
よび論理の全てを含み、データパケットを各データ伝送
ラインに転送するとともにデータベースパケットを各デ
ータ伝送ラインから受けるようにする。各ラインカード
はこれにより処理される各データパケットの受信時また
は伝送時に各データパケットを処理するデータリンクお
よびネットワーク層を実行するプロセッサを設ける。

【００２３】ラインカードが受信した各データパケット
に対しプロセッサによってネットワーク行先アドレスを
抽出するとともにこのアドレスを“リクエスト”として
背面バスを経てアドレス認識装置に通過させるようにす
る。アドレス認識エンジンは各リクエストをを読出すと
ともにリクエストに含まれるアドレスを関連するエント
リのルックアップ用の情報データベースへのインデック
スとして用いる。関連するエントリの１部分はラインイ
ンターフェースカードに“レスポンス”としてリターン
させ、このレスポンスをプロセッサによって読出す。こ
のレスポンスはラインカードのプロセッサが必要とする
ルーチングまたはブリッジング情報を含み、各データパ
ケットをその所期の行先に向けるようにする。

【００２４】背面バスにより互いに結合された２つの装
置間でリクエストおよびレスポンスを転送する任意の方
式では、各リクエストを応答装置に有効レスポンスとし
て適宜に認識する。さらに、各レスポンスは有効レスポ
ンスとして応答装置で識別する必要がある。各リクエス
トおよびその関連するレスポンスの有効性は各リクエス
ト，レスポンス対に関連する“オーナーシップ”情報に
代表的に示すようにする。

【００２５】このオーナーシップ情報がリクエストを
“所有”することを示す場合には、これによりリクエス
ト装置により書込まれ且ついまだレスポンスを処理する
必要のあるリクエストを表わす。これがため、応答装置
はリクエストを関連するレスポンスのルックアップに対
し使用する必要のあることを知る。オーナーシップ情報
はレスポンスが応答装置により所有することを示す場合
には、これにより関連するリクエストによって応答装置
によりリターンされる応答を表わす。従って、リクエス
ト装置はレスポンスをリクエストに関連する入力データ
の処理に用いる必要があることを知る。この場合にはリ
クエストおよびレスポンスはリクエストの冗長度処理な
く、且つ各レスポンスおよびその各リクエスト間の一致
を肯定表示して２つの装置間で効率良く転送することが
できる。

【００２６】本発明によればリクエスト／レスポンス転
送を完了する必要のある背面バスを経て読出し／書込み
作動の総数を減少するラカードと共有アドレス認識装置
とに対するインターロック方式を提供することができ
る。これがため、ラインカードおよびアドレス認識装置
はシステム効率のレベルの高い多数のリクエスト／レス
ポンス転送を行うことができる。一般に、本発明による
インターロック方式によって関連するリクエスト／レス
ポンス対を記憶するために使用するリクエスト／レスポ
ンスメモリの位置に各オーナーシップ情報記憶位置を同
化させるようにする。この場合には、リクエストライン
カードおよび応答アドレス認識装置は同時にまたは各リ
クエスト／レスポンス対を読出すまたは書込むために使
用する同一の読出し／書込み中オーナーシップ情報を読
出すまたは書込むことができる。従って、ラインカード
およびアドレス認識装置間のリクエスト／レスポンス転
送を完了するために背面バスに課せられたオーバーヘッ
ドを減少して背面バスシステムに一層効率の良い作動を
呈せしめることができる。

【００２７】本発明のインターロック方式の他の特徴に
よれば、ラインカードおよびアドレス認識エンジンの各
々は複数のデータベース指定子に関する情報を記憶する
テーブルを含む。データベース指定子の各々は１次およ
び２次データベースの操作に対する制御情報を含む。ラ
インカードのプロセッサがアドレス認識装置のリクエス
トを発生する際に、各データパケットのヘッダに含まれ
るプロトコルタイプ情報を解析する。

【００２８】プロセッサはデータベース指定子の１つを
選択するためのデータベース指定子テーブルに対するル
ックアップインデックスとしてプロトコルタイプ情報を
用いる。従ってプロセッサは選択されたデータベース指
定子の識別をデータパケットから抽出したネットワーク
アドレスを有するリクエストに挿入する。プロセッサは
各データパケットに含まれるリファレンスプロトコルタ
イプの情報と容易にクロスして特定のデータ伝送に関連
する特定のネットワークプロトコルに好適な情報を制御
することができる。この場合にはアドレス認識エンジン
をインターロックしてプロトコルタイプの情報を処理す
る必要なく多数のルーチングおよびブリッジングプロト
コルに対する情報を制御する。

【００２９】これがため、アドレス認識エンジンはリク
エストとしてネットワークアドレスおよび指定子を受け
てそのテーブルに記憶されたデータベース指定子の１つ
を識別する。アドレス認識エンジンはネットワークアド
レスを内蔵する識別子によりインデックスされたデータ
ベース指定子に含まれる制御情報に従って、１次および
２次データベースを走査する。

【００３０】例えば、種々の異なるプロトコルによって
２次データベースのエントリに記憶され得る種々のアド
レス認識エンジンサイズ、フォーマットその他の情報ア
イテムを規定する。種々のプロトコルのフォーマットに
従ってネットワークアドレスの種々のサイズのものを収
容するために、１次データベースのＴＲＩＥは数個の走
査経路を提供するために多重ルートノードを有するよう
に配列し、各々がアドレス認識エンジンに入力し得る可
能なネットワークアドレス間から異なったサイズのアド
レスフォーマットを収容し得るようにする。各データベ
ース指定子は特定のネットワークアドレスに使用すべき
ルートノードに情報を含めるようにする。

【００３１】インターロック方式は、リクエスト／レス
ポンス転送を完了するに必要な背面バストランザクショ
ンの数を最小とすることにより、且つラインカードプロ
セッサおよび共用アドレス認識装置間でデータベースル
ックアップ制御情報を交換する簡素化方法を実行するこ
とにより数個のラインカードおよび共用アドレス認識リ
ソース間に種々のインターロックを提供することができ
る。これがため、ラインカードの集積化背面バスベース
システムを容易としてコンピュータネットワーク集積化
用の種々のデータ伝送サービスを互いに結合することが
できる。

【００３２】

【実施例】図面につき本発明の実施例を説明する。図１
はコンピュータネットワーク１０の１例をブロック図の
形状で示す。このコンピュータネットワーク１０は複数
のローカルエリアネットワーク（ＬＡＮ）を具え、この
ＬＡＮは８０２．５トークンリングＬＡＮ１２と、２つ
の８０２．３ＬＡＮ１４，１６を有する。この８０２．
５ＬＡＮ１２は全てがＬＡＮ１２内でパーソナルコンピ
ュータ１８間の通信用のトークンリングリクエストバス
２０により互いに結合された複数のパーソナルコンピュ
ータ１８を具える。また、トークンリングルータ２２を
バス２０に結合するとともに８０２．３バス２６により
ワイドエリアネットワーク（ＷＡＮ）ルータ５００（２
４）に結合してＬＡＮ１２のパーソナルコンピュータ１
８がトークンリングルータ２２およびＷＡＮルータ２４
を経てＬＡＮ１２の外側の他の装置と通信し得るように
する。この目的のために、ＷＡＮルータ２４を例えば他
のＬＡＮ１４，１６のパーソナルコンピュータとの通信
を行うＴ１データ伝送ライン２８に結合する。

【００３３】また、８０２．３ＬＡＮ１４は互いに結合
されＬＡＮ１４内で８０２．３ＬＡＮバス３２により通
信を行う複数のパーソナルコンピュータ３０を具える。
ＷＡＮルータ１００（３４）は前記バス３２に結合する
とともにパーソナルコンピュータ３０の任意のものから
のデータをＬＡＮ１４の外側に伝送するＸ．２５データ
伝送ライン３６に結合する。同様に、８０２．３ＬＡＮ
１６は互いに結合されるとともに８０２．３ＬＡＮバス
４２によりトランスラン３２０ブリッジ４０に結合され
た複数のパーソナルコンピュータ３８を具える。このブ
リッジ４０を６４ｂｐｓデータ伝送ライン４６を経てト
ランスパス３５０ブリッジ４４に結合する。このブリッ
ジ４４をＬＡＮ間のデータをブリッジするＴ１データ伝
送ライン４８にさらに結合する。

【００３４】さらに複数のパーソナルコンピュータ５０
の各々をポイント−ポイントカップリング５２によりネ
ットワーク１０のＷＡＮルータ２５０（５４）に結合す
る。各ポイント−ポイントカップリング５２は同期，非
同期またはダイアル１２００−１９２００ｂｐｓデータ
伝送サービスを具える。またＷＡＮルータ５４を６４Ｋ
ｂｐｓデータ伝送ライン５８によりＷＡＮルータ５００
（５６）に結合し、このＷＡＮルータ５６をさらに８０
２．３ＬＡＮバス６０に結合する。

【００３５】上述した所から明らかなように、ＬＡＮ１
２のコンピュータ１８の任意のものからのデータ伝送は
ＬＡＮ１２からルータ２２、８０２．３ＬＡＮバス２６
およびルータ２４を経てＴ１伝送ラインに伝送するが、
コンピュータ３０，３８，５０の任意のものからのデー
タ伝送はそれぞれＸ．２５，Ｔ１および８０２．３ＬＡ
Ｎ伝送サービスを経て最終的に経路指定される。さら
に、ＬＡＮ１６のパーソナルコンピュータ３８は他のＬ
ＡＮのパーソナルコンピュータとの通信を行うブリッジ
を用い、且つパーソナルコンピュータ１８，３０，３
８，５０は前記ルータに結合する。従って、電子メール
のようなユーザの用途がパーソナルコンピュータ１８，
３０，３８，５０のような各々で実行される場合には、
ネットワーク１０で多重プロトコルルーチング兼ブリッ
ジングサービスを行って、例えばＬＡＮ１２のコンピュ
ータ１８の１つからのメールメッセージをＴ１伝送サー
ビスを経て伝送するとともに例えばコンピュータ５０の
ような１つにより８０２．３ＬＡＮサービスを経て受信
し得るようにする。

【００３６】この目的のため、ネットワーク積分サーバ
６２を伝送ライン２８，３６，４８および６０の各々に
結合して伝送ライン２８，３６，４８および６０の任意
のものから代表的にはデータパケットの形態のデータ伝
送を受信するとともに伝送ライン２８，３６，４８およ
び６０の任意のものに各データパケットを経路指定する
かまたはブリッジングする。ネットワーク積分サーバ６
２によって単一の装置で、ネットワーク１０の構成コン
ピュータ１８，３０および５０で利用されるユーザ用途
サービス間のマッピング方式およびネットワーク１０全
体を用い得る伝送サービスの多重性を用いることにより
種々のコンピュータ１８，３０，３８および５０で実行
される任意数の種々の異なるユーザ用途間のネットワー
ク接続性を提供する。斯様にして、例えばＴ１伝送ライ
ン２８を経てコンピュータ１８の１つから受信したメー
ルメッセージをネットワーク積分サーバ６２により８０
２．３ＬＡＮ６０，ルータ５６，６４Ｋｂｐｓライン５
８，ルータ５４およびポイント−ポイントカップリング
５２を経てコンピュータ５０の１つに経路指定すること
ができる。

【００３７】図２はネットワーク積分サーバ６２の物理
的ハードウエア構成の試験例を線図的に示す。背面バス
（ここでは図示しないが図３に示す）を有する標準１
９″ラック６４には既知のようにスロットを配列して回
路カード６６を摺動自在に受信し且つ装着する。ラック
６４には９個のスロットを設けることができる。回路カ
ード６６にはスロットの２つに物理的に受信して前記サ
ーバ６２で作動する回路カード６６の各々に電源電力を
供給するた電力カード６８と、前記スロットの１つに受
信されネットワークに関連するルーチング情報の入力お
よび更新を含む作動中の回路カード６６の初期化、制御
および管理を行う管理カード７０と、以下に詳細に説明
するように、集中共用メモリサービス用のスロットの他
のものに受信したメモリカード７２と、各々がラック６
４の残存する７つのスロットのうちの１つに受信した一
連のラインインターフェースカード７４とを設ける。

【００３８】各ラインインターフェースカード７４は自
動的に作動するとともに特定の伝送サービスプロトコ
ル、例えばＴ１およびＸ．２５伝送サービスの１つの物
理およびデータリンク層を処理するに必要な回路および
論理の全てを含む。さらに、各ラインインターフェース
カード７４にはこれによりサポートされたネットワーク
プロトコル用のネットワーク層プロセッサを設ける。共
用メモリカード７２によってラインインターフェースカ
ード７４のネットワーク層プロセッサに対する集中ネッ
トワークルーチングおよびブリッジング情報サービスを
行う。各ラインインターフェースカード７４によって背
面バスを経て他のラインインターフェースカード７４の
任意のものとの通信を行って共用メモリカード７２から
得られたネットワークルーチングまたはブリッジング情
報に従って各ラインインターフェースカード７４で受信
された各データパケットの、ネットワーク積分サービス
６２からの伝送用の他のラインインターフェースカード
７４の１つへの転送に影響を与えるようになる。

【００３９】各ラインインターフェースカード７４には
各ラインインターフェースカード７４により支持された
伝送サービスに従って作動する伝送ラインへの物理的お
よび電気的接続用のポートを設ける。例えば、ラインイ
ンターフェースカード７４Ａはモーデムを経て低速同期
伝送サービスを支持することができ、且つ５０ワイヤケ
ーブル７８との結合を行うフロントパネルに５０ピンポ
ート７６を設ける。この５０ピンポート−５０ワイヤケ
ーブル配列７６，７８は８つのモーデム接続をサービス
するに必要なラインからのファンに用いる。ケーブル７
８はカード６６を装着且つ支持するために用いるスロッ
トの下側のラック６４に装着されたリモート分配パネル
８０に結合する。このリモート分配パネル８０には８つ
の異なるモーデム（図示せず）に結合する８つのポート
８２を設ける。残存するカード７４の各々には個別のフ
ロントパネルに適切なポート８４，８６を設け、各ライ
ンインターフェースカード７４により支持された伝送サ
ービスに従って作動する伝送ラインに直接結合を行うよ
うにする。

【００４０】物理的ハードウエア支持構体に対するラッ
クおよびスロット構成によってモジュラー設計を可撓性
且つ拡張可能に行うようにする。ネットワーク積分サー
バ６２は特定のネットワークに用いられる伝送サービス
の種々の型に必要なように、ラインインターフェースカ
ード７４を追加するかまたは置換することによって追加
のまたは種々の伝送サービスを簡単に処理し得るように
再配列することができる。さらに、ラインインターフェ
ースカードにより支持された伝送サービスに対する各ラ
インインターフェースカードで処理される物理的および
データリンクの全ての自動性能によって、ネットワーク
のデータトラフィックが増大するにつれてラック６４に
ラインインターフェースカード７４を追加することによ
って漸次増大し得る高性能のデータ伝送容量を得ること
ができる。

【００４１】図３はネットワーク積分サーバ６２の共用
メモリカード７２およびラインインターフェースカード
７４Ａ，７４Ｂに対するアーキテクチュアの高レベル表
現をブロック図で示す。ネットワーク積分サーバ６２は
相違するデータ伝送サービス間にネットワーク接続性を
提供するために用いる背面ベースシステムである。また
図３には２つのラインインターフェースカード７４Ａお
よび７４Ｂを示す。ラインインターフェースカード７４
Ａによって６４Ｋｂｐｓサービスのような低速同期伝送
サービスを支持するが、ラインインターフェースカード
７４ＢによってＴ１伝送サービスを支持する。ラインイ
ンターフェースカード７４Ａ，７４Ｂに関して記載され
た特定の伝送サービスは、その任意のものに対するライ
ンインターフェースカードがネットワークにより必要な
ようにネットワーク積分サーバ６２に設けることができ
るものとして表わされることはあきらかである。

【００４２】一般に、各ラインインターフェースカード
７４Ａ，７４Ｂは各伝送ライン６０，２８に結合された
ラインインターフェース８８Ａ，８８Ｂと、データリン
ク処理、ネットワーク層ルーチング兼ブリッジング処理
および管理トランザクション用のプロセッサ９０Ａ，９
０Ｂと、背面バスインターフェース９２Ａ，９２Ｂとを
それぞれ具える。各プロセッサ９０Ａ，９０Ｂはそれぞ
れテーブル９３Ａ，９３Ｂに結合して以下に説明するよ
うに、データベース指定子用の識別子を記憶し得るよう
にする。メモリカード７２はアドレス認識エンジン９６
Ａおよびラインインターフェースカード７４Ａ，７４
Ｂ、ルックアップデータベース９４、テーブル９４Ａお
よび背面バスインターフェース９８に用い得る集中ルー
チングおよびブリッジング情報サービス用のリクエスト
／レスポンスＲＡＭ９６Ｂを具える。

【００４３】高性能非同期背面バス１５を各背面バスイ
ンターフェース９２Ａ，９２Ｂ，９８を経てメモリカー
ド７２およびラインインターフェースカード７４Ａ，７
４Ｂの各々に結合する。背面バス１５はフユーチュアバ
スＩＥＥＥ背面バス仕様（ＡＮＳＥ／ＩＥＥＥ標準８９
６．１）に従って作動し、ラインインターフェースカー
ド７４Ａ，７４４Ｂおよびメモリカード７２間で通信サ
ービスを行う。

【００４４】各ラインインターフェース８８Ａ，８８Ｂ
によってビット伝送用の各データ伝送ライン６０，２８
に対する物理的および電気的接続性を提供する。例え
ば、各ラインインターフェース８８Ａ，８８Ｂを分配パ
ネルまたはアダプタケーブルによりＲＳ２３２，ＲＳ４
２２／４４９，Ｖ．３５またはＸ．２１専用電話回線に
結合するとともに専用電話回線の電気的および物理的仕
様に従ってデータパケットのシリアルビットを転送およ
び受信し得るようにする。さらに、各ラインインターフ
ェース８８Ａ，８８Ｂによって、例えば標準ＨＤＬＣ，
ＬＡＰＢまたはＰＰＰデータリンクの１つとして、各伝
送サービスで用いられるデータリンクプロトコルに従っ
てシリアルに伝送されたビットをデータパケットにフォ
ーマットする。

【００４５】各プロセッサ９０Ａ，９０Ｂによって各ラ
インインターフェース８８Ａ，８８Ｂにより各データパ
ケットの受信または伝送時に必要とされるデータリンク
およびネットワーク層ルーチングまたはブリッジング処
理を行い得るようにする。ネットワーク層の処理は例え
ばＯＳＩ，ＩＰおよびＤＥＣｎｅｔネットワークプロト
コル，ＩＳ−ＩＳ多重プロトコルルーチング方式および
／またはブリッジングプロトコルのうちの１つのよう
に、各伝送サービスに結合されたドメインに用いられる
ネットワーク層プロトコルに従ってプロセッサ９０Ａ，
９０Ｂにより実行する。プロセッサ９０Ａ，９０Ｂは各
データパケットのフォーマットを解析してこのデータパ
ケットに対しネットワーク層プロトコルを用いる手段を
決めるようにする。

【００４６】メモリカード７２によってネットワーク積
分サーバ６２のラインインターフェースカード７４の全
てに対する集中データベースサービスを提供する。これ
らサービスはアドレス認識エンジン９６Ａを設け、これ
を、以下に明らかなように、情報ルックアップデータベ
ース９４およびデータベース指定子の記憶用テーブル９
４Ａの各々に結合する。ラインインターフェースカード
７４Ａ，７４Ｂにより受信された各データパケットに対
し、プロセッサ９０Ａ，９０Ｂによってネットワーク行
先アドレスを抽出して“リクエスト”としてのアドレス
をバス１５を経てリクエスト／レスポンスＲＡＭ９６Ｂ
に通過せしめるようにする。アドレス認識エンジン９６
Ａはリクエスト／レスポンスＲＡＭ９６Ｂの各リクエス
トを読出すとともにリクエストに含まれるアドレスを関
連するエントリのルックアップ用のルーチング情報デー
タベースに対するインデックスとして用いる。関連する
エントリの１部分はバス１５を経て再びプロセッサ９０
Ａ，９０Ｂにより読出し得る“レスポンス”としてリク
エスト／レスポンスＲＡＭ９６Ｂに位置させるようにす
る。このレスポンスはルーチング情報を有し、これによ
りネットワーク積分サーバ６２のようにいずれのライン
インターフェースカード７４がネットワーク積分サーバ
６２からの伝送用のリクエスト／レスポンスに相当する
データパケットを得る必要があるかを示すようにする。
これらリクエストおよびレスポンスは後に詳細に説明す
るようにリクエスト／レスポンスＲＡＭ９６Ｂで実行さ
れる本発明の特徴をインターロックする装置を経てライ
ンインターフェースカード７４およびアドレス認識エン
ジン９６Ａ間で通信されるようになる。

【００４７】図４はリクエスト／レスポンスＲＡＭ９６
Ｂのデータブロック構造を詳細に示す。このリクエスト
／レスポンスＲＡＭ９６Ｂによってリクエストおよびレ
スポンス情報交換用の各プロセッサ９０Ａ，９０Ｂおよ
びアドレス認識エンジン９６Ａ間にインターロック機構
を設けるようにする。リクエスト／レスポンスＲＡＭ９
６Ｂを複数のリング１００、例えば３２個のリングに分
割し、各リング１００をプロセッサ９０Ａ，９０Ｂの１
つに専用とする。プロセッサ９０Ａ，９０Ｂの各々はこ
れらプロセッサ９０Ａ，９０Ｂを経て期待されるデータ
トラフィックに依存して割当てられた１つ以上のリング
を有してアドレス認識エンジン９６Ａによりリクエスト
のサービスを適宜に平衡し得るようにする。例えばプロ
セッサ９０Ａはプロセッサ９０Ｂよりも多くの割当てリ
ング１００を有するようにすることができる。各リング
１００は例えばリング１００当たり１６個のエントリ１
０１のように複数のエントリ１０１により分割すること
ができる。

【００４８】図４に示すように、各エントリ１０１はこ
れに０〜１５で示すように１６個の長いワードを記憶す
るに充分なメモリスペースを設ける。各エントリ１０１
の８つの長いワード０〜７の第１組を用いてリクエスト
を記憶する。各エントリ１０１のように８つの長いワー
ド８〜１５の第２組をアドレス認識エンジン９６Ａによ
り用いて各エンジン０〜７に記憶されたリクエストに相
当するレスポンスを記憶する。

【００４９】各プロセッサ９０Ａ，９０Ｂによってリク
エストを記憶するために用いるリクエスト／レスポンス
ＲＡＭ９６Ｂのリングの１つにおける次のエントリ１０
１の位置を示す第１ポインタを含むポインタ機構を保持
する。第１ポインタは各リクエストがリクエスト／レス
ポンスＲＡＭ９６Ｂに記憶された後次の位置に進む。さ
らにポインタ機構の第２ポインタはレスポンスの読出し
にアクセスすべき前に使用されたエントリ１０１の位置
を示す。この第２ポインタもプロセッサ９０Ａ，９０Ｂ
がレスポンスを読出した後に漸増する。

【００５０】第１および第２ポインタはこれを初期化し
て同一のエントリ位置に位置決めするとともにその各々
はこれらポインタが漸増する際に各プロセッサ９０Ａ，
９０Ｂに割当てられたリングの周囲を連続的にループす
る。プロセッサ９０Ａ，９０Ｂがリクエスト／レスポン
スＲＡＭ９６Ｂからのレスポンスを読出す速度よりも迅
速に（即ち、アドレス認識エンジン９６Ａがリクエスト
をサービスし得るよりも迅速に）リング１００の周囲を
ループする場合には、第１ポインタによってポイントさ
れた位置は第２ポインタによってポイントされた位置に
実際に一致する。この際、プロセッサ９０Ａ，９０Ｂは
第２ポインタが漸増されてリング１００後に他のエント
リにポイントされるまでリクエスト／レスポンスＲＡＭ
９６Ｂにリクエストを送出するのを停止する。

【００５１】アドレス認識エントリ９６Ａはサービスを
リクエストするためにラウンドロビンベースでリクエス
ト／レスポンスＲＡＭ９６Ｂの各リング１００をポール
する。アドレス認識エントリ９６Ａはこれが各リング１
００をポールするとともにエントリ１０１後に全てを実
際に読出すためにポーリングを続ける際に各リング１０
０後に１つのエントリ１０１を読出す。

【００５２】プロセッサ９０Ａ，９０Ｂおよびアドレス
認識エンジン９６Ａ間におけるリクエストおよびレスポ
ンスの交換中、特定のエントリ１０１のリクエストまた
はレスポンスの有効性をアドレス認識エンジン９６Ａま
たはプロセッサ９０Ａ，９０Ｂにそれぞれ通信する必要
がある。換言すれば、アドレス認識エンジン９６Ａはポ
ールを行うエントリ１０１のリクエストがサービスすべ
きリクエスト（有効）であるかまたは既にサービスされ
たリクエスト従って読出す必要のないリクエスト（無
効）であるかを決め得る必要がある。同様に、プロセッ
サ９０Ａ，９０Ｂはエントリ１０１のレスポンスがエン
トリ１０１に連続して記憶するリクエストに対するレス
ポンス（有効）であるかまたは前のリクエストに相当す
る失効レスポンス（無効）であるかを決め得る必要があ
る。

【００５３】本発明の特徴によれば、プロセッサ９０
Ａ，９０Ｂおよびアドレス認識エンジン９６Ａ間のイン
ターロックによって各エントリ１０１の各リクエストお
よび各レスポンスの専用バイトに記憶すべき“オーナー
シップ”情報をエントリ１０１の各メモリスペースのデ
ータの有効性の表示として提供する。さらに、オーナー
シップ情報のセットおよびクリアは、リクエスト／レス
ポンス転送を完了するに必要なバストランザクションの
総数を最小にするためのリクエストおよびレスポンスに
関する各読出しおよび書込み作動中プロセッサ９０Ａ，
９０Ｂおよびアドレス認識エンジン９６Ａの双方により
行う。これによりコンピュータシステム１０のリクエス
ト／レスポンス対の転送に対するバストランザクション
オーバーヘッドを最小にするとともにプロセッサ９０
Ａ，９０Ｂへのレスポンスの戻りに必要なバストランザ
クションの迅速な完了をさらに促進する。

【００５４】また、図４に示すように、長いワード１０
２の第１セットの第１バイト１０３（リクエストを記憶
するための各エントリ１０１の長いワード０〜７）はＯ
ＷＮ・ＩＤビット１０４およびＲＥＱ・ＩＤビット１０
５を記憶するために専用とする。また、長いワード１０
２の第２セットの第１バイト１０６（レスポンスを記憶
するための各エントリの長いワード８〜１５）はＲＳＰ
・ＩＤビット１０７を記憶ために専用とする。／ＯＷＮ
・ＩＤビット１０４，ＲＥＱ・ＩＤビット１０５および
ＲＳＰ・ＩＤビット１０７は共に各エントリ１０１に記
憶されたデータの有効性を示すに必要なオーナーシップ
情報を提供する。さらに、各エントリ１０１のリクエス
トおよびレスポンスメモリスペースにＯＷＮ・ＩＤビッ
トおよびＲＥＱ・ＩＤビット並びにＲＳＰ・ＩＤビット
をそれぞれ記憶することにより各リクエスト／レスポン
ス対に対する同一の読出し／書込み作動内でオーナーシ
ップ情報の読出しおよび変更を行うことができる。

【００５５】図５は、リング１００の各エントリ１０１
に記憶されたリングおよびレスポンスデータの有効性お
よび有効性の検証に対するリング／レスポンス転送にお
ける各読出しおよび書込み作動中プロセッサ９０Ａ，９
０Ｂおよびアドレス認識エンジン９６Ａによるオーナー
シップ情報の読出しおよび書込みに対する流れ図を示
す。システムの初期化時にはＯＷＮ・ＩＤビット１０４
を無視し、ＲＥＱ・ＩＤビット１０５およびＲＳＰ・Ｉ
Ｄビット１０７の各々を割当てる。図５においては、各
ビットに対し割当てられた状態を論理１で示し、無視さ
れた状態を論理０で示す。

【００５６】プロセッサ９０Ａ，９０Ｂがバス１５を経
てリング／レスポンスＲＡＭ９６Ｂにリングを送出する
際に、プロセッサ９０Ａ，９０Ｂは第１ポインタにより
現在ポイントされているエントリ１０１の長いワード０
〜７に対するリクエストをアドレス指定し、且つＯＷＮ
・ＩＤビット１０４を割当てるとともにＲＥＱ・ＩＤ１
０５を無視するリクエストに第１バイトを含めるように
する。第２ポインタに対する第１ポインタの位置はエン
トリ１０１が有効となることを検証する。アドレスがバ
イト１５で安定である場合にはアドレス認識エンジン９
６Ａはリクエスト／レスポンスＲＡＭアドレスを認識す
るとともに図３に示すようにリクエスト／レスポンスＲ
ＡＭ９６Ｂおよびアドレス認識エンジン９６Ａ間の結合
２４を経てリクエスト／レスポンスＲＡＭ９６Ｂに直接
リクエストを通過せしめるようにする。

【００５７】リクエストはＯＷＮ・ＩＤビット１０４を
割当てるとともにＲＥＱ・ＩＤビット１０５を無視する
第１バイトを含むリクエスト／レスポンスＲＡＭ９６Ｂ
のアドレス指定されたエントリ１０１の長いワード０〜
７の位置に（１０８，１０９参照）。この時点で、アド
レス認識エンジン９６Ａは（割当てられたＯＷＮ・ＩＤ
ビット１０４により示される）エントリ１０１を有し、
且つ無視されたＲＥＱ・ＩＤビット１０５および割当て
られたＲＳＰ・ＩＤビット１０７間のミス参照により示
されるエントリ１０１の現在のレスポンスは無効とな
る。プロセッサ９０Ａ，９０Ｂはリクエスト／レスポン
スＲＡＭ９６Ｂにリクエストを書込む際各リング１００
の第１および交互の走査中ＯＷＮ・ＩＤビットを割当て
るとともにＲＥＱ・ＩＤビットを無視する規定に従う。

【００５８】ポーリング作動中、アドレス認識エンジン
９６Ａはエントリ１０１に実際にリクエストを書込む。
割当てられたＯＷＮ・ＩＤビット１０４によってこれが
リクエストを有することをアドレス認識エンジン９６Ａ
に知らせる（１０９参照）。長さが変化するリクエスト
の書込みを行うために、ＯＷＮ・ＩＤビット１０４およ
びＲＥＱ・ＩＤビット１０５の各々をエントリ１０１の
第１の長いワード１０２の第１バイトに書込んで有効性
表示用の固定された規定がリクエストの可変長さにかか
わらず追従し得るようにする。従ってプロセッサ９０
Ａ，９０Ｂはオーナーシップ情報を書込み作動の開始時
に書込み、従ってリクエストを書込み続けるようにす
る。アドレス認識エンジン９６Ａは第１の長いワード１
０２のＯＷＮ・ＩＤビット１０４が各エントリ１０１に
よって完全に書込まれたリクエストに関連するようにな
ることを決め得るようにする必要がある（即ち、プロセ
ッサ９０Ａ，９０Ｂはリクエスト／レスポンスＲＡＭ９
６Ｂへの書込み作動を完了する）。

【００５９】図６は割当てられたＯＷＮ・ＩＤビット１
０４に関連するリクエストに対する書込み作動が完了し
たことを示すために用いられるアドレス認識エンジン９
６Ａのハードウエア作動の１部分の流れ図を示す。バス
１５を経るリクエスト／レスポンスＲＡＭ９６Ｂへの書
込みが進行中である場合には必ずＲＥＱ・ＷＩＰ信号を
割当てるように配列する。アドレス認識エンジン９６Ａ
の作動のステップ２００では、まず最初アドレス認識エ
ンジン９６Ａはバス１５が遊びであるものとする。ステ
ップ２０１では、アドレス認識エンジン９６Ａはバス１
５をモニタしてヒューチュアバス非同期バスプロトコル
のＡＳ＊信号をバス１５に割当てるか否かを決めるよう
にし、プロセッサ９０Ａ，９０Ｂは書込み作動のコマン
ドを割当て且つ接続フェーズ中のバス１５に位置するア
ドレスをリクエスト／レスポンスＲＡＭ９６Ｂに割当て
る。

【００６０】この決定が否定的である場合にはアドレス
認識エンジン９６Ａの作動はステップ２００に戻る。し
かし、この決定が肯定的である場合にはアドレス認識エ
ンジン９６ＡはＲＥＱ・ＷＩＰ信号をステップ２０２に
割当てる。このアドレス認識エンジン９６ＡはＡＳ＊信
号が無視されるまでバス１５をモニタし続ける（ステッ
プ２０３）。ＡＳ＊信号の無視前、アドレス認識エンジ
ン９６Ａはステップ２０２に戻り、ＲＥＱ・ＷＩＰ信号
を割当てることを継続する。各バストランザクションの
断続フェーズを示すためにプロセッサ９０Ａ，９０Ｂに
よりＡＳ＊信号が無視されると、アドレス認識エンジン
９６Ａはステップ２００に戻りＲＥＱ・ＷＩＰ信号を否
定する。これがため、図６に示すように、アドレス認識
エンジン９６Ａの作動によってリクエスト／レスポンス
ＲＡＭ９６Ｂへの書込み作動が進行中であれば必ず肯定
的表示を行う（ＲＥＱ・ＷＩＰ信号）。

【００６１】図７はリクエストの読出し中アドレス認識
エンジン９６Ａの作動の流れ図を示す。ステップ３００
では、アドレス認識エンジン９６ＡによってＯＷＮ・Ｉ
Ｄビット１０４を含むエントリ１０１の長いワード０を
読出す。ステップ３０１では、アドレス認識エンジン９
６ＡによってＯＷＮ・ＩＤビット１０４が割当てられる
か否かを決める。このビット１０４が割当てられない場
合にはアドレス認識エンジン９６Ａは次のリング１００
へのポーリング処理を継続する（ステップ３０２）。し
かし、ＯＷＮ・ＩＤビット１０４がセットされると、図
７のステップ１０９に示す例の場合と同様にアドレス認
識エンジン９６ＡはＲＥＱ・ＷＩＰ信号をもリクエスト
／レスポンスＲＡＭ９６Ｂへのリクエストの書込みが進
行中であることを示すために割当てるか否か決めるよう
にする（ステップ３０３）。

【００６２】ＲＥＱ・ＷＩＰ信号が割当てられない場合
にはアドレス認識エンジン９６Ａはリクエストを処理し
続けてポーリング方式に従って次のリング１００に移動
するようになる（ステップ３０４，３０５）。

【００６３】図５に示すように、アドレス認識エンジン
９６Ａは長いワード０，１１２，１１３の第１バイトに
否定されたＯＷＮ・ＩＤビット１０４を書込むことによ
り有効リクエストを読出す際にエントリ１０１のオーナ
ーシップを放棄する。アドレス認識エンジン９６Ａがリ
クエストをサービスした後関連するレスポンスをエント
リ１０１の長いワード８〜１５に１１０で示すように書
込む。ナワード８におけるレスポンスの第１バイトは上
述したようにエントリ１０１の長いワード０〜７にリク
エストを書込む際にプロセッサ９０Ａ，９０Ｂにより書
込まれたＲＳＰ・ＩＤビット１０７とっせおごうするＲ
ＳＰ・ＩＤビット１０７を含む。かようにして、ＲＳＰ
・ＩＤビット１０７は１１１に示すように否定する。

【００６４】従って、アドレス認識エンジン９６Ａは各
リクエストのサービス中３回、即ち、リクエストの読出
しに対して１回、ＯＷＮ・ＩＤビット１０４の否定に対
して１回、およびＲＳＰ・ＩＤビットを含むレスポンス
の書込みに対して１回リクエスト／レスポンスＲＡＭ９
６Ｂをアクセスする必要がある。しかし、アドレス認識
エンジン９６Ａおよびリクエスト／レスポンスＲＡＭ９
６Ｂ間のポイント−ポイント結合２４のため、バス１５
はオーバーヘッドされない。

【００６５】プロセッサ９０Ａ，９０Ｂは第２ポインタ
がエントリ１０１にポイントされる際次のバストランザ
クション中エントリ１０１をもアクセスする。この際、
プロセッサはレスポンス用のエントリ１０１の長いワー
ド８〜１５およびＲＳＰ・ＩＤビット１０７をアクセス
するとともに読出す。従ってプロセッサ９０Ａ，９０Ｂ
はアドレス認識エンジン９６Ａにより書込まれたＲＳＰ
・ＩＤビット１０７がリクエストの書込み時プロセッサ
９０Ａ，９０Ｂにより書込まれたＲＥＱ・ＩＤビットと
参照する際にレスポンスが有効となることを知るように
なる。１０９および１１１に示すように、プロセッサ９
０Ａ，９０Ｂはリクエストの書込み時にＲＥＱ・ＩＤビ
ット１０５を否定するとともにアドレス認識エンジン９
６Ａによってレスポンスの書込み時にＲＳＰ・ＩＤビッ
ト１０７を否定する。ＲＥＱ・ＩＤビットがＲＳＰ・Ｉ
Ｄビットと参照しない場合にはレスポンスは有効となら
ず（即ち、アドレス認識エンジン９６Ａはいまだリクエ
ストをサービスせず）、且つプロセッサ９０Ａ，９０Ｂ
は後にレスポンスを再び読出す必要がある。

【００６６】斯様にして、プロセッサ９０Ａ，９０Ｂは
バス１５を経て２つのバストランザクションへのリクエ
スト／レスポンス転送を完了し得るようにする。リクエ
ストの書込み作動中プロセッサ９０Ａ，９０Ｂはエント
リのリクエストされた長いワード０〜７をアクセスして
ＯＷＮ・ＩＤビット１０４およびＲＥＱ・ＩＤビット１
０５にオーナーシップ情報を書込むようにする必要があ
る。レスポンスの読出し作動中プロセッサ９０Ａ，９０
Ｂはエントリのレスポンスされた長いワード８〜１５を
アクセスして書込みリクエスト作動中書込みを行うＲＥ
Ｑ・ＩＤビット１０５と第２バストランザクション中プ
ロセッサ９０Ａ，９０Ｂが読出しを行う参照ＲＳＰ・Ｉ
Ｄビット１０７間の参照を経てレスポンスの有効性を決
めるようにする必要がある。

【００６７】リクエストの場合と同様に、各レスポンス
は可変長さとすることができる。これがため、ＲＳＰ・
ＩＤビット１０７も第１の長いワード１０２の第１バイ
トに書込み有効性表示の固定された規定がレスポンスの
可変長さにかかわらず追従し得るようにする。アドレス
認識エンジン９６Ａは読出し時に示されるアドレスに対
するレスポンスを現在書込んでいる場合にレスポンスに
対する任意の読出しを保持するように作動する。これに
よりレスポンスの第１の長いワード１０２のＲＳＰ・Ｉ
Ｄビット１０７がアドレス認識エンジン９６Ａにより完
全に書込まれたレスポンスに関連するようになる。

【００６８】プロセッサ９０Ａ，９０Ｂによるリング１
００の第２および交互の走査に対し、プロセッサ９０
Ａ，９０Ｂにより書込まれた第１バイト１０３（１１
４）によってＯＷＮ・ＩＤビット１０４およびＲＥＱ・
ＩＤビット１０５の各々を１１５で示すように割当て
る。ＲＥＱ・ＩＤビット１０５はリング１００の第２お
よび交互の走査に割当ててＲＥＱ・ＩＤビット１０５お
よびＲＳＰ・ＩＤビット１０７間にミス参照を再び生じ
るようにする。その理由はアドレス認識エンジン９６Ａ
がリング１００の第１および交互の走査のレスポンス書
込み作動中ＲＳＰ・ＩＤビット１０７を否定するからで
ある。第２および交互の走査に対するレスポンス書込
み、オーナーシップ放棄およびレスポンス読出し作動１
１６，１１７は、アドレス認識エンジン９６Ａがレスポ
ンス書込み時にＲＳＰ・ＩＤビット１０７を割当てる点
以外はリング１００の第１および交互の走査の作動と同
様に１１８で示すように割当てられたＲＥＱ・ＩＤビッ
ト１０５との参照を行う。

【００６９】図７に示すように、アドレス認識エンジン
９６Ａによるリクエスト読出し作動中ＲＥＱ・ＷＩＰ信
号が３０３を割当てられる場合にはアドレス認識エンジ
ン９６Ａによってリクエスト読出し作動でアクセスされ
たエントリの長いワード０のアドレスとリクエスト書込
み作動が進行中であるバス１５のエントリのアドレスと
を比較する（３０５）。ミス参照が生じる場合にはアド
レス認識エンジン９６Ａはリクエストを処理するように
なる（３０４）。しかし、参照が生じる場合にはアドレ
ス認識エンジン９６Ａは書込み作動の完了を待ち、即
ち、ＲＥＱ・ＷＩＰ信号を否定する（３０６）。その後
アドレス認識エンジン９６Ａはリクエストを処理するよ
うになる（３０４）。

【００７０】リクエスト４０３の例を図８に示す。リク
エスト４０３はＮビットネットワークアドレス４０３
Ａ、例えば１６ビットアドレスおよびデータベース指定
子インデックスフィールド４０３Ｂを具える。各リクエ
スト４０３のフォーマットおよびリクエスト／レスポン
スＲＡＭ９６Ｂのエントリ１０１の構成によってプログ
ラマブルリクエスト／レスポンスをセットアップする。

【００７１】例えば、図９は連結され、且つ単一エント
リ１０１のリクエスト部分に書込まれたＮ個のリクエス
トの符号化ストリームを示す。ハンドシェークバイトは
上述したリクエスト／レスポンスインターロックのＯＷ
Ｎ・ＩＤビット１０４およびＲＥＱ・ＩＤビット１０５
を具える。従って一連のＮリクエストはＯＷＮ・ＩＤお
よびＲＥＱ・ＩＤ情報と相俟って連結バイトストリーム
のバイトストリームを終了する“ターミネータ”リクエ
ストをリクエスト／レスポンスＲＡＭ９６Ｂのエントリ
１０１によって書込む。さらに、各リクエストは上述し
たようにタイプバリューまたはタイプ長さバリュー符号
化バイトストリームの１つとすることができる。

【００７２】図４のリクエスト／レスポンスエントリの
例はリクエストおよびレスポンスの１６個の長いワード
の総合の固定長さを有するタイプバリュー符号化ストリ
ームを示す。図４の例はアドレス認識エンジン９６Ａの
正規のルックアップ作動に用いられるパーサー型のリク
エストである。

【００７３】図１０はデータベース指定子インデックス
およびリクエストタイプの双方を示すためにフォーマッ
トされたデータベース指定子インデックスフィールド４
０３Ｂの例を示す。例えば第１の５ビット値を用いてル
ックアップ作動の制御用の特定のデータベース指定子を
識別する。２ビットより成る第２組のビット値を用いて
リクエストタイプを識別する。パーサータイプリクエス
トの他に例えば質問タイプリクエストおよびメンテナン
スタイプリクエストも用いることができる。

【００７４】質問タイプリクエストを用いてレスポンス
時に例えばネットワークアドレスに対する参照がルック
アップで見いだせない場合にはアドレス認識エンジン９
６Ａのルックアップ作動に情報を戻すようにする。図１
１は質問タイプリクエストをフォーマットする場合のリ
クエスト／レスポンスエントリ１０１の構成を示し、且
つ図１２のテーブルは質問リクエストに対するレスポン
スに含まれる情報を示す。図１２のテーブルのＴＲＡお
よびＴＥＲ行先はデータベース９４の詳細な説明で以下
に示すように、ルックアップデータベースのトランジシ
ョンおよびターミナルノードに関するものである。レス
ポンス情報はデータベース９４の走査の詳細および探索
が終了する箇所を示す。

【００７５】メンテナンスターミナルリクエストは読出
しまたは書込み作動のいずれかとすることができ、且つ
データベース９４に対する直接メモリアクセス作動（Ｄ
ＭＡ）を行い得るようにする。このタイプのリクエスト
はデータベース９４の読出しまたは書込みブロックに用
いてデータベースの情報を保持し得るようにする。図１
３はメンテナンスタイプリクエストをフォーマットする
際のリクエスト／レスポンスエントリ１０１の構成を示
す。図１４はリクエスト／レスポンスインターロックを
用いるＤＭＡ作動の制御パラメータを示すテーブルであ
り、図１５はメンテナンスＤＭＡ作動のリクエスト／レ
スポンスエントリ１０１の概要を示す。これがため、デ
ータベースの予め選択されたブロックは容易にアクセス
してデータベース９４に記憶された情報を再び見る（Ｄ
ＭＡを読出す）かまたは新たな情報または更新情報をデ
ータベースに直接書込むことができる（ＤＭＡを書込
む）。

【００７６】図１１および図１３に示すように、リクエ
スト／レスポンスエントリ１０１は長い質問およびＤＭ
Ａレスポンスを収容する１２８個の長いワードスペース
に拡張する。データベース指定子インデックス４０３Ｂ
のリクエストタイプフィールドによってデータベース９
４を保持するとともにモニタするアドレス認識エンジン
９４Ａの作動の可撓性を増大し得るようにする。

【００７７】図１６はアドレス認識エンジン９６Ａのル
ックアップデータベース９４のメモリマップを示す。上
述したように、アドレス認識エンジン９６Ａは、リクエ
スト／レスポンスＲＡＭ９６Ｂのエントリのリクエスト
部分にデータベース９４へのインデックスとして記憶し
てデータベース９４にエントリを位置させるようにした
ネットワークアドレスを用いる。データベース９４のエ
ントリには、アドレス認識エンジン９６Ａによりリクエ
スト／レスポンスＲＡＭ９６Ｂにレスポンスとして戻す
ネットワークアドレスに関連するネットワーク情報を設
ける。ラインカード７４Ａ，７４Ｂのプロセッサ９０
Ａ，９０Ｂはレスポンスを用いてデータパケットを所望
の行先に伝送するネットワーク情報を処理し得るように
する。

【００７８】データベース９４は１次データベース４０
１および２次データベース４０２に分割する。１次デー
タベース４０１は後述するように多方向３データ構体
（ＴＲＩＥ）を具え、ここでネットワークアドレスを用
いて２次データベース４０２のエントリにポインタを位
置させるようにする。２次データベース４０２のエント
リはレスポンス用のネットワーク情報を含むようにす
る。

【００７９】上述した、アドレス認識エンジン９６Ａは
後述するようにルックアップテーブル９４でルックアッ
プ作動の制御に用いられるデータベース指定子用のルッ
クアップテーブルとしてテーブル９４Ａを保持する。ア
ドレス認識エンジン９６Ａに対するリクエスト入力のイ
ンデックスフィールド４０３Ｂによってテーブル９４Ａ
へのインデックスを提供して現在のレスポンスルックア
ップに用いるべきルックアップデータベース指定子を位
置させるようにする。またリクエストに対するデータパ
ケットからネットワークアドレスを抽出する際の各プロ
セッサ９０Ａ，９０Ｂはデータパケットのヘッダにプロ
トコルタイプ情報を用いてテーブル９３Ａ，９３Ｂから
データベース指定子用の識別子を選択する。プロセッサ
９０Ａ，９０Ｂは各リクエスト４０３のインデックスフ
ィールド４０３Ｂいデータベース指定子用の識別子を位
置させる。

【００８０】アドレス認識エンジン９６Ａによってリク
エストからアドレス４０３Ａを読出すとともに４ビット
より成る群のアドレス４０３Ａを処理する。４ビットよ
り成る各群は数値４０４と称する。１次データベース４
０１はノードポインタ４０６により互いにリンクされた
複数のノード４０５を具え、各ノード４０５はネットワ
ークアドレスの数値または数値列の特定の値に関連す
る。一般に、各ノード４０５は１６ノードポインタエン
トリ４０６を具え、図１７に示すように、各特定のビッ
ト組合せ値に対するエントリは各ノード４０６（２⁴ ＝
１６、即ち、００００〜１１１１）に関連する数値また
は数値列を順次に従える４ビット数値４０４で構成す
る。

【００８１】アドレス認識エンジン９６Ａは１次データ
ベース４０１のルートノード４０５Ａにポイントするル
ートポインタアドレス４０８を用いる１次データベース
４０１をまず最初アクセスする。ルートポインタアドレ
スはアドレス認識エンジン９６Ａにより用いられるデー
タベース指定子で識別される。ルートノード４０５Ａに
は１６個のノードポインタ４０７を設け、その各々は例
えば００００〜１１１１に等しい４つの最高次のネット
ワークアドレスビットを有する数値に関連するノードの
１つのアドレスをそれぞれ含む。アドレス認識エンジン
９６Ａは処理されるネットワークアドレスの第１数値の
値と参照する第１数値４０４のビット、例えば００００
に等しい第１数値のビットの値に関連するノードポイン
タ４０７を用いて次のノードをアクセスする。

【００８２】図１７の例では、００００に等しいビット
０〜３を含む数値４０４に関連するノード４０５はノー
ドポインタ４０７を含む１６個のノードポインタ４０７
を有し、このノードポインタはネットワークアドレスの
次の数値４０４に対するビットの組合せの値の１つに関
連する他のノード４０５に対するアドレスであり、ネッ
トワークアドレスでは次の数値のビットは００００等に
等しい。

【００８３】斯様にして１次データベース４０１を構成
するため、数値４０４の各可能な値（例えばビット０〜
３を具える数値）は各ノード４０５の１６個のノードポ
インタ４０７を経てネットワークアドレスそ具え得る数
値４０４（例えばビット４〜７，８〜１１および１２〜
１５を具える数値）のシーケンスの各可能な数値にそれ
ぞれリンクされる。アドレス認識エンジン９６Ａは、数
値の全てが参照されるまで処理されたネットワークアド
レスの関連する数値と参照する数値のノードポインタ４
０７を経てノードからノードに１次データベース４０１
をトラバースする。

【００８４】ネットワークアドレスの数値のシーケンス
で次のノード４０５にポイントされる各ノード４０５は
遷移ノード（即ち、他のノードにポイントするノード）
と称される。ネットワークアドレスの最低の４次ビット
を具える数値に関連するノードはターミネイションノー
ドと称される。その理由は最後の数値のビットとの参照
がこの例の１６個のビットネットワークアドレスに対す
る参照処理を完了するからである。各ターミネイション
ノード４０５Ｂは、ビット１２〜１５を具える数値４０
４の１６個の可能な値の各々に対し１つずつ１６個のル
ックアップ参照ポインタ４０９を具える。各ルックアッ
プ参照ポインタ４０９は２次データベース４０２のエン
トリへのアドレスを具える。

【００８５】ネットワークアドレスでしばしば遭遇する
疎母集団アドレススペースにより、ノード４０５には前
置ストリング４１０を設けて１次データベース４０１に
必要な量のメモリスペースを減少するとともに探索時間
を減少する。疎母集団スペースとはｎビットネットワー
クアドレスにより表わし得るビット値の総数のうちの比
較的少数によって実際にネットワークのコンポーネント
に対するアドレスを形成することを意味する。前置スト
リングは多くのアドレスに共通の数値のストリングであ
る。疎母集団アドレススペースには多数の共通の数値が
存在することは明らかである。

【００８６】例えば、１６ビットネットワークアドレス
は６５，０００個のネットワークコンポーネントに亘っ
て独特に識別することができる。しかし、１６ビットア
ドレスを用いるネットワークは１６個のコンポーネント
を有し、その各々はアドレスの最低次の数値の１６個の
可能な値の１つによって独特に識別することができる。
これは疎母集団アドレススペースの例であり、１６個の
コンポーネントの全てに対する３つの高次の数値は同一
となる。

【００８７】これがため、この例では、前置ストリング
は単一のノード４０５で処理されるネットワークアドレ
スの３つの高次の数値と比較するために用いる３つの高
次の数値のストリングを具える。前置ストリングを用い
ることによって１次データベース４０１を実行するため
に必要な全メモリスペースを最小とすることができる。
その理由は数個の総合ノード４０５が特定のネットワー
クアドレスを探索する必要があるからである。アドレス
認識エンジン９６Ａは前置ストリングに関連するノード
４０５のアドレスの３つの数値を比較する。ＯＳＩネッ
トワークプロトコルアドレスは総合で４０数値に対し２
０バイト長い。ある高次の数値、例えばネットワークに
おける多くのアドレスの１６個の高次の数値は特定のＯ
ＳＩネットワークの多くのコンポーネントに対して同一
とし、これら数値はアドレス認識エンジン９６Ａによる
単一ノードの比較に対し１次データベースの関連するノ
ードに前置ストリングとして記憶することができる。

【００８８】図１８はノード４０５で前置ストリング４
１０として用い得るデータ構体の説明を示す。前置スト
リング４１０は４つのワード４１１に分割する。最初の
３ワード４１１の各々は５つの数値４０４とワードのビ
ット０〜２にＤＩＧ・ＳＴＲ・ＣＮＴ４１２として示す
３つの制御ビットを具える。これら制御ビットはワード
のどの数値が比較のために有効となるかを示す。第４番
目のワードは２つの数値および中間参照ポインタ４１３
を具える。

【００８９】この制御ビットＤＩＧ・ＳＴＲ・ＣＮＴ４
１２を用いて前置ストリング４１０を融通性のあるもの
とし、前置ストリング４１０が特定のネットワークに用
いられるプロトコルのアドレススペース母集団に従って
１から１７数値までのストリングを表わし得るようにす
る。ワード４１１に対するＤＩＧ・ＳＴＲ・ＣＮＴビッ
ト４１２は次に示すようにアドレス認識エンジン９６Ａ
によって解釈する。

【００９０】ＤＩＧ・ＳＴＲ・ＣＮＴビット４１２は０
００に等しい：即ち、５つの数値の全部は有効であり、
且つ次のワード４１１のある他の数値も有効である（次
のワードの有効数値に対する制御は次のワードに対しＤ
ＩＧ・ＳＴＲ・ＣＮＴビット４１２に含まれる）； ＤＩＧ・ＳＴＲ・ＣＮＴビット４１２は００１〜１０１
に等しい：これはストリングの最後のワードであり、Ｄ
ＩＧ・ＳＴＲ・ＣＮＴビットの値によってこのワードの
有効数値の数を示す； ＤＩＧ・ＳＴＲ・ＣＮＴビット４１２は１１０に等し
い：５つの数値の全部は有効であり、次のワードの最初
の数値も有効であり、次のワードの最初の数値はストリ
ングの最後の数値である； ＤＩＧ・ＳＴＲ・ＣＮＴビット４１２は１１１に等し
い：５つの数値の全部は有効であり、次のワードの最初
の２つの数値も有効であり、次のワードの最初の２つの
数値はストリングの最後の数値である。

【００９１】ＤＩＧ・ＳＴＲ・ＣＮＴビット４１２をセ
ットするとともにストリングの数値をノード４０５の前
置ストリング構体４１０にロードしてアドレス認識エン
ジン９６Ａが処理されるネットワークアドレスの関連す
る数値と比較し得る数値のストリングを形成する。スト
リング後のアドレスの数値を１次データベース４０１の
走査を継続するノードポインタにインデックスとして用
いる。最大の融通性を得るために、１次データベース４
０１の各ノード４０５には前置ストリングデータ構体４
１０を設け、これをネットワークに用いられるアドレス
方式に依存して用いるかまたは用いないようにする。中
間参照ポインタ４１３を用いて後述するように正確な参
照が得られない場合に最良の参照位置に対する２次デー
タベース４０２にエントリを位置させるようにする。

【００９２】各ノードポインタ４０７には次のノードア
ドレスおよび制御フィールドを設けてアドレス認識エン
ジン９６Ａにより１次データベース４０１の走査を制御
し得るようにする。ノードポインタ４０７のある１例を
図１９に示す。ＩＤＩ・ＣＮＴフィールド４１４は５つ
のビットを具え、ＬＯＡＤ・ＩＤＩフィールド４１５は
１ビットを具え、ＳＡＶＥ・ＲＥＳＵＬＴフィールド４
１６は１ビットを具え、ＮＥＸＴ・ＮＯＤＥフィールド
４１７は１５ビットを具え、ＰＴＲ・ＣＴＲＬフィール
ド４１８は２ビットを具える。

【００９３】ＮＥＸＴ・ＮＯＤＥフィールド４１７は１
次データベース４０１の数値参照走査に次のノード４０
５に対するアドレスを含む。

【００９４】ＳＡＶＥ・ＲＥＳＵＬＴフィールド４１６
を最良の参照ルーチングに用いる。あるルーチングプロ
トコルでは、正確な参照が１次データベース４０１のノ
ード４０５を経て見出し得ない場合にはネットワークア
ドレスに対する最良の参照を見出す必要がある。アドレ
スに対する最良の参照がノードポインタ４０７によりポ
イントされたノード４０５に関連するアドレスの数字４
０４で有効となる場合にはＳＡＶＥ・ＲＥＳＵＬＴ４１
６をノードポインタ４０７にセットする。ＳＡＶＥ・Ｒ
ＥＳＵＬＴ４１６がセットされると、アドレス認識エン
ジン９６Ａによって内部レジスタのＮＥＸＴ・ＮＯＤＥ
フィールド４１７の値を保存する。記憶されたＮＥＸＴ
・ＮＯＤＥ値は、中間参照ポインタ４１３が最良の参照
を必要とする２次データベース４０２に対するポインタ
として用いられる次のノード４０５に対するアドレスで
ある（即ち、１次データベース４０１の走査の継続時処
理されたアドレスに対し正確な参照が見出せない場合に
はアドレス認識エンジン９６Ａは記憶されたＮＥＸＴ・
ＮＯＤＥ値を用いて２次データベース４０２のアクセス
用の中間参照ポインタをアクセスする）。

【００９５】さらに、あるネットワークアドレスは例え
ばＩＳ・ＩＳルーチングプロトコルに従ってセグメント
に分割する。例えば、国際標準化機構（ＩＳＯ）によっ
て初期領域パート（ＩＤＰ）および領域特定パート（Ｄ
ＳＰ）を具えるハイアラーキアドレス構体を規定する。
ＩＳＯフォーマットアドレスのＩＤＰ部分からＤＳＰ部
分への遷移は１次データベース４０１の３つの構体に従
属しない。

【００９６】従って、ＩＤＩ・ＣＮＴフィールド４１４
およびＬＯＡＤ・ＩＤＩフィールド４１５を用いてＩＤ
Ｐ部分が終了するＩＳＯアドレスの数字に１次データベ
ースの走査を再指向する。ＬＯＡＤ・ＩＤＩフィールド
４１５のビットがノード４０５でセットされると、ＩＤ
Ｉ・ＣＮＴフィールド４１４はアドレスの現在の数字か
らＩＤＰ部分の終端の数字までの数字の番号を含む。ア
ドレス認識エンジン９６ＡはＩＤＩ・ＣＮＴフィールド
４１４にこの値を記憶する（ＩＤＩ計数）とともにこの
値が零となるまで各次のノード４０５に対しＩＤＩ計数
値を漸減する。ＩＤＩ計数値が零となるノードではアド
レス認識エンジン９６Ａはノード４０５に設けられたＤ
ＳＰポインタ４０７Ａに記憶されたアドレスを用いる次
のノード４０５に移動する（図１７参照）。ＤＳＰポイ
ンタ４０７ＡはＩＳＯアドレスに対する走査を継続する
ノードにポイントする。

【００９７】ＬＯＡＤ・ＩＤＩフィールド４１５のビッ
トがセットされず、且つＩＤＩ・ＣＮＴフィールド４１
４のビットの予め選択されたビットがセットされる場合
にはこれをエリアマッチ（ＡＭ）ビットセットとしてイ
ンタープリートする。あるプロトコル、例えばＤＥＣｎ
ｅｔ／ＯＳＩおよびＤＥＣｎｅｔ／フェーズＩＶプロト
コルによってエリアアドレスを規定する。ＡＭビットを
ノード４０５にセットする場合にはこれによってエリア
アドレスの終端がこの数字で有効となることを示す。セ
ットＡＭビットを有するノード４０８に遭遇した後の１
次データベース４０１の走査の継続を以下に示す。

【００９８】ＰＴＲ・ＣＴＲＬフィールド４１８のビッ
トはＮＥＸＴ・ＮＯＤＥフィールド４１７によりポイン
トされた次のノード４０５に関する情報をアドレス認識
エンジン９６Ａによって供給する。ＰＴＲ・ＣＴＲＬフ
ィールド４１８のビットは次に、示すようにインタープ
リートする。 ＰＴＲ・ＣＴＲＬビットは００に等しい：次のノードは
前置ストリングを含まない；上述したように、各ノード
に前置ストリング構体を設け、ＰＴＲ・ＣＴＲＬビット
が００のとき次のノードの前置ストリング構体を用いな
いで００ビットにより次のノードの前置ストリング構体
を否定することをアドレス認識エンジン９６Ａに知らせ
る。 ＰＴＲ・ＣＴＲＬビットは０１に等しい：次のノードは
前置ストリングを含み、従って、アドレス認識エンジン
９６Ａは前置ストリング４１０のＤＩＧ・ＳＴＲ・ＣＮ
Ｔビット４１２により示されるように、処理されるアド
レスの関連する数字を比較する； ＰＴＲ・ＣＴＲＬビットは１０に等しい：次のノードは
“パッディング”エントリであり、これによりパッディ
ング数字がアドレスに存在するため現在のノード４０５
を否定することをアドレス認識エンジン９６Ａに知ら
せ、これらパッディング数字はアドレスおよび走査継続
からストリップしＮＥＸＴ・ＮＯＤＥフィールド４１７
を否定する（ＯＳＩ標準アドレスのＩＤＰ部分のＩＤＩ
フィールドを正しく整列知らせる。且つパッドしてフィ
ールドの固定長さを充填する。パッディング数字はパッ
ディングポインタを用いる現在のノード３０５を］るー
ぷバックする）； ＰＴＲ・ＣＴＲＬビットは１１に等しい：ポインタはル
ックアップフェイルを示し、このポインタはＳＡＶＥ・
ＲＥＳＵＬＴビットがセットされた箇所のノードから保
持された中間走査ポインタを用いて２次データベースを
アクセスする必要があり、ＮＥＸＴ・ＮＯＤＥフィール
ド４１７を否定することを示す。

【００９９】終端ノード４０５Ｂに到達すると、アドレ
ス認識エンジン９６Ａは適切なルックアップ走査ポイン
タ４０９を有する２次データベース４０２をアクセスす
る。アドレス認識エンジン９６Ａは各リクエストのルッ
クアップタイプフィールド４０３Ｂにより示されるルッ
クアップデータベース指定子の制御ビットに従って、関
連する２次データベースエントリから情報を検索する。
終端ノードがストリングを含むことを終端ノード４０５
Ｂに対するノードポインタ４０５のＰＴＲ・ＣＴＲＬビ
ットが示す場合には、アドレス認識エンジン９６Ａはス
トリングで処理されるアドレスの残存する数字を比較す
る必要がある。走査をおこなうと、終端ノード４０５の
関連するルックアップ走査ポインタ４０９を用いて２次
データベース４０２をアクセスする。走査を行わない場
合、即ち、アドレスに残存する数字がストリングに残存
する数字よりも少ない場合にはＳＡＶＥ・ＲＥＳＵＬＴ
ビットがセットされた箇所のノード４０５から保持され
た中間走査ポインタを用いて２次データベース４０２を
アクセスする。

【０１００】図２０は２次データベースエントリ５００
に対するフォーマットの例を示す。２次データベースエ
ントリ５００には３つのタイプ：即ち、共通ブロック５
０１、経路分割ブロック５０２および隣接ブロック５０
３がある。各共通ブロック５０１を経路分割ブロック５
０２にリンクする。２次データベース４０２には等しい
数の共通ブロック５０１、経路分割ブロック５０２およ
び隣接ブロック５０３が存在する。各共通ブロック／経
路分割ブロックおよび隣接ブロック間には直接の関係は
ない。共通および隣接ブロック５０１、５０３の各々に
はリクエスト／レスポンスＲＡＭ９６Ｂへのレスポンス
としてアドレス認識エンジン９６Ａによりリターンすべ
き情報が含まれる。

【０１０１】各共通ブロック５０１は８ワードの長さと
する。以下に記載するように、データパケットに行先が
ブリッジを用いて到達する場合には最初の３つのワード
５０１Ａを用いて情報のエージングおよび学習を保持す
る。残りの５つのワード５０１Ｂはコミットせず、例え
ばＯＳＩまたはＤＥＣｎｅｔネットワークプロトコル等
に対するルーチング情報としてレスポンスでリターンに
必要な任意の情報を記憶するために用いる。ルックアッ
プ走査ポインタ４０９および中間ルックアップポインタ
４１３の各々によって関連する共通ブロック５０１をイ
ンデックスする。

【０１０２】各経路分割ブロック５０２は各共通ブロッ
ク５０１にリンクするとともに現在のレスポンスに用い
られる隣接ブロック５０３を選択するために用いる４つ
のポインタの群を具える。

【０１０３】各隣接ブロック５０３は４ワードの長さと
する。また各隣接ブロック５０３のワードはレスポンス
に必要な情報を含む。２次データベース４０２の同一の
共通ブロック５０１に対する順次のルックアップは経路
分割作動に応動して他の隣接ブロック５０３からの各リ
ターン情報とすることができる。

【０１０４】各リターン経路分割ブロック５０２は２ビ
ットを具えるＮＵＭ・ＰＡＴＨＳフィールド５０４と、
２ビットを具えるＬＡＳＴ・ＰＡＴＨフィールド５０５
と、各々が１５ビットＡＤＪ・ＰＴＲ・０〜ＡＤＪ・Ｐ
ＴＲ・３を具える４つの隣接ブロックポインタ５０６を
具える。ＮＵＭ・ＰＡＴＨＳフィールド５０４のビット
は次に示すようにアドレス認識エンジン９６Ａによって
インタープリートする。 ＮＵＭ・ＰＡＴＨＳビットは００に等しい：ＡＤＪ・Ｐ
ＴＲ・０で示すように１つの隣接ブロックのみを経路分
割ブロック５０２を経てアクセスすることができる； ＮＵＭ・ＰＡＴＨＳビットは０１に等しい：ＡＤＪ・Ｐ
ＴＲ・０またはＡＤＪ・ＰＴＲ・１により示すように２
つの異なる隣接ブロックのうちの一方を経路分割ブロッ
ク５０２を経てアクセスする； ＮＵＭ・ＰＡＴＨＳビットは１０に等しい：ＡＤＪ・Ｐ
ＴＲ・０乃至ＡＤＪ・ＰＴＲ・２の１つにより示すよう
に３つの異なる隣接ブロックのうちの１つを経路分割ブ
ロック５０２を経てアクセスする； ＮＵＭ・ＰＡＴＨＳビットは１１に等しい：ＡＤＪ・Ｐ
ＴＲ・０乃至ＡＤＪ・ＰＴＲ・３の１つにより示すよう
に４つの異なる隣接ブロックのうちの１つを経路分割ブ
ロック５０２を経てアクセスする。

【０１０５】ＬＡＳＴ・ＰＡＴＨフィールド５０５はレ
スポンス用の２次データベース４０２からの情報の現在
の検索中に用いる隣接ブロックポインタ５０６の数を示
す。ＬＡＳＴ・ＰＡＴＨフィールド５０５のビットは次
に示すようにアドレス認識エンジン９６Ａによりインタ
ープリートされる。 ＬＡＳＴ・ＰＡＴＨビットは００に等しい：現在のレス
ポンスに対してはＡＤＪ・ＰＴＲ・０を用いる； ＬＡ
ＳＴ・ＰＡＴＨビットは０１に等しい：現在のレスポン
スに対してはＡＤＪ・ＰＴＲ・１を用いる； ＬＡＳＴ
・ＰＡＴＨビットは１０に等しい：現在のレスポンスに
対してはＡＤＪ・ＰＴＲ・２を用いる；ＬＡＳＴ・ＰＡ
ＴＨビットは１１に等しい：現在のレスポンスに対して
はＡＤＪ・ＰＴＲ・３を用いる。

【０１０６】アドレス認識エンジン９６Ａが検索分割ブ
ロック５０２をエンタする度毎にＬＡＳＴ・ＰＡＴＨフ
ィールド５０５をインクレメントする。ＬＡＳＴ・ＰＡ
ＴＨフィールド５０５のビットの値がＮＵＭ・ＰＡＴＨ
Ｓフィールド５０４のビットの値以上となる際にはＬＡ
ＳＴ・ＰＡＴＨフィールド５０５を零にセットする。こ
れがため、ＬＡＳＴ・ＰＡＴＨフィールド５０５のビッ
トの値は０から経路分割ブロック５０２のＮＵＭ・ＰＡ
ＴＨＳフィールド５０４のビットの値まで循環する。

【０１０７】経路分割ブロック５０２により行われる経
路分割作動によってルーチング情報変化を自動的に制御
し、この情報変化は特定のネットワークアドレスに対す
るデータパケットの順次の伝送の特定のルーチングプロ
トコルに必要である。ＮＵＭ・ＰＡＴＨＳおよびＬＡＳ
Ｔ・ＰＡＴＨフィールド５０４，５０５を用いて特定の
共通ブロック５０１の順次の読出しでアクセスすべき多
数の異なる隣接ブロックをセットするとともにどの隣接
ブロックが現在の共通ブロックの読出し中に読出すかを
制御し得るようにする。

【０１０８】図２１はルックアップデータベース指定子
６００のフォーマットの説明を示す。上述したようにア
ドレス認識エンジン９６Ａはルックアップデータベース
指定子６００のテーブル９４Ａ、例えば２４個のルック
アップデータベース指定子６００を保持する。特定のリ
クエストの処理に当たりアドレス認識エンジン９６Ａは
リクエスト４０３のルックアップタイプフィールド４０
３Ｂのプロセッサ９０Ａ，９０Ｂにより示される特定の
ルックアップデータベース指定子６００でセットされた
制御ビットに従って、１次データベース４０１をトラバ
ースし２次データベース４０２からの情報を検索する
（図８参照）。

【０１０９】プロセッサ９０Ａ，９０Ｂによってデータ
パケットのヘッダに含まれるプロトコルタイプ情報を解
析し且つこの情報を用いてそのテーブル９３Ａ，９３Ｂ
から関連するデータベース指定子用の適切な識別子を選
択する。次いでプロセッサ９０Ａ，９０Ｂによって選択
された識別子をリクエスト４０３のインデックスフィー
ルド４０３Ｂに書込む。この方式によってプロセッサ９
０Ａ，９０Ｂおよびアドレス認識エンジン９６Ａ間のイ
ンターロックを行い、データベース９４の構体の柔軟性
を最大とすることができる。

【０１１０】例えば、１次データベース４０１用の多重
ルートノード配置によって柔軟性を最大とし異なるネッ
トワークプロトコルの種々のアドレス長さおよびフォー
マットを収容し得るようにする。各プロトコルの適切な
ルートノードインデックスは関連するデータベース指定
子で特定することができる。プロセッサ９０Ａ，９０Ｂ
によって相互参照テーブル９３Ａ，９３Ｂを経て各ヘッ
ダに伝送されたプロトコルタイプの情報を容易に相関す
るこことができる。

【０１１１】さらに、種々の異なるアドレスフォーマッ
トおよびプロトコルクラスのような他のアイテムを必要
とし、これらは特定のリクエストの処理でポイントされ
る２次データベースエントリ５００の共通ブロック５０
１および関連する隣接ブロック５０３に記憶することが
できる。ルックアップデータベース指定子によってどの
情報がレスポンスにリターンされるかを制御する機構を
提供する。

【０１１２】各ルックアップデータベース指定子６００
は６つのフィールド：即ち、５ビットを含むアーギュメ
ント長さフィールド（ＡＲＧ・ＬＥＮＧＴＨ）６０１、
５ビットを含むルートデータベースＴＲＩＥフィールド
（ＲＯＯＴ・ＴＲＩＥ）６０２、６ビットを含むエリア
走査計数フィールド（ＡＭ・ＣＮＴ）６０３、５ビット
を含むエリア走査ルートデータベースＴＲＩＥフィール
ド（ＡＭ・ＴＲＩＥ）６０４、予め選択された数のルー
ト制御ビットを含むルート制御ビットフィールド６０５
および３１ビットを含む２次データベースマスク（ＳＤ
Ｂ・ＭＡＳＫ）６０６を具える。

【０１１３】アーギュメント長さフィールド６０１は特
定のリクエスト４０３のアドレス部分４０３Ａの数字を
示す（ず８参照）。上述したように、リクエスト／レス
ポンスＲＡＭ９６Ｂにリクエストとして書込まれたネッ
トワークアドレスは各特定のアドレスに関連するネット
ワークアドレスに依存して固定長さとするかまたは長さ
を変化させることができる。

【０１１４】ルートデータベースＴＲＩＥフィールド６
０２はどのルート遷移ノードを１次データベース４０１
に用いる必要があるかを特定する。１次データベース４
０１は各々が２次データベースルックアップ走査ポイン
タ４０９用の探索を開始するために用いられる複数のル
ートで実行することができる。これがため、ＲＯＯＴ・
ＴＲＩＥフィールド６０２でセットされた数をアドレス
認識エンジン９６Ａにより用いてどのルートで探索を開
始すべきかを決めるようにする。

【０１１５】エリア走査計数フィールド６０３は１次デ
ータベース４０１内のエリア遷移に対し上述したように
エリアを完了するためのセットＡＭビットによって示さ
れる数字以外の残存する数字の数を示す。エリア走査ル
ートＴＲＩＥフィールド６０４はアドレスの残存するエ
リア走査計数数字に対し用いるべき１次データベース４
０１のルートノード４０５を示す。

【０１１６】ＡＭビットをノードポインタ４０７にセッ
トするとともに処理されるアドレスに残存する数字の数
をリクエスト４０３に示されるルックアップデータベー
ス指定子６００のエリア走査計数フィールド６０３の値
に等しくする場合にはルックアップデータベース指定子
６００のエリア走査ルートＴＲＩＥフィールド６０４に
よって特定されたルートノードに遷移を行う。処理され
るアドレスの次の数字は特定のルートノードでの走査に
用いる。残存する数字の数がエリア走査計数値に等しく
ない場合またはＡＭビットがノードポインタ４０７のセ
ットされない場合には次の数字をノードポインタ４０７
のＮＥＸＴ・ＮＯＤＥフィールド４１７によりポイント
されたノードでルックアップする。

【０１１７】ルックアップ制御ビットフィールド６０５
はルックアップ作動中アドレス認識エンジン９６Ａの作
動を制御するために用いる種々のビットを含むことがで
きる。例えば、ルックアップディスエーブルビットを設
けて関連するルックアップデータベース指定子６００に
より特定されたクロックパルスタイプをディスエーブル
することができる。セット時に関連するルックアップデ
ータベース指定子６００をリクエストのルックアップタ
イプフィールド４０３Ｂに示す場合にはエラーがリター
ンされるようになる。

【０１１８】本発明によるアドレス認識エンジンを採用
してルーチングおよびブリッジングプロトコルの双方を
支持する。上述したように、各共通ブリッジング５０１
はブリッジングプロトコルの実行に必要なエージングお
よび学習情報をリザーブする３つのワード５０１Ａを含
む。ポート学習およびエージングビットをルックアップ
制御ビットフィールド６０５に含めて特定のネットワー
ク行先アドレスが各データパケットを転送するブリッジ
ング作動を必要とすることをアドレス認識エンジン９６
Ａに示すようにする。ポート学習およびエージングビッ
トをルックアップデータベース指定子６００にセットす
ると次の学習およびエージング機能をアドレス認識エン
ジン９６Ａによって実行する。

【０１１９】アドレス認識エンジン９６Ａによって１６
ビットを含む更新マスク５０８に対する共通ブロック５
０１の第１ワード５０１Ａを読出す。更新マスク５０８
の各ビットは例えばブリッジでソースポートとし得るラ
インカード７４Ａ，７４Ｂのポートの１つに相当する。
関連するビットをマスク５０８のセットする各ポートに
対しては学習作動を実施する。プロセッサ９０Ａ，９０
Ｂはブリッジングアドレスに関するマスク５０８に特定
のビットを特定する各リクエストにビット数を含む。ア
ドレス認識エンジン９６Ａはリクエストにプロセッサ９
０Ａ，９０Ｂによって特定されるポート数に対するビッ
トをマスク５０８にセットするかどうかを決める。特定
されたビットをセットしない場合にはこのポートに対す
るアドレス認識エンジン９６Ａによっては学習を実行し
ない。しかし、タイマオーバライドビット５０８を第１
ワード５０１Ａに設ける。タイマオーバライドおよびポ
ート学習兼エージングビットをセットする場合にはアド
レス認識エンジン９６Ａは共通ブロック５０１によるエ
ージング機能を実行する。

【０１２０】ブリッジングアドレスに対する機能ブロッ
ク５０１にエントリすると、アドレス認識エンジン９６
Ａは第２ワード５０１Ａのブリッジングアクセスタイマ
５１０を零にクリアして第２ワード５１０Ａにもタイマ
アライブビット５１１をセットする。タイマフィールド
は２０ビットを具える。バックグラウンド作動として、
アドレス認識エンジン９６Ａはセットタイマアライブビ
ット５１１を有する各共通ブロック５０１を例えば各秒
毎にポールするとともにタイマフィールド５１０の値を
インクレメントする。

【０１２１】アドレス認識エンジン９６Ａはタイマフィ
ールド５１０のインクレメントされた値と比較されるエ
ージングタイムアウト値を保持する。タイマフィールド
５１０のインクレメントされた値がエージングタイムア
ウト値よりも大きい場合にはタイマアライブビット５１
１をクリアしてブリッジングプロトコルにより明らかな
ように関連する共通ブロック５０１のブリッジング情報
をエージオウトする。

【０１２２】また、第２ワード５０１Ａはタイマディス
エーブルビット５１２を含む。タイマディスエーブルビ
ット５１２がセットされると、タイマフィールド５１０
はインクレメントしない。このタイマフィールド５１０
はエージングが実行されない任意の共通ブロック５０１
にセットする。タイマディスエーブルビット５１２およ
びタイマアライブビット５１１の双方をセットする場合
にはこれにより共通ブロック５０１を“常時アライブ”
として保持する。

【０１２３】共通ブリッジング５０１の第３ワード５０
１Ａはポート番号フィールド５１３およびソースポート
学習に用いられる最後のフィールド５１４を含む。ポー
ト学習兼エージングビットがセットされ、学習作動が
（更新マスク５０８の適当なビットにより示されるよう
に）実行される場合には、アドレス認識エンジン９６Ａ
はデータパケットようのソースポート番号をポート番号
フィールド５１３に書込む。また、ソースポート番号も
学習作動が行われたか否かを最後のフィールド５１４に
書込む。

【０１２４】また、ルックアップ制御ビットフィールド
６０５はイネーブル隣接セットオンアクセスビットを含
んで（各隣接ブロック（図１３参照）に設けられた）セ
ット・オン・アクセス（Ａ・ＳＯＡ）ビット５１５がア
ドレス認識エンジン９６Ａにより隣接ブロック５０３を
読出す際にセットすることをアドレス認識エンジン９６
Ａに示すようにする。セット・オン・アクセスビット５
１５はＩＰネットワークプロトコルのアドレス解像プロ
トコルキャッシュ要求を支持する。ＩＰプロトコルのキ
ャッシュ要求はラインカード７４Ａ，７４Ｂのプロセッ
サ９０Ａ，９０Ｂで実行することができる。セットＡ・
ＳＯＡビット５１５は各隣接ブロック５０３がルーチン
グ作動に用いられたことをプロセッサ９０Ａ，９０Ｂに
示す。

【０１２５】各ルックアップデータベースマスク（ＳＤ
Ｂ・ＭＡＳＫ）６０６を用いて共通ブロック５０１の５
つの長いワード５０１Ｂおよび関連する隣接ブロック５
０３の４つの長いワードに記憶されたデータのどのバイ
トが特定のレスポンスのプロセッサ９０Ａ，９０Ｂにリ
ターンされるかを選択する。

【０１２６】マスク６０６の最初の１９ビットによって
共通ブロック５０１のどのバイトがリターンされるかを
決める。共通ブロック５０１の各バイトは１９ビットの
１つに相当する。マスク６０６の関連するビットがセッ
トされる場合にはバイトはレスポンスでリターンされる
ようになる。同様に、次の１２ビットを用いて隣接ブロ
ック５０３のどのバイトが１２ビットがセットされる関
数としてレスポンスでリターンされるかを決める。マス
ク６０６の隣接ビットの全てが零であり、ルックアップ
制御ビットフィールド６０５のイネーブル隣接セット・
オン・アクセスビームがセットされない場合には、経路
分割隣接ブロックポインタ５０６は用いられず、ＬＡＳ
Ｔ・ＰＡＴＨフィールド５０５はインクレメントされな
い。前置ストリングデータ構体４１０、ノードポインタ
４０７、経路分割ブロック５０２およびルックアップデ
ータベース指定子６００の種々の制御ビットによって１
次データベース４０１の走査および２次データベース４
０２からのルーチングまたはブリッジング情報の制御の
融通性を最大とする。アドレス認識エンジン９６Ａの制
御ビット配列は、コンピュータネットワークでブリッジ
ングおよびルーチング作動を呈する数個のコンポーネン
トに対する集中リソースを提供し得る単一メモリ構体に
おいて異なったルーチングおよびブリッジングプロトコ
ルの可変要求を両立的に収容する装置に組込むようにす
る。

【図面の簡単な説明】

【図１】本発明インターロック方式を内蔵するコンピュ
ータネットワークの構成を示すブロック図である。

【図２】図１のネットワーク集積化サーバの物理的ハー
ドウエア構成の例を示す説明図である。

【図３】図１のコンピュータネットワークの共用メモリ
カードおよびラインインターフェースカードに対するア
ーキテクチュアの高レベル表示を示すブロック回路図で
ある。

【図４】図３のリクエスト／レスポンスＲＡＭのデータ
ブロック構体を示すブロック図である。

【図５】図４のデータブロック構体にオーナーシップ情
報を読出し且つ書込む手段を示す説明図である。

【図６】図１のデータベースの作動を示すフローチャー
ト図である。

【図７】図１のリクエスト／レスポンスＲＡＭのリクエ
ストの読出し中のデータベースの作動を示すフローチャ
ート図である。

【図８】図１のアドレス認識エンジンにに対するネット
ワークアドレスおよびデータベース入力の例を示す説明
図である。

【図９】図３のリクエスト／レスポンスＲＡＭに対する
データブロック構体を示す説明図である。

【図１０】図８のデータベース指定子フィールドの１例
を示す説明図である。

【図１１】図３のリクエスト／レスポンスＲＡＭの他の
データブロック構体を示す説明図である。

【図１２】図１１のデータブロック構体に関する情報の
テーブルを示す説明図である。

【図１３】図３のリクエスト／レスポンスＲＡＭの他の
データブロック構体を示す説明図である。

【図１４】図１３のデータブロック構体に関する情報の
テーブルを示す説明図である。

【図１５】図１３のデータブロックのデータ構体を示す
説明図である。

【図１６】図１のルックアップデータベースのメモリの
メモリマップを示す説明図である。

【図１７】図８の１次データベースの方式表示を示す説
明図である。

【図１８】図１７の１次データベースのノードの前置ス
トリングの構体を示す説明図である。

【図１９】図１７の１次データベースのノードの１つの
ノードポインタを示す説明図である。

【図２０】図１６の２次データベースのエントリのフォ
ーマットを示す説明図である。

【図２１】図１のアドレス認識エンジンのルックアップ
データベース指定子のフォーマットを示す説明図であ
る。

【符号の説明】

１０ コンピュータネットワーク １２ トークンリングＬＡＮ １４，１６ ＬＡＮ １８ パーソナルコンピュータ ２０ トークンリングバス ２２ トークンリングルータ ２４ ＷＡＮルータ ２６ バス ２８ データ伝送ライン ３０ パーソナルコンピュータ ３２ バス ３４ ＷＡＮルータ ３６ データ伝送ライン ３８ パーソナルコンピュータ ４０ ブリッジ ４２ ＬＡＮバス ４４ ブリッジ ４６ データ伝送ライン ４８ データ伝送ライン ５０ パーソナルコンピュータ ５２ ポイント−ポイントカップリング ５４ ＷＡＮルータ ５６ ＷＡＮルータ ５８ データ伝送ライン ６０ ＬＡＮバス

───────────────────────────────────────────────────── フロントページの続き (72)発明者 スチュワート エフ ブライアント イギリス国 サリー アールエッチ１ ４ エイエス レッドヒル レッドストーン パーク ３ (72)発明者 ジョン リグビー イギリス国 バークシャー アールジー 17エックスユー リーディング ベーカー ストリート 25 (72)発明者 ジョセフ オ キャラハン アイルランド国 カウントリー コーク グロウンソウン パイン グローブ 54 (72)発明者 ウナ エム クインラン アイルランド国 ダブリン ６ダブリュー テンペローグ テンプルビル ドライブ 112 (72)発明者 マイケル ジェイ シーマン アメリカ合衆国 カリフォルニア州 95134 サンノゼ エラン ビレッジ レ イン 350 アパートメント 206 (72)発明者 フェアガール モーガン アイルランド国 ガルウェイ モイカレン ペア エヌエイ グカオア 33

Claims (10)

【特許請求の範囲】
1. 【請求項１】 データ伝送ラインからデータ伝送を受け
   るとともにデータ伝送ラインにデータ伝送を転送するラ
   インカードと、ネットワーク情報ルックアップデータベ
   ースを含むアドレス認識エンジンとを具え、前記ルック
   アップデータベースは各々がデータ伝送に含まれるコン
   ピュータネットワークアドレスに関するネットワーク情
   報を含む複数のエントリを具え、他に前記ラインカード
   およびアドレス認識エンジンを互いに結合するバックプ
   レインバスを具え、前記ラインカードは各々がこのライ
   ンカードで受信されたデータ伝送で識別されたプロトコ
   ルタイプに関するデータベース指定子用の識別子の第１
   テーブルを含み、このラインカードによって各々がネッ
   トワークアドレスを含むとともに各データ伝送用のプロ
   トコルタイプに相当するデータベース指定子を含みライ
   ンカードで受信されたデータ伝送に関するネットワーク
   情報のリクエストを前記バックプレインバスを経て前記
   アドレス識別エンジンに転送し、前記アドレス識別エン
   ジンは前記識別子によりインデックスされたデータベー
   ス指定子の第２テーブルを含み、このアドレス識別エン
   ジンによって前記第２テーブルからのデータベース指定
   子を選択する各リクエストの識別子を用いるとともにレ
   スポンスとしてのネットワーク情報エントリの関連する
   エントリへのアクセスおよび検索用のルックアップデー
   タベースに対し前記リクエストのネットワークアドレス
   を用いるようにし、各データベース指定子は前記エント
   リの関連するエントリのアクセスおよび検索中アドレス
   識別エンジンを制御する制御情報を含み、このアドレス
   識別エンジンによって前記ラインカードによる使用のバ
   ックプレインバスを経て前記レスポンスの伝送をライン
   カードに影響せしめるようにしたことを特徴とするコン
   ピュータシステム。
2. 【請求項２】 前記ネットワーク情報のルックアップデ
   ータベースは１次データベースおよび２次データベース
   を具え、複数のネットワーク情報エントリは前記２次デ
   ータベースに配列し、１次データベースは、１つのリク
   エストに含まれるネットワークアドレスのあらかじめ選
   択された部分に参照して１次データベースへのネットワ
   ークアドレス入力により２次データベースのエントリの
   １つ２次データベースポインタを位置させるようにリン
   クされたノード間の参照に従ってリンクされたノードを
   移送するようにした複数のリンクされたノードを具え、
   前記アドレス認識エンジンによって各ネットワークアド
   レスを１次データベースへの入力として用いるとともに
   位置された２次データベースのポインタを用いて選択さ
   れたデータベース指定子に含まれる制御情報の制御のも
   とで、２次データベースからネットワーク情報エントリ
   の関連するエントリにアクセスするとともに検索するよ
   うにしたことを特徴とする請求項１に記載のコンピュー
   タシステム。
3. 【請求項３】 前記ラインカードはデータ伝送をデータ
   パケットの形態で受信するとともに転送し、各データパ
   ケットはデータパケットおよびプロトコル型の情報のう
   ちの各々の情報のｎビットフィールドを具え、１つの要
   求の各ネットワークアドレスはネットワークアドレス情
   報を含むｎビットフィールドの１つを含み、アドレス認
   識エンジンによって各ｎビットリクエストを１次データ
   ベースを経て移送する複数のｍビット数値にセグメント
   化し、各ｍビット数値は２^m の各値のうちの１つを有
   し、さらに、複数のリンクされたノードは少なくとも１
   セットの遷移ノードを含むとともに少なくとも１セット
   の遷移ノードの各々にリンクされた１セットの終端ノー
   ドを含み、少なくとも１セットの転送ノードの各々をル
   ートノードおよび少なくとも１ルートノードの各々にリ
   ンクし、少なくとも１セットの遷移ノードの各ノードは
   次のノードへのリンクを行う２^m のノードポインタを含
   み、前記ルートノードおよび遷移ノードの１つのノード
   ポインタの各々は２^m の各値および少なくとも１セット
   の遷移モードおよびリンクされたセットの終端ノードの
   １つの次のものへのポインタのうちの１つに相当し、終
   端ノードの各々は２^m 個の２次データベースポインタを
   含み、終端ノードの１つの２次データベースポインタの
   各々は２次データベースのネットワーク情報エントリの
   １つの２^m の個別の値およびポインタの１つに相当し、
   各リクエストの数値はこの数値のあらかじめ選択したシ
   ーケンスで１度に一回ルートノードおよび次のトランジ
   ションノードのリンクされたノードポインタの関連する
   シーケンスに参照して１次データベースをトランジショ
   ンノードの１つにトラバースするようにしたことを特徴
   とする請求項１に記載のコンピュータシステム。
4. 【請求項４】 前記データベース指定子の各々の制御情
   報はルートノード情報を含んで何れのルートノードが１
   次データベースの走査を開始するかをアドレス認識エン
   ジンに示し、且つデータベース指定子の各々の制御情報
   はエリア参照情報フィールドを含み、このエリア参照情
   報フィールドによりセット状態およびクリア状態を表わ
   し、セット状態によって１次データベースの走査がネッ
   トワークアドレスの数字の予め選択された数字で再指向
   すべきことをアドレス認識エンジンに示し、クリア状態
   によって１次データベースの走査を再指向なく継続する
   必要のあることをアドレス認識エンジンに示すことを特
   徴とする請求項３に記載のコンピュータシステム。
5. 【請求項５】 前記データベース指定子の各々の制御情
   報はエリア参照計数フィールドおよびエリア参照ルート
   フィールドを含み、各エリア参照計数フィールドによっ
   て前記ネットワークアドレスの任意の任意の数字におけ
   るエリア参照情報がセット状態にある場合に１次データ
   ベースの走査の再指向を発生する必要のあるリクエスト
   の数字の予め選択された数字をアドレス認識エンジンに
   示し、且つ各エリア参照ルートフィールドによって前記
   リクエストの残存する次の数字に対し１次データベース
   の走査を継続する必要のある１次データベースの予め選
   択されたノードをアドレス認識エンジンに示すことを特
   徴とする請求項４に記載のコンピュータシステム。
6. 【請求項６】 前記データベース指定子の各々の制御情
   報は情報マスクを含み、レスポンス時に使用するエント
   リの各々に含まれるネットワーク情報の予め選択された
   部分をアドレス認識エンジンに示し、且つエントリの各
   々はブリッジ情報フィールドを具え、さらに前記データ
   ベース指定子の各々の制御情報はポート学習兼エージン
   グフィールドを含み、このポート学習兼エージングフィ
   ールドをセット状態およびクリア状態の１つとし、アド
   レス認識エンジンを制御してブリッジ作動を行い選択さ
   れたデータベース指定子のポート学習兼エージングフィ
   ールドがセット状態にある際ブリッジ情報フィールドか
   らブリッジ情報を読出すとともにブリッジ情報フィール
   ドにブリッジ情報を書込むようにしたことを特徴とする
   請求項１に記載のコンピュータシステム。
7. 【請求項７】 アドレス認識エンジンに結合されライン
   カードからのリクエストおよびルックアップデータベー
   スからの関連するリクエストを記憶するためのリクエス
   ト／レスポンスメモリを具え、このリクエスト／レスポ
   ンスメモリは複数のエントリを具え、これらエントリの
   各々はリクエストを記憶するリクエスト記憶メモリスペ
   ースおよび関連するレスポンスを記憶するレスポンス記
   憶メモリスペースを含み、さらにエントリの各々のリク
   エスト記憶メモリスペースはオーナシップメモリ記憶用
   の第１の予め選択されたスペースを含み、エントリの各
   々のレスポンス記憶メモリスペースはオーナシップ情報
   記憶用の第２の予め選択されたスペースを含み、前記第
   １の予め選択されたスペースのオーナシップ情報は各リ
   クエスト記憶スペースに記憶されたリクエストがアドレ
   ス認識エンジンにより使用有効であるか否かを示し、前
   記第２の予め選択されたスペースのオーナシップ情報は
   各レスポンス記憶スペースに記憶されたレスポンスがラ
   インカードにより使用有効であるか否かを示すようにし
   たことを特徴とする請求項１に記載のコンピュータシス
   テム。
8. 【請求項８】 前記ラインカードは、エントリの予め選
   択されたエントリのリクエスト記憶メモリスペースに各
   リクエストを書込むと同時に各第１の予め選択されたス
   ペースにオーナシップ情報を書込むことによって各リク
   エストを転送して関連するリクエストが有効であること
   を示し、アドレス認識エンジンによって各リクエスト記
   憶メモリスペースをポーリングするとともに読出し、且
   つ各有効リクエストを用いて関連するレスポンスに対す
   るネットワーク情報ルックアップデータベースをアクセ
   スし、アドレス認識エンジンによってリクエスト読出し
   時に各第１の予め選択されたスペースにオーナシップ情
   報を書込んで関連するリクエストが有効でないことを示
   し、且つ各リクエストを記憶するエントリの予め選択さ
   れたエントリのレスポンス記憶メモリスペースに各レス
   ポンスを記憶するとともに各第２の予め選択されたスペ
   ースにオーナシップ情報を書込んで関連するレスポンス
   が有効であることを示すようにしたことを特徴とする請
   求項７に記載のコンピュータシステム。
9. 【請求項９】 各第１の予め選択されたスペースによっ
   てＯＷＮ・ＩＤ情報およびＲＥＱ・ＩＤ情報を具えるオ
   ーナシップ情報を記憶し、ＯＷＮ・ＩＤ情報によってセ
   ット状態およびクリア状態の関連するものを表わし、セ
   ット状態によって各リクエストメモリスペースに記憶さ
   れたリクエストがアドレス認識エンジンにより使用に有
   効であることをアドレス認識エンジンに示し、且つ前記
   クリア状態によって各リクエストメモリスペースに記憶
   されたリクエストがアドレス認識エンジンにより使用に
   有効でないことをアドレス認識エンジンに示すように
   し、前記ＲＥＱ・ＩＤによってセット状態およびクリア
   状態の１つを表わし、ＲＥＱ・ＩＤ情報の状態をアドレ
   ス認識エンジンにより用いて第２の予め選択されたスペ
   ースへの書込み用オーナシップ情報を決め、前記ライン
   カードによって各第１の予め選択されたスペースにオー
   ナシップ情報を書込んでＯＷＮ・ＩＤ情報をセットする
   とともにＲＥＱ・ＩＤ情報をラインカードによるオーナ
   シップ情報の書込み前のＲＥＱ・ＩＤ情報の状態とは逆
   の状態に書込み、さらに、各第２の予め選択されたスペ
   ースによってＲＳＰ・ＩＤ情報を具えるオーナシップ情
   報を記憶し、このＲＳＰ・ＩＤ情報によってセット状態
   およびクリア状態の１つを表わして、レスポンスの記憶
   時にアドレス認識エンジンにより書込まれたＲＳＰ・Ｉ
   Ｄ情報の状態を、アドレス認識エンジンが各有効リクエ
   ストをポーリングし且つ読出す際にＲＥＱ・ＩＤ情報の
   状態と参照する状態とすることを特徴とする請求項８に
   記載のコンピュータシステム。
10. 【請求項１０】 前記ラインカードによってこれにより
    書込まれたリクエストを含む予め選択されたエントリを
    の各々のレスポンスメモリ記憶スペースを読出し、各レ
    スポンスメモリスペースの第２の予め選択されたスペー
    スのＲＳＰ・ＩＤ情報の状態が関連するリクエストの書
    込み時にラインカードにより書込まれたＲＥＱ・ＩＤ情
    報の状態と参照する際に前記レスポンスが使用に対し有
    効となることを特徴とする請求項９に記載のコンピュー
    タシステム。