JPH0685676A - A/d conversion circuit of r-string system - Google Patents

A/d conversion circuit of r-string system

Info

Publication number
JPH0685676A
JPH0685676A JP23578892A JP23578892A JPH0685676A JP H0685676 A JPH0685676 A JP H0685676A JP 23578892 A JP23578892 A JP 23578892A JP 23578892 A JP23578892 A JP 23578892A JP H0685676 A JPH0685676 A JP H0685676A
Authority
JP
Japan
Prior art keywords
decoder
circuit
gate
comparator
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP23578892A
Other languages
Japanese (ja)
Inventor
Naoko Nakagawa
直子 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP23578892A priority Critical patent/JPH0685676A/en
Publication of JPH0685676A publication Critical patent/JPH0685676A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To accelerate conversion speed by connecting a gate consisting of only H-channel transistors to the parting point of a resistor string, and controlling the gate by outputting a value of more than source voltage from a tap decoder. CONSTITUTION:A transfer gate is comprised of only the N-channel transistors M1-Mn. and the gates M1-Mn are selected by the tap decoder 5. The output of the decoder 5 is boosted to the value more than a source voltage by a booster circuit 6 to reduce the on-resistance of the gate. Potential selected by the decoder 5 is compared with an analog voltage inputted from an external terminal by a comparator 4, and a result is written on a register 2. Such comparison is continued by rewriting the value of the decoder 5 until a conversion result completion signal is sent out from a control circuit 1. Such a series of execution time is dependent on the on-resistance of the transistor and load capacity to the comparator 4. Thereby, fast conversion can be performed, and also, circuit configuration can be simplified.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はRストリング方式による
A/D変換回路に関し、特にRストリングの分割電位を
選択するセレクト手段を備えたA/D変換回路に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an R / string type A / D conversion circuit, and more particularly to an A / D conversion circuit provided with a selecting means for selecting a division potential of an R string.

【0002】[0002]

【従来の技術】従来のRストリング方式によるA/D変
換回路は、通常入力系のサンプルホールド回路やコンパ
レータと、出力系のレジスタやコントロール回路と、コ
ンパレータへの基準電圧を供給する抵抗ストリングやタ
ップデコーダとを備えて構成される。
2. Description of the Related Art A conventional R-string type A / D conversion circuit is generally an input system sample-hold circuit or comparator, an output system register or control circuit, and a resistor string or tap for supplying a reference voltage to the comparator. And a decoder.

【0003】図4はかかる従来の一例を示すRストリン
グ方式のA/D変換回路図である。図4に示すように、
従来のRストリングA/D変換回路は、外部端子を介し
て入力したアナログ信号をサンプル化し保持するサンプ
ルホールド回路3と、このサンプルホールド回路3の出
力を基準電圧と比較するコンパレータ4と、コンパレー
タ4の出力を記憶するレジスタ2と、バスからの指示に
よりレジスタ2を制御するコントロール回路1と、基準
電圧を作成するための抵抗ストリングR1 〜Rn と、基
準電圧を選択するタップデコーダ5および各種のトラン
ジスタN1 〜Nm で構成したトランスファーゲートとを
備えている。外部端子を介して入力したアナログ信号は
サンプルホールド回路3でサンプリングされ、コンパレ
ータ4に供給される。一方、基準電圧はAVref端子
とGND間に直列接続された抵抗ストリングを分割する
ことによって得ている。その電位の選択は、レジスタ2
から制御されるタップデコーダ5によりNチャネルトラ
ンジスタ,Pチャネルトランジスタ,ノンドープトラン
ジスタからなるトランスファーゲートをオン・オフする
ことにより行っている。この時、トランスファーゲート
はその種類によって入力電圧によるON抵抗が変化す
る。
FIG. 4 is an A / D conversion circuit diagram of the R string system showing an example of such a conventional technique. As shown in FIG.
The conventional R string A / D conversion circuit includes a sample hold circuit 3 that samples and holds an analog signal input through an external terminal, a comparator 4 that compares the output of the sample hold circuit 3 with a reference voltage, and a comparator 4. 2 for storing the output of the control circuit, a control circuit 1 for controlling the register 2 according to an instruction from the bus, resistor strings R 1 to R n for creating a reference voltage, a tap decoder 5 for selecting the reference voltage, and various types. Of the transistors N 1 to N m . The analog signal input via the external terminal is sampled by the sample hold circuit 3 and supplied to the comparator 4. On the other hand, the reference voltage is obtained by dividing a resistor string connected in series between the AVref terminal and GND. The potential is selected by register 2
This is performed by turning on / off a transfer gate composed of an N-channel transistor, a P-channel transistor, and a non-doped transistor by a tap decoder 5 controlled by. At this time, the ON resistance of the transfer gate varies depending on the type of the transfer gate.

【0004】図5は図4に示す各種トランジスタの入力
電圧とON抵抗の特性図である。図5に示すように、こ
のON抵抗特性はNチャネルトランジスタとノンドープ
トランジスタとが類似しているが、Pチャネルトランジ
スタはNチャネルトランジスタと比べて反対(逆)の特
性を有している。
FIG. 5 is a characteristic diagram of the input voltage and the ON resistance of the various transistors shown in FIG. As shown in FIG. 5, the ON resistance characteristic of the N-channel transistor is similar to that of the non-doped transistor, but the P-channel transistor has the opposite (reverse) characteristic as compared with the N-channel transistor.

【0005】まず、選択時の速度を速めるためには、ト
ランスファーゲートのON抵抗を下げてやる必要があ
り、電位に応じた素子を選択しなければならない。そこ
で、高い電位ではPチャネルトランジスタを用い、低い
電位ではNチャネルトランジスタ、中間電位ではノンド
ープトランジスタを用いるように、組み合わせて使用し
ている。
First, in order to increase the speed at the time of selection, it is necessary to lower the ON resistance of the transfer gate, and it is necessary to select an element according to the potential. Therefore, the P-channel transistor is used at a high potential, the N-channel transistor is used at a low potential, and the undoped transistor is used at an intermediate potential.

【0006】次に、タップデコーダー5により選択され
た電位は、外部端子より入力されたアナログ電圧をサン
プルホールド回路3で保持した電圧とコンパレータ4で
比較され、その結果はレジスタ2に書込まれる。
Next, the potential selected by the tap decoder 5 is compared with a voltage obtained by holding the analog voltage input from the external terminal by the sample hold circuit 3 by the comparator 4, and the result is written in the register 2.

【0007】更に、コントロール回路1から変換結果終
了の信号が出力されるまで、タップデコーダ5の値を書
き換え、比較しつづける。コントロール回路1から変換
終了信号が出力されると、レジスタ2よりバスを介して
A/D変換したデジタル値を得ることができる。
Further, the value of the tap decoder 5 is rewritten and the comparison is continued until the control circuit 1 outputs a signal indicating the end of the conversion result. When the conversion end signal is output from the control circuit 1, the register 2 can obtain a digital value that has been A / D converted via the bus.

【0008】このように、従来のRストリング方式によ
るA/D変換回路は、電位によりPチャネルトランジス
タ,Nチャネルトランジスタおよびノンドープトランジ
スタを使い分けているので、比較的速い速度でA/D変
換を実現することが可能である。
As described above, in the conventional R-string type A / D conversion circuit, the P-channel transistor, the N-channel transistor and the non-doped transistor are selectively used according to the potential, so that the A / D conversion is realized at a relatively high speed. It is possible.

【0009】[0009]

【発明が解決しようとする課題】上述した従来のRスト
リング方式によるA/D変換回路は、電位によってPチ
ャネルトランジスタとNチャネルトランジスタおよびノ
ンドープトランジスタとを組み合わせて構成している。
このため、回路構成およびマスクパターンが複雑である
という欠点がある。また、かかるセレクト時の速度をあ
げるために電位に応じた素子を用いる構成であっても、
素子の性能には限度があり、より高速の切換えを実現す
ることは困難であるという欠点がある。
The conventional R string A / D conversion circuit described above is constructed by combining a P-channel transistor, an N-channel transistor and a non-doped transistor according to the potential.
Therefore, there is a drawback that the circuit configuration and the mask pattern are complicated. In addition, even in a configuration using an element according to the potential to increase the speed at the time of selection,
There is a drawback in that the performance of the device is limited and it is difficult to realize faster switching.

【0010】本発明の目的は、回路構成やマスクパター
ンを簡略化できるとともに、より高速の切換えを実現す
ることのできるRストリング方式によるA/D変換回路
を提供することにある。
An object of the present invention is to provide an A / D conversion circuit of the R string system which can simplify the circuit structure and the mask pattern and can realize switching at higher speed.

【0011】[0011]

【課題を解決するための手段】本発明のRストリング方
式によるA/D変換回路は、アナログ信号を入力してサ
ンプルホールドするサンプルホールド回路と、基準電圧
を分割するための複数の抵抗素子を直列接続した抵抗ス
トリングと、一端を共通接続し且つ他端を前記抵抗スト
リングの分割点にそれぞれ接続するNチャネルトランジ
スタのみからなる複数個のトランファーゲートと、前記
複数個のトランジスファーゲートを制御するタップデコ
ーダと、前記タップデコーダに接続される昇圧回路と、
前記サンプルホールド回路の出力および前記複数個のト
ランスファゲートの共通接続した一端から得られる基準
電圧を比較するコンパレータと、前記コンパレータ回路
の出力を記憶しディジタル出力するとともに前記タップ
デコーダを制御するレジスタとを有し、前記昇圧回路か
ら昇圧された信号により前記トランスファーゲートを構
成する前記Nチャネルトランジスタを選択するように構
成される。
An R / string type A / D conversion circuit according to the present invention comprises a sample hold circuit for inputting an analog signal to sample and hold it, and a plurality of resistance elements for dividing a reference voltage in series. Connected resistor strings, a plurality of transfer gates consisting of only N-channel transistors, one end of which is commonly connected and the other end of which is connected to a dividing point of the resistor string, and a tap for controlling the plurality of transfer gates A decoder and a booster circuit connected to the tap decoder,
A comparator that compares the output of the sample hold circuit and a reference voltage obtained from one end of the plurality of transfer gates that are commonly connected; and a register that stores the output of the comparator circuit and digitally outputs it, and controls the tap decoder. The booster circuit is configured to select the N-channel transistor that constitutes the transfer gate according to the boosted signal.

【0012】[0012]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1は本発明の一実施例を示すRストリン
グ方式のA/D変換回路図である。図1に示すように、
本実施例のRストリング方式によるA/D変換回路は、
バスからの信号により変換開始および変換終了信号等を
送出して変換制御を行うコントロール回路1と、このコ
ントロール回路1からの変換終了信号によりA/D変換
結果をバスに送出するレジスタ2と、外部端子よりアナ
ログ信号を入力してサンプルホールドするサンプルホー
ルド回路3と、サンプルホールド回路3の出力および選
択された基準電圧を比較し且つその比較結果をレジスタ
2へ送出するコンパレータ4と、AVref端子および
接地間に直列に接続された抵抗R1 〜Rn からなる抵抗
ストリングと、一端をコンパレータ4の他方の入力に共
通接続し且つ他端をそれぞれ抵抗ストリングの分割点に
接続したトランスファーゲートM1 〜Mn と、このトラ
ンスファーゲートM1 〜Mn を選択するタップデコーダ
5と、そのタップデコーダ5の出力を電源電圧以上にす
るための昇圧回路6とを有している。特に、トランスフ
ァーゲートを形成するトラジスタM1 〜Mn はNチャネ
ルトランジスタのみを用いている。
Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is an R-string type A / D conversion circuit diagram showing an embodiment of the present invention. As shown in Figure 1,
The A / D conversion circuit according to the R string method of this embodiment is
A control circuit 1 for performing conversion control by sending a conversion start signal and a conversion end signal or the like by a signal from the bus, a register 2 for sending the A / D conversion result to the bus by the conversion end signal from the control circuit 1, and an external device. A sample and hold circuit 3 that inputs and holds an analog signal from a terminal, a comparator 4 that compares the output of the sample and hold circuit 3 and a selected reference voltage, and sends the comparison result to a register 2, an AVref terminal and ground. transfer gates M 1 ~M connected a resistor string comprising resistors R 1 to R n which are connected in series, and commonly connected at one end to the other input of the comparator 4 and the other end to the dividing point of each resistor string between n, a tap decoder 5 for selecting the transfer gate M 1 ~M n, the Tappude And a booster circuit 6 for the output of the over da 5 than the supply voltage. In particular, Torajisuta M 1 ~M n forming the transfer gate is used only N-channel transistors.

【0013】このA/D変換回路において、タップデコ
ーダ5からの出力は昇圧回路6によって電源電圧以上に
昇圧するので、選択するトランスファーゲート(M1
n)は全てNチャネルトランジスタで構成することが
できる。
In this A / D conversion circuit, the output from the tap decoder 5 is boosted by the booster circuit 6 to the power supply voltage or more, so that the selected transfer gate (M 1 to
All M n ) can be composed of N-channel transistors.

【0014】図2は図1に示すNチャネルトランジスタ
のゲート電圧と電流の特性図である。図2に示すよう
に、この電圧電流特性、すなわちNチャネルトランジス
タのゲート電圧VG と電流ID の関係は、ゲート電圧V
G が高くなればなるほど、そのトランジスタのON抵抗
は小さくなり、電流ID は大きくなる。
FIG. 2 is a characteristic diagram of the gate voltage and current of the N-channel transistor shown in FIG. As shown in FIG. 2, this voltage-current characteristic, that is, the relationship between the gate voltage V G of the N-channel transistor and the current I D is as follows.
The higher G is, the lower the ON resistance of the transistor and the higher the current I D.

【0015】図3は図1に示Nチャネルトランジスタの
入力電圧とON抵抗の特性図である。図3に示すよう
に、このON抵抗特性は選択するトランスファーゲート
のトランジスタ全てをNチャネルトランジスタで構成し
ても、そのゲート電圧VG を昇圧回路6によりVG =b
あるいはcのように、電源電圧以上に昇圧しているの
で、入力電圧が高い分割点であれ、低い分割点であれ、
ON抵抗は小さい。
FIG. 3 is a characteristic diagram of the input voltage and ON resistance of the N-channel transistor shown in FIG. As shown in FIG. 3, even if all the transistors of the transfer gate to be selected have N-channel transistors, the gate voltage V G of the ON resistance characteristic is V G = b by the booster circuit 6.
Alternatively, as in the case of c, since the voltage is boosted to the power source voltage or higher, whether the input voltage is high or low,
ON resistance is small.

【0016】また、高い入力電圧をNチャネルトランジ
スタで選択した場合、ゲート電圧のしきい値(VTH)分
電圧が落ちるが、昇圧電圧を電源電圧+VTH以上に設定
しておけば問題はない。
When a high input voltage is selected by the N-channel transistor, the voltage drops by the threshold value (V TH ) of the gate voltage, but there is no problem if the boosted voltage is set to the power supply voltage + V TH or more. .

【0017】要するに、タップデコーダ5で選択された
電位は、外部端子より入力されたアナログ電圧とコンパ
レータ4で比較され、その結果はレジスタ2に書き込ま
れる。コントロール回路1から変換結果終了信号が送出
されるまでタップデコーダ5の値を書き換えて比較しつ
づける。この一連の実行時間は、トラッファーゲートを
形成するNチャネルトランジスタのON抵抗とコンパレ
ータ4までの負荷容量とに左右され、変換スピードもこ
れらにより決定される。従って、本実施例はゲートのO
N抵抗が小さくなるので、変換スピードも速くなる。ま
た、Nチャネルトランジスタのみを用いるので、回路設
計が楽になり、面積も小さくできる。
In short, the potential selected by the tap decoder 5 is compared with the analog voltage input from the external terminal by the comparator 4, and the result is written in the register 2. The value of the tap decoder 5 is rewritten until the conversion result end signal is transmitted from the control circuit 1, and the comparison is continued. This series of execution times depends on the ON resistance of the N-channel transistor forming the trough gate and the load capacity up to the comparator 4, and the conversion speed is also determined by these. Therefore, in this embodiment, the gate O
Since the N resistance becomes smaller, the conversion speed also becomes faster. Moreover, since only N-channel transistors are used, circuit design becomes easy and the area can be reduced.

【0018】[0018]

【発明の効果】以上説明したように、本発明のRストリ
ング方式によるA/D変換回路は、Nチャネルトランジ
スタのみで形成したゲート手段と昇圧回路とを有するこ
とにより、タップデコーダから電源電圧以上の値を出力
することができるので、トランジスタのON抵抗を小さ
くでき、変換速度を高速化することができるという効果
がある。また、本発明はマスクパターンに実現した場
合、Nチャネルトランジスタのみで構成することによ
り、ノンドープ工程を削除することができ、しかもPチ
ャネルトランジスタを有しないため、素子間隔をあける
必要がなく、面積を小さく設計することができ、回路構
成やマスクパターンを簡略化できるという効果がある。
As described above, since the A / D conversion circuit of the R string system of the present invention has the gate means and the booster circuit which are formed only by the N-channel transistor, the power supply voltage from the tap decoder is higher than the power supply voltage. Since the value can be output, the ON resistance of the transistor can be reduced, and the conversion speed can be increased. Further, when the present invention is realized in a mask pattern, the non-doping process can be eliminated by constructing the N-channel transistor only, and since there is no P-channel transistor, it is not necessary to provide an element interval and the area can be reduced. There is an effect that it can be designed small and the circuit configuration and mask pattern can be simplified.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すRストリング方式のA
/D変換回路図でる。
FIG. 1 is an R-string type A showing an embodiment of the present invention.
It is a / D conversion circuit diagram.

【図2】図1に示すNチャネルトランジスタのゲート電
圧と電流の特性図である。
FIG. 2 is a characteristic diagram of gate voltage and current of the N-channel transistor shown in FIG.

【図3】図1に示すNチャネルトランジスタの入力電圧
とON抵抗の特性図である。
3 is a characteristic diagram of an input voltage and an ON resistance of the N-channel transistor shown in FIG.

【図4】従来の一例を示すRストリング方式のA/D変
換回路図である。
FIG. 4 is an R-string type A / D conversion circuit diagram showing a conventional example.

【図5】図4に示すトランジスタの入力電圧とON抵抗
の特性図である。
5 is a characteristic diagram of an input voltage and an ON resistance of the transistor shown in FIG.

【符号の説明】[Explanation of symbols]

1 コントロール回路 2 レジスタ 3 サンプルホールド回路 4 コンパレータ 5 タップデコーダ 6 昇圧回路 M1 〜Mn Nチャネルトランジスタ R1 〜Rn 抵抗1 Control Circuit 2 Register 3 Sample and Hold Circuit 4 Comparator 5 Tap Decoder 6 Booster Circuit M 1 to M n N Channel Transistor R 1 to R n Resistance

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 アナログ信号を入力してサンプルホール
ドするサンプルホールド回路と、基準電圧を分割するた
めの複数の抵抗素子を直列接続した抵抗ストリングと、
一端を共通接続し且つ他端を前記抵抗ストリングの分割
点にそれぞれ接続するNチャネルトランジスタのみから
なる複数個のトランファーゲートと、前記複数個のトラ
ンジスファーゲートを制御するタップデコーダと、前記
タップデコーダに接続される昇圧回路と、前記サンプル
ホールド回路の出力および前記複数個のトランスファゲ
ートの共通接続した一端から得られる基準電圧を比較す
るコンパレータと、前記コンパレータ回路の出力を記憶
しディジタル出力するとともに前記タップデコーダを制
御するレジスタとを有し、前記昇圧回路から昇圧された
信号により前記トランスファーゲートを構成する前記N
チャネルトランジスタを選択することを特徴とするRス
トリング方式によるA/D変換回路。
1. A sample hold circuit for inputting an analog signal to sample and hold, and a resistor string in which a plurality of resistor elements for dividing a reference voltage are connected in series,
A plurality of transfer gates, each of which has one end connected in common and the other end connected to a division point of the resistor string, and each of which includes only an N-channel transistor, a tap decoder for controlling the plurality of transfer gates, and the tap decoder. And a comparator for comparing the output of the sample and hold circuit and a reference voltage obtained from one of the commonly connected ends of the plurality of transfer gates, and the output of the comparator circuit for storing and digitally outputting A register for controlling the tap decoder, and the transfer gate is configured by a signal boosted from the booster circuit.
An A / D conversion circuit according to the R string method, characterized in that a channel transistor is selected.
JP23578892A 1992-09-03 1992-09-03 A/d conversion circuit of r-string system Withdrawn JPH0685676A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23578892A JPH0685676A (en) 1992-09-03 1992-09-03 A/d conversion circuit of r-string system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23578892A JPH0685676A (en) 1992-09-03 1992-09-03 A/d conversion circuit of r-string system

Publications (1)

Publication Number Publication Date
JPH0685676A true JPH0685676A (en) 1994-03-25

Family

ID=16991267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23578892A Withdrawn JPH0685676A (en) 1992-09-03 1992-09-03 A/d conversion circuit of r-string system

Country Status (1)

Country Link
JP (1) JPH0685676A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166671A (en) * 1997-09-26 2000-12-26 Kabushiki Kaisha Toshiba Analog-to-digital converting circuit apparatus and coverting method thereof
WO2006040819A1 (en) * 2004-10-14 2006-04-20 Renesas Technology Corp. Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166671A (en) * 1997-09-26 2000-12-26 Kabushiki Kaisha Toshiba Analog-to-digital converting circuit apparatus and coverting method thereof
WO2006040819A1 (en) * 2004-10-14 2006-04-20 Renesas Technology Corp. Semiconductor device

Similar Documents

Publication Publication Date Title
JP2001244816A (en) Digitally switched potentiometer with improved linearity and setting time
US4045793A (en) Digital to analog converter
US5218364A (en) D/a converter with variable biasing resistor
US5793231A (en) Current memory cell having bipolar transistor configured as a current source and using field effect transistor (FET) for current trimming
JPH07202704A (en) D/a converter circuit
JP3246498B2 (en) Digital / analog converter
JPH1093436A (en) Digital/analog conversion circuit
JP2598138B2 (en) D / A converter
US4354175A (en) Analog/digital converter utilizing a single column of analog switches
US6195283B1 (en) Method and device for analog programming of non-volatile memory cells
JP2962246B2 (en) Operational amplifier
JPH0685676A (en) A/d conversion circuit of r-string system
JPH1065542A (en) A/d converter circuit
US4942397A (en) Elimination of linearity superposition error in digital-to-analog converters
US5220306A (en) Digital signal comparator for comparing n-bit binary signals
JPH06289369A (en) Liquid crystal driving device
JPH04219025A (en) Current generator and d/a converter
US5889703A (en) Data read circuit
JP3206138B2 (en) Current addition type D / A converter
US6154084A (en) Method for switching voltages higher than a supply voltage on a semiconductor chip with a circuit configuration
JPH04310020A (en) D/a converter
JPH06260884A (en) Semiconductor integrated circuit
JPH10215179A (en) D/a converter
JPS6127220Y2 (en)
KR930005938Y1 (en) Sample and hold circuit for communication

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991130