JPH06289369A - Liquid crystal driving device - Google Patents
Liquid crystal driving deviceInfo
- Publication number
- JPH06289369A JPH06289369A JP9695593A JP9695593A JPH06289369A JP H06289369 A JPH06289369 A JP H06289369A JP 9695593 A JP9695593 A JP 9695593A JP 9695593 A JP9695593 A JP 9695593A JP H06289369 A JPH06289369 A JP H06289369A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- channel mos
- transfer gates
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、液晶駆動装置に関し、
詳しくは、液晶に出力する電圧を多段階に制御して多階
調表示させる液晶駆動装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal driving device,
More specifically, the present invention relates to a liquid crystal drive device that controls the voltage output to the liquid crystal in multiple stages to display multiple gradations.
【０００２】[0002]
【従来の技術】液晶は、近時、多階調表示することが一
般的に行われており、このような液晶の多階調表示を行
う液晶駆動装置としては、従来、図３に示すようなもの
がある。2. Description of the Related Art Recently, liquid crystal is generally used for multi-gradation display. As a liquid crystal driving device for performing such multi-gradation display of liquid crystal, as shown in FIG. There is something like this.
【０００３】図３の液晶駆動装置１は、８階調表示させ
るものであり、２組のラッチ回路２、３、デコーダ４、
８個のトランスファゲート５ａ〜５ｈ及び８個のインバ
ータ６ａ〜６ｈを有している。デコーダ４には、８本の
信号線７が接続されており、各信号線７は、それぞれト
ランスファゲート５ａ〜５ｈの一方の制御端子に接続さ
れるとともに、前記インバータ６ａ〜６ｈの接続された
分岐信号線８を介してトランスファゲート５ａ〜５ｈの
他方の制御端子に接続されている。また、各トランスフ
ァゲート５ａ〜５ｈの出力端子は、共通接続されて、図
外の液晶に接続され、各トランスファゲート５ａ〜５ｈ
の非制御端子には、それぞれ液晶を階調表示させるため
に、異なる電圧値の電圧Ｖ０〜Ｖ７が８本の電源線９を
介して入力されている。The liquid crystal driving device 1 shown in FIG. 3 displays eight gradations and includes two sets of latch circuits 2, 3, a decoder 4,
It has eight transfer gates 5a to 5h and eight inverters 6a to 6h. Eight signal lines 7 are connected to the decoder 4, and each signal line 7 is connected to one of the control terminals of the transfer gates 5a to 5h and to the branch connected to the inverters 6a to 6h. It is connected to the other control terminals of the transfer gates 5 a to 5 h via the signal line 8. The output terminals of the transfer gates 5a to 5h are commonly connected and connected to a liquid crystal (not shown).
In order to display the liquid crystal in gray scale, voltages V0 to V7 having different voltage values are input to the non-control terminals of 8 via eight power supply lines 9.
【０００４】ラッチ回路２には、３ビットの表示データ
Ｄ０〜Ｄ２が入力されており、ラッチ回路２は、クロッ
クＣＫ２に同期して表示データＤ０〜Ｄ２をラッチす
る。このラッチ回路２のラッチした表示データをラッチ
回路３がクロックＣＫ１に同期してラッチし、デコーダ
４に出力する。デコーダ４は、ラッチ回路３から入力さ
れる表示データＤ０〜Ｄ２をデコードし、表示データＤ
０〜Ｄ２に応じたハイ／ローの制御信号を信号線７及び
分岐信号線８を介して各トランスファゲート５ａ〜５ｈ
の両制御端子に出力する。各トランスファゲート５ａ〜
５ｈは、入力される制御信号に応じて、オン／オフし、
オンのとき、その非制御端子に入力されている電圧Ｖ０
〜Ｖ７を出力する。3-bit display data D0 to D2 are input to the latch circuit 2, and the latch circuit 2 latches the display data D0 to D2 in synchronization with the clock CK2. The display data latched by the latch circuit 2 is latched by the latch circuit 3 in synchronization with the clock CK1 and output to the decoder 4. The decoder 4 decodes the display data D0 to D2 input from the latch circuit 3 to display the display data D0.
High / low control signals corresponding to 0 to D2 are transferred to the transfer gates 5a to 5h via the signal line 7 and the branch signal line 8.
It outputs to both control terminals. Each transfer gate 5a-
5h turns on / off according to the input control signal,
When ON, the voltage V0 input to the non-control terminal
~ V7 is output.
【０００５】すなわち、従来の液晶駆動装置１は、液晶
の階調度に対応した数の信号線７、８や電源線９を配設
して、階調度に対応した数だけのトランスファゲート５
ａ〜５ｈやインバータ６ａ〜６ｈを設け、それぞれのト
ランスファゲート５ａ〜５ｈに階調度に対応した数に分
圧された電圧を入力している。That is, the conventional liquid crystal driving device 1 is provided with the number of signal lines 7 and 8 and the power supply line 9 corresponding to the gradation of the liquid crystal, and the transfer gates 5 corresponding to the gradation are provided.
a to 5h and inverters 6a to 6h are provided, and the voltage divided into a number corresponding to the gradation is input to each of the transfer gates 5a to 5h.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、このよ
うな従来の液晶駆動装置にあっては、階調度に応じた数
だけの電源配線とトランスファゲートやインバータが必
要となり、回路構成が大型化するとともに、価格が高く
なるという問題があった。However, in such a conventional liquid crystal driving device, as many power supply wirings, transfer gates and inverters as the number corresponding to the gradation are required, and the circuit structure becomes large. There was a problem that the price would be high.
【０００７】そこで、本発明は、上記実情に鑑みてなさ
れたもので、トランスファゲートの非制御端子に、表示
データに応じて、入力される電圧値を２通りに切り換え
て入力させる切換手段を接続することにより、電源配線
やトランスファゲート及びインバータの数を削減し、回
路構成を小型化して、コストを低減することのできる液
晶駆動装置を提供することを目的としている。Therefore, the present invention has been made in view of the above situation, and a switching means for switching and inputting a voltage value to be input in two ways according to display data is connected to a non-control terminal of a transfer gate. By doing so, it is an object of the present invention to provide a liquid crystal drive device that can reduce the number of power supply wirings, transfer gates, and inverters, downsize the circuit configuration, and reduce the cost.
【０００８】[0008]
【課題を解決するための手段】本発明は、その制御端子
に印加される電圧によりオン／オフして、その非制御端
子に入力されている電圧を液晶に出力する複数のトラン
スファゲートと、前記複数のトランスファゲートの各非
制御端子に接続されるとともに、それぞれ異なる電圧が
入力され、該入力電圧を制御信号に応じて２種類の異な
る電圧値に切り換えて前記トランスファゲートの非制御
端子に出力する切換手段と、表示データに基づいて、前
記トランスファゲートの制御端子に印加する電圧を制御
するとともに、前記切換手段に出力する制御信号を制御
する表示制御手段と、を備えることにより、上記目的を
達成している。According to the present invention, there are provided a plurality of transfer gates for turning on / off by a voltage applied to a control terminal thereof and outputting a voltage inputted to a non-control terminal thereof to a liquid crystal, It is connected to each non-control terminal of a plurality of transfer gates, and different voltages are respectively inputted, and the input voltage is switched to two different voltage values according to a control signal and output to the non-control terminal of the transfer gate. The above object is achieved by including switching means and display control means for controlling the voltage applied to the control terminal of the transfer gate based on the display data and controlling the control signal output to the switching means. is doing.
【０００９】この場合、例えば、請求項２に記載するよ
うに、前記切換手段が、デプリーション型ｎチャネルＭ
ＯＳトランジスタであり、前記表示制御手段が、該デプ
リーション型ｎチャネルＭＯＳトランジスタのゲートに
印加する電圧を２種類に変化させて制御信号として出力
するものであってもよい。In this case, for example, as described in claim 2, the switching means is a depletion type n-channel M.
It may be an OS transistor, and the display control means may change the voltage applied to the gate of the depletion type n-channel MOS transistor into two types and output it as a control signal.
【００１０】[0010]
【作用】本発明によれば、表示データに基づいて、複数
のトランスファゲートの制御端子に印加する電圧を制御
して該トランスファゲートをオン／オフ制御するととも
に、該トランスファゲートの非制御端子に入力する電圧
を、該トランスファゲートの非制御端子に接続された切
換手段（例えば、デプリーション型ｎチャネルＭＯＳト
ランジスタ）により２種類の異なる電圧値に切り換え、
このトランスファゲートの非制御端子に入力された電圧
値を、オンされたトランスファゲートから液晶に出力し
ているので、液晶の階調度の半分程度に、電源配線やト
ランスファゲート及びインバータを削減することがで
き、液晶駆動装置の回路構成を小型化して、コストを低
減することができる。According to the present invention, the voltage applied to the control terminals of a plurality of transfer gates is controlled based on the display data to control the transfer gates to be turned on / off, and the transfer gates are input to the non-control terminals of the transfer gates. The voltage to be switched to two different voltage values by switching means (for example, depletion type n-channel MOS transistor) connected to the non-control terminal of the transfer gate,
Since the voltage value input to the non-control terminal of this transfer gate is output to the liquid crystal from the turned-on transfer gate, it is possible to reduce the power supply wiring, transfer gate and inverter to about half the gradation of the liquid crystal. Therefore, the circuit configuration of the liquid crystal driving device can be downsized, and the cost can be reduced.
【００１１】[0011]
【実施例】以下、本発明を実施例に基づいて説明する。EXAMPLES The present invention will be described below based on examples.
【００１２】図１及び図２は、本発明の液晶駆動装置の
一実施例を示す図である。1 and 2 are views showing an embodiment of the liquid crystal driving device of the present invention.
【００１３】図１は、本発明の液晶駆動装置１０の回路
構成図であり、液晶駆動装置１０は、８階調表示させる
ものである。FIG. 1 is a circuit configuration diagram of a liquid crystal driving device 10 of the present invention. The liquid crystal driving device 10 displays eight gradations.
【００１４】液晶駆動装置１０は、２個のラッチ回路１
１、１２、デコーダ１３、４個のトランスファゲート１
４ａ〜１４ｄ、４個のｎチャネルＭＯＳ型トランジスタ
１５ａ〜１５ｄ及び４個のインバータ１６ａ〜１６ｄを
有している。The liquid crystal driving device 10 includes two latch circuits 1.
1, 12, decoder 13, 4 transfer gates 1
4a to 14d, four n-channel MOS type transistors 15a to 15d, and four inverters 16a to 16d.
【００１５】デコーダ１３には、４本の信号線１７ａ〜
１７ｄと制御線１８が接続されており、各信号線１７ａ
〜１７ｄは、それぞれトランスファゲート１４ａ〜１４
ｄの一方の制御端子に接続されるとともに、前記インバ
ータ１６ａ〜１６ｄの接続された分岐信号線１９ａ〜１
９ｄを介してトランスファゲート１４ａ〜１４ｄの他方
の制御端子に接続されている。また、各トランスファゲ
ート１４ａ〜１４ｄの出力端子は、共通接続されて図外
の液晶に接続され、各トランスファゲート１４ａ〜１４
ｄの非制御端子には、それぞれ前記ｎチャネルＭＯＳ型
トランジスタ１５ａ〜１５ｄのドレインが接続されてい
る。各トランスファゲート１４ａ〜１４ｄは、その両制
御端子に入力される電圧により、オン／オフし、オンの
とき、非制御端子の入力を出力端子から出力する。The decoder 13 has four signal lines 17a ...
17d and the control line 18 are connected, and each signal line 17a
-17d are transfer gates 14a-14, respectively.
branch signal lines 19a-1 connected to one of the control terminals of the inverters 16a-16d.
It is connected to the other control terminals of the transfer gates 14a to 14d via 9d. The output terminals of the transfer gates 14a to 14d are commonly connected and connected to a liquid crystal (not shown).
The drains of the n-channel MOS type transistors 15a to 15d are respectively connected to the non-control terminal of d. Each of the transfer gates 14a to 14d is turned on / off by the voltage input to both control terminals thereof, and when turned on, outputs the input of the non-control terminal from the output terminal.
【００１６】このｎチャネルＭＯＳ型トランジスタ１５
ａ〜１５ｄは、いわゆるデプレッション型であり、ゲー
ト−ソース間電圧ＶGSが０［Ｖ］のときも所定のドレイ
ン電流ＩDSを出力する。このｎチャネルＭＯＳ型トラン
ジスタ１５ａ〜１５ｄのゲートには、上記制御線１８が
接続されており、各ｎチャネルＭＯＳ型トランジスタ１
５ａ〜１５ｄは、周知のように、そのゲートに入力され
る電圧に対応したドレイン電流ＩDSを出力する。また、
各ｎチャネルＭＯＳ型トランジスタ１５ａ〜１５ｄのソ
ースには、電源線２０ａ〜２０ｄを介してそれぞれ異な
る電圧値の電圧Ｖ０〜Ｖ３が入力されており、この４種
類の電圧Ｖ０〜Ｖ３は、所定の電圧間隔でその電圧値が
異なるとともに、Ｖ０＞Ｖ１＞Ｖ２＞Ｖ３の関係にあ
る。すなわち、ｎチャネルＭＯＳ型トランジスタ１５ａ
のソースには、電源線２０ａを介して電圧Ｖ０が、ｎチ
ャネルＭＯＳ型トランジスタ１５ｂのソースには、電源
線２０ｂを介して電圧Ｖ１が、ｎチャネルＭＯＳ型トラ
ンジスタ１５ｃのソースには、電源線２０ｃを介して電
圧Ｖ２が、そして、ｎチャネルＭＯＳ型トランジスタ１
５ｄのソースには、電源線２０ｄを介して電圧Ｖ３が入
力されている。This n-channel MOS type transistor 15
The a to 15d are so-called depletion type and output a predetermined drain current I DS even when the gate-source voltage V GS is 0 [V]. The control line 18 is connected to the gates of the n-channel MOS transistors 15a to 15d, and each n-channel MOS transistor 1
As is well known, 5a to 15d output a drain current I DS corresponding to the voltage input to the gate thereof. Also,
Voltages V0 to V3 having different voltage values are input to the sources of the n-channel MOS transistors 15a to 15d via power supply lines 20a to 20d, and these four types of voltages V0 to V3 are predetermined voltages. The voltage values are different depending on the intervals, and there is a relationship of V0>V1>V2> V3. That is, the n-channel MOS transistor 15a
To the source of the n-channel MOS transistor 15c, the voltage V0 via the power supply line 20a, to the source of the n-channel MOS transistor 15b the voltage V1 via the power supply line 20b, and to the source of the n-channel MOS transistor 15c. Voltage V2 via the n-channel MOS transistor 1
The voltage V3 is input to the source of 5d through the power supply line 20d.
【００１７】したがって、各ｎチャネルＭＯＳ型トラン
ジスタ１５ａ〜１５ｄは、図２に示すように、制御線１
８を介してデコーダ１３から制御信号としてゲート−ソ
ース間電圧ＶGS（ＶG1、ＶG2：ＶG1＞ＶG2）が入力され
た場合、そのドレイン−ソース間電圧ＶDSとして入力さ
れる上記電圧Ｖ０〜Ｖ３の電圧値に応じて、それぞれ異
なるドレイン電流ＩDSを出力する。すなわち、デコーダ
１３からｎチャネルＭＯＳ型トランジスタ１５ａ〜１５
ｄに入力される制御信号が、ゲート−ソース間電圧ＶG1
とゲート−ソース間電圧ＶG2に切り換わることにより、
ｎチャネルＭＯＳ型トランジスタ１５ａは、ドレイン電
流ＩD0とドレイン電流ＩD4を、ｎチャネルＭＯＳ型トラ
ンジスタ１５ｂは、ドレイン電流ＩD1とドレイン電流Ｉ
D5を、ｎチャネルＭＯＳ型トランジスタ１５ｃは、ドレ
イン電流ＩD2とドレイン電流ＩD6を、そして、ｎチャネ
ルＭＯＳ型トランジスタ１５ｄは、ドレイン電流ＩD3と
ドレイン電流ＩD7を、それぞれ出力する。これは、各ｎ
チャネルＭＯＳ型トランジスタ１５ａ〜１５ｄが制御信
号が２種類の電圧ＶG1とＶG2に切り換わることにより、
それぞれ入力電圧Ｖ０〜Ｖ３を異なる電圧値に変換して
各トランスファゲート１４ａ〜１４ｄに出力することを
示している。Therefore, each of the n-channel MOS transistors 15a to 15d has a control line 1 as shown in FIG.
When a gate-source voltage V GS (V G1 , V G2 : V G1 > V G2 ) is input as a control signal from the decoder 13 via 8, the above voltage input as the drain-source voltage V DS. Different drain currents I DS are output according to the voltage values of V0 to V3. That is, from the decoder 13 to the n-channel MOS type transistors 15a to 15
The control signal input to d is the gate-source voltage V G1.
And by switching to the gate-source voltage V G2 ,
The n-channel MOS type transistor 15a has drain current I D0 and drain current I D4 , and the n-channel MOS type transistor 15b has drain current I D1 and drain current I D4.
The n-channel MOS transistor 15c outputs D5 , the drain current I D2 and the drain current I D6 , and the n-channel MOS transistor 15d outputs the drain current I D3 and the drain current I D7 . This is for each n
When the control signals of the channel MOS transistors 15a to 15d are switched to two kinds of voltages V G1 and V G2 ,
It is shown that the input voltages V0 to V3 are converted into different voltage values and output to the transfer gates 14a to 14d.
【００１８】再び、図１において、ラッチ回路１１及び
ラッチ回路１２は、それぞれ３個のフリップフロップＦ
１〜Ｆ３及びフリップフロップＦ４〜Ｆ６で構成されて
おり、第１段のラッチ回路１１の各フリップフロップＦ
１〜Ｆ３には、全体として３ビットの表示データを構成
するビットデータＤ０、Ｄ１、Ｄ２が入力されている。
ラッチ回路１１には、さらに、クロックＣＫ２が入力さ
れており、ラッチ回路１１は、クロックＣＫ２に同期し
て、入力されている表示データＤ０〜Ｄ２をラッチし
て、ラッチ回路１２に出力する。ラッチ回路１２には、
さらに、クロックＣＫ１が入力されており、ラッチ回路
１２は、クロックＣＫ１に同期して、ラッチ回路１１か
ら入力されている表示データＤ０〜Ｄ２をラッチしてデ
コーダ１３に出力する。Referring again to FIG. 1, the latch circuit 11 and the latch circuit 12 each include three flip-flops F.
1 to F3 and flip-flops F4 to F6, each flip-flop F of the first-stage latch circuit 11
Bit data D0, D1, and D2 that form display data of 3 bits as a whole are input to 1 to F3.
The clock CK2 is further input to the latch circuit 11, and the latch circuit 11 latches the input display data D0 to D2 in synchronization with the clock CK2 and outputs the display data D0 to D2 to the latch circuit 12. In the latch circuit 12,
Further, the clock CK1 is input, and the latch circuit 12 latches the display data D0 to D2 input from the latch circuit 11 and outputs the display data D0 to D2 to the decoder 13 in synchronization with the clock CK1.
【００１９】デコーダ１３は、ラッチ回路１２から入力
される表示データＤ０〜Ｄ２をデコードし、信号線１７
ａ〜１７ｄにハイ・ローの信号を出力するとともに、制
御線１８に上記ゲート−ソース間電圧ＶGSに対応する制
御信号を出力する。The decoder 13 decodes the display data D0 to D2 input from the latch circuit 12, and the signal line 17
A high / low signal is output to a to 17d, and a control signal corresponding to the gate-source voltage V GS is output to the control line 18.
【００２０】次に、作用を説明する。Next, the operation will be described.
【００２１】液晶駆動装置１０は、上述のように、液晶
に８階調表示させるものであり、ラッチ回路１１に表示
データＤ０〜Ｄ２が入力されると、ラッチ回路１１は、
クロックＣＫ２に同期して表示データＤ０〜Ｄ２をラッ
チして、ラッチ回路１２に出力する。ラッチ回路１２
は、クロックＣＫ１に同期してラッチ回路１１から入力
される表示データＤ０〜Ｄ２をラッチし、デコーダ１３
に出力する。As described above, the liquid crystal drive device 10 displays eight gradations on the liquid crystal, and when the display data D0 to D2 is input to the latch circuit 11, the latch circuit 11 is
The display data D0 to D2 are latched in synchronization with the clock CK2 and output to the latch circuit 12. Latch circuit 12
Latches the display data D0 to D2 input from the latch circuit 11 in synchronization with the clock CK1, and the decoder 13
Output to.
【００２２】デコーダ１３は、表示データＤ０〜Ｄ２を
デコードし、各信号線１７ａ〜１７ｄにハイ・ローの信
号を出力するとともに、制御線１８を介して、ｎチャネ
ルＭＯＳ型トランジスタ１５ａ〜１５ｄのゲートに上記
ゲート−ソース間電圧ＶGSに対応する制御信号ＶG1、Ｖ
G2を出力する。The decoder 13 decodes the display data D0 to D2 and outputs a high / low signal to each of the signal lines 17a to 17d, and at the same time, via the control line 18, the gates of the n-channel MOS transistors 15a to 15d. Control signals V G1 , V G1 corresponding to the gate-source voltage V GS
Output G2 .
【００２３】一方、各ｎチャネルＭＯＳ型トランジスタ
１５ａ〜１５ｄのソースには、それぞれ上記電圧Ｖ０〜
Ｖ３が入力されており、各ｎチャネルＭＯＳ型トランジ
スタ１５ａ〜１５ｄは、図２に示したように、そのソー
スに入力されるゲート−ソース間電圧ＶGSに応じて、ソ
ースに入力されている電圧Ｖ０〜Ｖ３の電圧値を変換し
て、ドレイン電流ＩD0〜ＩD7をトランスファゲート１４
ａ〜１４ｄに出力する。すなわち、各ｎチャネルＭＯＳ
型トランジスタ１５ａ〜１５ｄは、可変抵抗として作用
し、デコーダ１３からの制御信号ＶG1、ＶG2に基づい
て、その抵抗値が変化し、入力電圧を２種類の電圧値に
変換して、トランスファゲート１４ａ〜１４ｄに出力す
る。On the other hand, the sources of the n-channel MOS type transistors 15a to 15d respectively have the above voltages V0 to V0.
V3 is input to each of the n-channel MOS transistors 15a to 15d, as shown in FIG. 2, the voltage input to the source according to the gate-source voltage V GS input to the source. The transfer gate 14 converts the drain currents I D0 to I D7 by converting the voltage values of V0 to V3.
a to 14d. That is, each n-channel MOS
The type transistors 15a to 15d act as variable resistances, the resistance values of which change based on the control signals V G1 and V G2 from the decoder 13, and the input voltage is converted into two types of voltage values to transfer gates. It outputs to 14a-14d.
【００２４】そして、トランスファゲート１４ａ〜１４
ｄは、デコーダ１３から入力されるハイ・ローの信号に
より、オン／オフし、オンのとき、ｎチャネルＭＯＳ型
トランジスタ１５ａ〜１５ｄから入力される電圧を出力
する。この出力電圧が図外の液晶に供給され、液晶は、
供給される電圧に応じた階調度で表示を行う。The transfer gates 14a-14
d is turned on / off by a high / low signal input from the decoder 13, and when on, outputs the voltage input from the n-channel MOS type transistors 15a to 15d. This output voltage is supplied to the liquid crystal (not shown),
Display is performed with a gradation level according to the voltage supplied.
【００２５】このように、本実施例によれば、液晶駆動
装置１０は、８階調の表示を行うものであるにもかかわ
らず、４個のトランスファゲート１４ａ〜１４ｄと、４
個のｎチャネルＭＯＳ型トランジスタ１５ａ〜１５ｄ
と、４本の信号線１７ａ〜１７ｄと、４個のインバータ
１６ａ〜１６ｄの接続された４本の分岐信号線１９ａ〜
１９ｄと、４種類の電圧Ｖ０〜Ｖ３を供給する４本の電
源線２０ａ〜２０ｄと、が配設されているのみであり、
従来の液晶駆動装置１よりもその電源線２０ａ〜２０ｄ
や信号線１７ａ〜１７ｄ及びトランスファゲート１４ａ
〜１４ｄやインバータ１６ａ〜１６ｄの数が、半分に削
減されている。したがって、液晶駆動装置１０を小型化
することができるとともに、液晶駆動装置１０のコスト
を削減することができる。As described above, according to the present embodiment, although the liquid crystal driving device 10 performs the display of 8 gradations, the four transfer gates 14a to 14d and 4 are provided.
N-channel MOS type transistors 15a to 15d
And four signal lines 17a to 17d and four branch signal lines 19a to which four inverters 16a to 16d are connected.
19d and four power supply lines 20a to 20d for supplying four types of voltages V0 to V3 are only provided.
The power supply lines 20a to 20d of the conventional liquid crystal driving device 1
And signal lines 17a to 17d and transfer gate 14a
-14d and the number of inverters 16a-16d are reduced to half. Therefore, the liquid crystal drive device 10 can be downsized and the cost of the liquid crystal drive device 10 can be reduced.
【００２６】なお、上記実施例においては、電圧Ｖ０〜
Ｖ３の値を２種類に切り換えてトランスファゲート１４
ａ〜１４ｄに供給するのに、ｎチャネルＭＯＳ型トラン
ジスタ１５ａ〜１５ｄを使用しているが、ｎチャネルＭ
ＯＳ型トランジスタ１５ａ〜１５ｄに限るものではな
く、電圧Ｖ０〜Ｖ３の値を適切に切り換えることのでき
るものであれば、適宜変更して使用することができ、例
えば、可変抵抗器等であってもよい。In the above embodiment, the voltages V0 to V0
Transfer gate 14 by switching the value of V3 to two types
Although n-channel MOS type transistors 15a to 15d are used to supply a to 14d,
The present invention is not limited to the OS transistors 15a to 15d, but can be appropriately changed and used as long as the values of the voltages V0 to V3 can be appropriately switched. For example, even a variable resistor or the like can be used. Good.
【００２７】また、上記実施例においては、８階調表示
の場合について説明したが、これに限るものでないこと
は、いうまでもない。In the above embodiment, the case of 8-gradation display has been described, but it goes without saying that the present invention is not limited to this.
【００２８】[0028]
【発明の効果】本発明によれば、表示データに基づい
て、複数のトランスファゲートの制御端子に印加する電
圧を制御して該トランスファゲートをオン／オフ制御す
るとともに、該トランスファゲートの非制御端子に入力
する電圧を、該トランスファゲートの非制御端子に接続
された切換手段（例えば、デプリーション型ｎチャネル
ＭＯＳトランジスタ）により２種類の異なる電圧値に切
り換え、このトランスファゲートの非制御端子に入力さ
れた電圧値を、オンされたトランスファゲートから液晶
に出力しているので、液晶の階調度の半分程度に、電源
配線やトランスファゲート及びインバータを削減するこ
とができ、液晶駆動装置の回路構成を小型化して、コス
トを低減することができる。According to the present invention, the voltage applied to the control terminals of a plurality of transfer gates is controlled based on display data to control the transfer gates to turn on / off, and the non-control terminals of the transfer gates. The voltage input to the transfer gate is switched to two different voltage values by switching means (for example, depletion type n-channel MOS transistor) connected to the non-control terminal of the transfer gate, and input to the non-control terminal of the transfer gate. Since the voltage value is output to the liquid crystal from the transfer gate that has been turned on, it is possible to reduce the power wiring, transfer gate and inverter to about half the gradation of the liquid crystal, and downsize the circuit configuration of the liquid crystal drive device. Therefore, the cost can be reduced.
【図１】本発明による液晶駆動装置の一実施例の回路構
成図。FIG. 1 is a circuit configuration diagram of an embodiment of a liquid crystal drive device according to the present invention.
【図２】図１の液晶駆動装置のｎチャネルＭＯＳトラン
ジスタのソース−ドレイン電圧ＶDSとドレイン電流ＩDS
との関係をゲート−ソース間電圧ＶGSをパラメータとし
て示す特性曲線図。2 is a source-drain voltage V DS and a drain current I DS of an n-channel MOS transistor of the liquid crystal driving device of FIG.
FIG. 6 is a characteristic curve diagram showing the relationship between and with the gate-source voltage V GS as a parameter.
【図３】従来の液晶駆動装置の一例の回路構成図。FIG. 3 is a circuit configuration diagram of an example of a conventional liquid crystal drive device.
１０ 液晶駆動装置 １１、１２ ラッチ回路 １３ デコーダ １４ａ〜１４ｄ トランスファゲート １５ａ〜１５ｄ チャネルＭＯＳ型トランジスタ １６ａ〜１６ｄ インバータ １７ａ〜１７ｄ 信号線 １８ 制御線 １９ａ〜１９ｄ 分岐信号線 ２０ａ〜２０ｄ 電源線 DESCRIPTION OF SYMBOLS 10 Liquid crystal drive device 11, 12 Latch circuit 13 Decoder 14a-14d Transfer gate 15a-15d Channel MOS transistor 16a-16d Inverter 17a-17d Signal line 18 Control line 19a-19d Branch signal line 20a-20d Power supply line
Claims (2)
ン／オフして、その非制御端子に入力されている電圧を
液晶に出力する複数のトランスファゲートと、 前記複数のトランスファゲートの各非制御端子に接続さ
れるとともに、それぞれ異なる電圧が入力され、該入力
電圧を制御信号に応じて２種類の異なる電圧値に切り換
えて前記トランスファゲートの非制御端子に出力する切
換手段と、 表示データに基づいて、前記トランスファゲートの制御
端子に印加する電圧を制御するとともに、前記切換手段
に出力する制御信号を制御する表示制御手段と、 を備えたことを特徴とする液晶駆動装置。1. A plurality of transfer gates that are turned on / off by a voltage applied to the control terminal and output the voltage input to the non-control terminal to liquid crystal, and non-control of each of the plurality of transfer gates. Switching means that is connected to the terminal and receives different voltages, switches the input voltage to two different voltage values according to a control signal, and outputs the voltage to the non-control terminal of the transfer gate; And a display control means for controlling the voltage applied to the control terminal of the transfer gate and controlling the control signal output to the switching means.
ャネルＭＯＳトランジスタであり、前記表示制御手段
が、該デプリーション型ｎチャネルＭＯＳトランジスタ
のゲートに印加する電圧を２種類に変化させて制御信号
として出力することを特徴とする請求項１記載の液晶駆
動装置。2. The switching means is a depletion type n-channel MOS transistor, and the display control means changes the voltage applied to the gate of the depletion type n-channel MOS transistor into two types and outputs it as a control signal. The liquid crystal drive device according to claim 1, wherein
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9695593A JPH06289369A (en) | 1993-03-30 | 1993-03-30 | Liquid crystal driving device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9695593A JPH06289369A (en) | 1993-03-30 | 1993-03-30 | Liquid crystal driving device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06289369A true JPH06289369A (en) | 1994-10-18 |
Family
ID=14178704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9695593A Pending JPH06289369A (en) | 1993-03-30 | 1993-03-30 | Liquid crystal driving device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06289369A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8193442B2 (en) | 2004-09-18 | 2012-06-05 | Nanosolar, Inc. | Coated nanoparticles and quantum dots for solution-based fabrication of photovoltaic cells |
| US8329501B1 (en) | 2004-02-19 | 2012-12-11 | Nanosolar, Inc. | High-throughput printing of semiconductor precursor layer from inter-metallic microflake particles |
| US8366973B2 (en) | 2004-02-19 | 2013-02-05 | Nanosolar, Inc | Solution-based fabrication of photovoltaic cell |
| US8372734B2 (en) | 2004-02-19 | 2013-02-12 | Nanosolar, Inc | High-throughput printing of semiconductor precursor layer from chalcogenide nanoflake particles |
| US8541048B1 (en) | 2004-09-18 | 2013-09-24 | Nanosolar, Inc. | Formation of photovoltaic absorber layers on foil substrates |
| US8642455B2 (en) | 2004-02-19 | 2014-02-04 | Matthew R. Robinson | High-throughput printing of semiconductor precursor layer from nanoflake particles |
-
1993
- 1993-03-30 JP JP9695593A patent/JPH06289369A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8329501B1 (en) | 2004-02-19 | 2012-12-11 | Nanosolar, Inc. | High-throughput printing of semiconductor precursor layer from inter-metallic microflake particles |
| US8366973B2 (en) | 2004-02-19 | 2013-02-05 | Nanosolar, Inc | Solution-based fabrication of photovoltaic cell |
| US8372734B2 (en) | 2004-02-19 | 2013-02-12 | Nanosolar, Inc | High-throughput printing of semiconductor precursor layer from chalcogenide nanoflake particles |
| US8642455B2 (en) | 2004-02-19 | 2014-02-04 | Matthew R. Robinson | High-throughput printing of semiconductor precursor layer from nanoflake particles |
| US8193442B2 (en) | 2004-09-18 | 2012-06-05 | Nanosolar, Inc. | Coated nanoparticles and quantum dots for solution-based fabrication of photovoltaic cells |
| US8541048B1 (en) | 2004-09-18 | 2013-09-24 | Nanosolar, Inc. | Formation of photovoltaic absorber layers on foil substrates |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5617111A (en) | Circuit for driving liquid crystal device | |
| US5745092A (en) | Liquid-Crystal display system and power supply method that supply different logic source voltages to signal and scan drivers | |
| US8159486B2 (en) | Level converter circuit and a liquid crystal display device employing the same | |
| US7463234B2 (en) | Liquid crystal display and data latch circuit | |
| US20080224972A1 (en) | Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, and liquid crystal display device incorporating the same | |
| US6344814B1 (en) | Driving circuit | |
| US7423572B2 (en) | Digital-to-analog converter | |
| JPH08160916A (en) | Driving circuit for liquid crystal display device | |
| US7795945B2 (en) | Signal process circuit, level-shifter, display panel driver circuit, display device, and signal processing method | |
| KR100430451B1 (en) | Driving circuit of liquid crystal display and liquid crystal display driven by the same circuit | |
| US5534885A (en) | Circuit for driving liquid crystal device | |
| KR101075546B1 (en) | Display device driving circuit | |
| KR100422593B1 (en) | Decoding Apparatus and its method and RDA Converting Apparatus and its method | |
| JPH06289369A (en) | Liquid crystal driving device | |
| JP2006222842A (en) | Current drive circuit | |
| JPH0535218A (en) | Liquid crystal driving circuit and its driving method | |
| US7982650B2 (en) | Digital-to-analog converter (DAC) and an associated method | |
| JP2000221926A (en) | Latch circuit and liquid crystal display device mounting the same | |
| KR100551738B1 (en) | Driving circuit of lcd | |
| JP3109438B2 (en) | Semiconductor integrated circuit device | |
| JP2009258237A (en) | Liquid crystal driving device | |
| US6727835B2 (en) | Analog multiplex level shifter with reset | |
| JP2000267064A (en) | Semiconductor integrated circuit device | |
| JPH0772822A (en) | Driving circuit for liquid crystal display device | |
| US20170278460A1 (en) | Semiconductor circuit for digital-analog conversion and impedance conversion |