JPH06289369A - Liquid crystal driving device - Google Patents

Liquid crystal driving device

Info

Publication number
JPH06289369A
JPH06289369A JP9695593A JP9695593A JPH06289369A JP H06289369 A JPH06289369 A JP H06289369A JP 9695593 A JP9695593 A JP 9695593A JP 9695593 A JP9695593 A JP 9695593A JP H06289369 A JPH06289369 A JP H06289369A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
control
channel mos
transfer gates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9695593A
Other languages
Japanese (ja)
Inventor
Katsumi Watanabe
克己 渡辺
Original Assignee
Casio Comput Co Ltd
カシオ計算機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Comput Co Ltd, カシオ計算機株式会社 filed Critical Casio Comput Co Ltd
Priority to JP9695593A priority Critical patent/JPH06289369A/en
Publication of JPH06289369A publication Critical patent/JPH06289369A/en
Application status is Pending legal-status Critical

Links

Abstract

PURPOSE: To provide the liquid crystal driving device which is small in size and inexpensive and can makes a multiple gradational display.
CONSTITUTION: This device is for an 8-gradation display and has two latch circuits 11 and 12, a decoder 13, four transfer gates 14a-14d, four (n)-channel MOS transistors(TR) 15a-15d, four inverters 16a-16d, four signal lines 17a-17d, and a control line 18. The decoder 13 decodes three-bit display data DO-D2 inputted through the latch circuits 11 and 12 to perform ON/OFF control over the transfer gates 14a-14d, which input voltages from the (n)-channel MOS TRs 15a-15d. The (n)-channel MOS TRs 15a-15d vary their voltage values according to the control signal from the decoder 13 and outputs the voltages to the transfer gates 14a-14d. Therefore, the voltages for eight gradations are outputted from the transfer gates 14a-14d.
COPYRIGHT: (C)1994,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、液晶駆動装置に関し、 The present invention relates to relates to a liquid crystal driving device,
詳しくは、液晶に出力する電圧を多段階に制御して多階調表示させる液晶駆動装置に関する。 More particularly, to a liquid crystal driving device for a voltage to be output to the liquid crystal is controlled to multi-gradation display in multiple stages.

【0002】 [0002]

【従来の技術】液晶は、近時、多階調表示することが一般的に行われており、このような液晶の多階調表示を行う液晶駆動装置としては、従来、図3に示すようなものがある。 2. Description of the Related Art Liquid crystal is recently has it been common practice to multi-gradation display, the liquid crystal driving device which performs multi-gradation display of the liquid crystal is conventionally as shown in FIG. 3 there is such thing.

【0003】図3の液晶駆動装置1は、8階調表示させるものであり、2組のラッチ回路2、3、デコーダ4、 The liquid crystal driving device 1 of FIG. 3 is intended to be displayed 8 gradations, the two sets of latch circuits 2, the decoder 4,
8個のトランスファゲート5a〜5h及び8個のインバータ6a〜6hを有している。 It has eight transfer gates 5a~5h and eight inverters 6a to 6h. デコーダ4には、8本の信号線7が接続されており、各信号線7は、それぞれトランスファゲート5a〜5hの一方の制御端子に接続されるとともに、前記インバータ6a〜6hの接続された分岐信号線8を介してトランスファゲート5a〜5hの他方の制御端子に接続されている。 The decoder 4 is connected eight signal lines 7, the signal lines 7 is connected to one control terminal of the transfer gate 5a~5h respectively, are connected to the inverter 6a~6h branch It is connected to the other control terminal of the transfer gate 5a~5h through the signal line 8. また、各トランスファゲート5a〜5hの出力端子は、共通接続されて、図外の液晶に接続され、各トランスファゲート5a〜5h The output terminal of the transfer gate 5a~5h are commonly connected, is connected to the liquid crystal outside the Figure, the transfer gate 5a~5h
の非制御端子には、それぞれ液晶を階調表示させるために、異なる電圧値の電圧V0〜V7が8本の電源線9を介して入力されている。 The non-control terminal, in order to gradation display of the liquid crystal, respectively, are the voltage V0~V7 of different voltage values ​​via the eight power lines 9 input.

【0004】ラッチ回路2には、3ビットの表示データD0〜D2が入力されており、ラッチ回路2は、クロックCK2に同期して表示データD0〜D2をラッチする。 [0004] The latch circuit 2 is inputted display data D0~D2 of 3 bits, a latch circuit 2 latches the display data D0~D2 in synchronization with the clock CK2. このラッチ回路2のラッチした表示データをラッチ回路3がクロックCK1に同期してラッチし、デコーダ4に出力する。 The display data latched in the latch circuit 2 is a latch circuit 3 latches in synchronism with the clock CK1, outputs to the decoder 4. デコーダ4は、ラッチ回路3から入力される表示データD0〜D2をデコードし、表示データD Decoder 4 decodes the display data D0~D2 inputted from the latch circuit 3, the display data D
0〜D2に応じたハイ/ローの制御信号を信号線7及び分岐信号線8を介して各トランスファゲート5a〜5h 0~D2 high / low of the control signal the signal line 7 and via the branch signal line 8 each transfer gate 5a~5h corresponding to
の両制御端子に出力する。 The output of the two control terminals. 各トランスファゲート5a〜 Each transfer gate 5a~
5hは、入力される制御信号に応じて、オン/オフし、 5h, in response to a control signal input, on / off,
オンのとき、その非制御端子に入力されている電圧V0 When on, a voltage is input to the non-control terminals V0
〜V7を出力する。 And outputs the ~V7.

【0005】すなわち、従来の液晶駆動装置1は、液晶の階調度に対応した数の信号線7、8や電源線9を配設して、階調度に対応した数だけのトランスファゲート5 Namely, the conventional liquid crystal driving device 1, the number of signal lines 7, 8 and the power supply line 9 corresponding to the liquid crystal of the gradient by arranging the transfer gate of the number corresponding to the gradient 5
a〜5hやインバータ6a〜6hを設け、それぞれのトランスファゲート5a〜5hに階調度に対応した数に分圧された電圧を入力している。 Provided a~5h and inverters 6a to 6h, and enter the respective number bisection divided voltage corresponding to the gradient to the transfer gate 5a to 5h.

【0006】 [0006]

【発明が解決しようとする課題】しかしながら、このような従来の液晶駆動装置にあっては、階調度に応じた数だけの電源配線とトランスファゲートやインバータが必要となり、回路構成が大型化するとともに、価格が高くなるという問題があった。 However [0007], in such a conventional liquid crystal driving device, the number is only the power supply wiring and the transfer gates and inverters is required in accordance with the gradient, with the circuit configuration becomes large , there is a problem that the price is high.

【0007】そこで、本発明は、上記実情に鑑みてなされたもので、トランスファゲートの非制御端子に、表示データに応じて、入力される電圧値を2通りに切り換えて入力させる切換手段を接続することにより、電源配線やトランスファゲート及びインバータの数を削減し、回路構成を小型化して、コストを低減することのできる液晶駆動装置を提供することを目的としている。 [0007] The present invention has been made in view of the above circumstances, the non-control terminal of the transfer gate, connected in accordance with the display data, a switching means for inputting by switching the voltage value inputted in duplicate by, reduce the number of power lines, transfer gates and inverters, to reduce the size of the circuit configuration, and its object is to provide a liquid crystal driving device capable of reducing the cost.

【0008】 [0008]

【課題を解決するための手段】本発明は、その制御端子に印加される電圧によりオン/オフして、その非制御端子に入力されている電圧を液晶に出力する複数のトランスファゲートと、前記複数のトランスファゲートの各非制御端子に接続されるとともに、それぞれ異なる電圧が入力され、該入力電圧を制御信号に応じて2種類の異なる電圧値に切り換えて前記トランスファゲートの非制御端子に出力する切換手段と、表示データに基づいて、前記トランスファゲートの制御端子に印加する電圧を制御するとともに、前記切換手段に出力する制御信号を制御する表示制御手段と、を備えることにより、上記目的を達成している。 Means for Solving the Problems The present invention, by a voltage applied to the control terminal to turn on / off, a plurality of transfer gates for outputting a voltage input to the non-control terminals in the liquid crystal, the is connected to the non-control terminals of a plurality of transfer gates are different voltages respectively input, by switching the input voltage to the two different voltage values ​​in accordance with a control signal output to a non-control terminal of the transfer gate and switching means, based on the display data, and controls the voltage applied to the control terminal of the transfer gate, by providing a display control means for controlling a control signal to be output to said switching means, achieving the above object doing.

【0009】この場合、例えば、請求項2に記載するように、前記切換手段が、デプリーション型nチャネルM [0009] In this case, for example, as described in claim 2, wherein the switching means, depletion mode n-channel M
OSトランジスタであり、前記表示制御手段が、該デプリーション型nチャネルMOSトランジスタのゲートに印加する電圧を2種類に変化させて制御信号として出力するものであってもよい。 OS is a transistor, wherein the display control means may be configured to output a control signal by changing the voltage to the two types to be applied to the gate of the depletion-type n-channel MOS transistor.

【0010】 [0010]

【作用】本発明によれば、表示データに基づいて、複数のトランスファゲートの制御端子に印加する電圧を制御して該トランスファゲートをオン/オフ制御するとともに、該トランスファゲートの非制御端子に入力する電圧を、該トランスファゲートの非制御端子に接続された切換手段(例えば、デプリーション型nチャネルMOSトランジスタ)により2種類の異なる電圧値に切り換え、 According to the present invention, based on the display data, input by controlling the voltage applied to the control terminals of the transfer gates of the transfer gate with on / off control, the non-control terminal of the transfer gate the voltage, the transfer gate uncontrolled connected switching means to the terminal (e.g., depletion n-channel MOS transistor) is switched to the voltage value of different two kinds by,
このトランスファゲートの非制御端子に入力された電圧値を、オンされたトランスファゲートから液晶に出力しているので、液晶の階調度の半分程度に、電源配線やトランスファゲート及びインバータを削減することができ、液晶駆動装置の回路構成を小型化して、コストを低減することができる。 A voltage value input to the non-control terminal of the transfer gate, so the turned-on transfer gates are output to the liquid crystal, about half of the liquid crystal of the gradient, it is possible to reduce the power wiring and the transfer gate and inverter can, the circuit configuration of the liquid crystal drive device can be miniaturized, to reduce the cost.

【0011】 [0011]

【実施例】以下、本発明を実施例に基づいて説明する。 EXAMPLES The following description will explain the present invention in the Examples.

【0012】図1及び図2は、本発明の液晶駆動装置の一実施例を示す図である。 [0012] Figures 1 and 2 are views showing an embodiment of a liquid crystal drive apparatus of the present invention.

【0013】図1は、本発明の液晶駆動装置10の回路構成図であり、液晶駆動装置10は、8階調表示させるものである。 [0013] Figure 1 is a circuit configuration diagram of a liquid crystal driving device 10 of the present invention, a liquid crystal driving device 10 is intended to display eight gradations.

【0014】液晶駆動装置10は、2個のラッチ回路1 [0014] The liquid crystal drive apparatus 10, two latch circuits 1
1、12、デコーダ13、4個のトランスファゲート1 1, 12, decoder 13, 4 pieces of the transfer gate 1
4a〜14d、4個のnチャネルMOS型トランジスタ15a〜15d及び4個のインバータ16a〜16dを有している。 4A~14d, has four n-channel MOS transistor 15a~15d and four inverters 16 a to 16 d.

【0015】デコーダ13には、4本の信号線17a〜 [0015] decoder 13, four signal lines 17a~
17dと制御線18が接続されており、各信号線17a 17d and the control line 18 is connected, the signal line 17a
〜17dは、それぞれトランスファゲート14a〜14 ~17d is, each transfer gate 14a~14
dの一方の制御端子に接続されるとともに、前記インバータ16a〜16dの接続された分岐信号線19a〜1 It is connected to one control terminal of the d, connection of the inverter 16a~16d branch signal line 19a~1
9dを介してトランスファゲート14a〜14dの他方の制御端子に接続されている。 It is connected to the other control terminal of the transfer gate 14a~14d through 9d. また、各トランスファゲート14a〜14dの出力端子は、共通接続されて図外の液晶に接続され、各トランスファゲート14a〜14 The output terminal of the transfer gate 14a~14d is connected to the liquid crystal of FIG outside are commonly connected, the transfer gate 14a~14
dの非制御端子には、それぞれ前記nチャネルMOS型トランジスタ15a〜15dのドレインが接続されている。 The non-control terminals of d, the drain of each of the n-channel MOS transistor 15a~15d are connected. 各トランスファゲート14a〜14dは、その両制御端子に入力される電圧により、オン/オフし、オンのとき、非制御端子の入力を出力端子から出力する。 Each transfer gate 14a~14d is the voltage that is input to the two control terminals, on / off, when on, and outputs the input of the non-control terminal from the output terminal.

【0016】このnチャネルMOS型トランジスタ15 [0016] The n-channel MOS transistor 15
a〜15dは、いわゆるデプレッション型であり、ゲート−ソース間電圧V GSが0[V]のときも所定のドレイン電流I DSを出力する。 a~15d is a so-called depletion type, the gate - source voltage V GS outputs a predetermined drain current I DS also when the 0 [V]. このnチャネルMOS型トランジスタ15a〜15dのゲートには、上記制御線18が接続されており、各nチャネルMOS型トランジスタ1 The gate of the n-channel MOS transistor 15 a to 15 d, and the control line 18 is connected, the n-channel MOS transistor 1
5a〜15dは、周知のように、そのゲートに入力される電圧に対応したドレイン電流I DSを出力する。 5a~15d, as is well known, and outputs the drain current I DS corresponding to the voltage inputted to its gate. また、 Also,
各nチャネルMOS型トランジスタ15a〜15dのソースには、電源線20a〜20dを介してそれぞれ異なる電圧値の電圧V0〜V3が入力されており、この4種類の電圧V0〜V3は、所定の電圧間隔でその電圧値が異なるとともに、V0>V1>V2>V3の関係にある。 The source of each n-channel MOS transistor 15 a to 15 d, are input voltage V0~V3 of different voltage values ​​to each other through a power supply line 20a to 20d, the four voltages V0~V3 a predetermined voltage the voltage value with different intervals, a relationship of V0> V1> V2> V3. すなわち、nチャネルMOS型トランジスタ15a Ie, n-channel MOS transistor 15a
のソースには、電源線20aを介して電圧V0が、nチャネルMOS型トランジスタ15bのソースには、電源線20bを介して電圧V1が、nチャネルMOS型トランジスタ15cのソースには、電源線20cを介して電圧V2が、そして、nチャネルMOS型トランジスタ1 The sources, voltage V0 via a power supply line 20a is, to the source of the n-channel MOS transistor 15b, the voltage V1 through the power supply line 20b is the source of the n-channel MOS transistor 15c, the power supply line 20c the voltage V2, via, n-channel MOS transistor 1
5dのソースには、電源線20dを介して電圧V3が入力されている。 The 5d source, the voltage V3 is inputted through the power supply line 20d.

【0017】したがって、各nチャネルMOS型トランジスタ15a〜15dは、図2に示すように、制御線1 [0017] Thus, the n-channel MOS transistor 15a~15d, as shown in FIG. 2, the control line 1
8を介してデコーダ13から制御信号としてゲート−ソース間電圧V GS (V G1 、V G2 :V G1 >V G2 )が入力された場合、そのドレイン−ソース間電圧V DSとして入力される上記電圧V0〜V3の電圧値に応じて、それぞれ異なるドレイン電流I DSを出力する。 Gate as a control signal from the decoder 13 via the 8 - source voltage V GS: If (V G1, V G2 V G1 > V G2) is input, the drain - the voltage input as a voltage V DS between the source in accordance with the voltage value of V0 to V3, output different drain current I DS, respectively. すなわち、デコーダ13からnチャネルMOS型トランジスタ15a〜15 Ie, n-channel MOS transistor 15a~15 from decoder 13
dに入力される制御信号が、ゲート−ソース間電圧V G1 control signal input to the d is, the gate - to-source voltage V G1
とゲート−ソース間電圧V G2に切り換わることにより、 By switching to the voltage V G2 between the source, - the gate
nチャネルMOS型トランジスタ15aは、ドレイン電流I D0とドレイン電流I D4を、nチャネルMOS型トランジスタ15bは、ドレイン電流I D1とドレイン電流I n-channel MOS transistor 15a is the drain current I D0 and the drain current I D4, n-channel MOS transistor 15b, the drain current I D1 and the drain current I
D5を、nチャネルMOS型トランジスタ15cは、ドレイン電流I D2とドレイン電流I D6を、そして、nチャネルMOS型トランジスタ15dは、ドレイン電流I D3とドレイン電流I D7を、それぞれ出力する。 The D5, n-channel MOS transistor 15c is the drain current I D2 and the drain current I D6 Then,, n-channel MOS transistor 15d is the drain current I D3 and the drain current I D7, respectively output. これは、各n This is, each n
チャネルMOS型トランジスタ15a〜15dが制御信号が2種類の電圧V G1とV G2に切り換わることにより、 By channel MOS transistor 15a~15d switches control signals to two kinds of voltages V G1 and V G2,
それぞれ入力電圧V0〜V3を異なる電圧値に変換して各トランスファゲート14a〜14dに出力することを示している。 It indicates that output to the transfer gate 14a~14d converts each input voltages V0~V3 different voltage values.

【0018】再び、図1において、ラッチ回路11及びラッチ回路12は、それぞれ3個のフリップフロップF [0018] Again, in FIG. 1, the latch circuit 11 and latch circuit 12 are respectively three flip-flops F
1〜F3及びフリップフロップF4〜F6で構成されており、第1段のラッチ回路11の各フリップフロップF 1~F3 and is constituted by a flip-flop F4~F6, each flip-flop F of the first stage of the latch circuit 11
1〜F3には、全体として3ビットの表示データを構成するビットデータD0、D1、D2が入力されている。 The 1~F3, bit data D0, D1, D2 constituting the display data of 3 bits as a whole is input.
ラッチ回路11には、さらに、クロックCK2が入力されており、ラッチ回路11は、クロックCK2に同期して、入力されている表示データD0〜D2をラッチして、ラッチ回路12に出力する。 The latch circuit 11 further has a clock CK2 is inputted, the latch circuit 11, in synchronization with the clock CK2, latches the display data D0~D2 being input, and outputs to the latch circuit 12. ラッチ回路12には、 The latch circuit 12,
さらに、クロックCK1が入力されており、ラッチ回路12は、クロックCK1に同期して、ラッチ回路11から入力されている表示データD0〜D2をラッチしてデコーダ13に出力する。 Furthermore, a clock signal CK1 is inputted, the latch circuit 12 in synchronization with the clock CK1, latches the display data D0~D2 being input from the latch circuit 11 outputs to the decoder 13.

【0019】デコーダ13は、ラッチ回路12から入力される表示データD0〜D2をデコードし、信号線17 [0019] The decoder 13 decodes the display data D0~D2 inputted from the latch circuit 12, the signal line 17
a〜17dにハイ・ローの信号を出力するとともに、制御線18に上記ゲート−ソース間電圧V GSに対応する制御信号を出力する。 It outputs a signal of high and low in A~17d, the gate control line 18 - outputting a control signal corresponding to the source voltage V GS.

【0020】次に、作用を説明する。 [0020] Next, a description will be given of the operation.

【0021】液晶駆動装置10は、上述のように、液晶に8階調表示させるものであり、ラッチ回路11に表示データD0〜D2が入力されると、ラッチ回路11は、 The liquid crystal driver 10, as described above, which is 8-gradation display in the liquid crystal, the display data D0~D2 the latch circuit 11 is inputted, the latch circuit 11,
クロックCK2に同期して表示データD0〜D2をラッチして、ラッチ回路12に出力する。 It latches the display data D0~D2 in synchronization with the clock CK2, and outputs to the latch circuit 12. ラッチ回路12 Latch circuit 12
は、クロックCK1に同期してラッチ回路11から入力される表示データD0〜D2をラッチし、デコーダ13 Latches the display data D0~D2 inputted from the latch circuit 11 in synchronism with the clock CK1, the decoder 13
に出力する。 And outputs it to.

【0022】デコーダ13は、表示データD0〜D2をデコードし、各信号線17a〜17dにハイ・ローの信号を出力するとともに、制御線18を介して、nチャネルMOS型トランジスタ15a〜15dのゲートに上記ゲート−ソース間電圧V GSに対応する制御信号V G1 、V [0022] The decoder 13 decodes the display data D0-D2, and outputs a signal of high and low to the signal lines 17a to 17d, via the control line 18, n-channel MOS transistor gate of 15a~15d to the gate - corresponding to the source voltage V GS control signal V G1, V
G2を出力する。 And it outputs the G2.

【0023】一方、各nチャネルMOS型トランジスタ15a〜15dのソースには、それぞれ上記電圧V0〜 On the other hand, the source of each n-channel MOS transistor 15 a to 15 d, respectively the voltages V0~
V3が入力されており、各nチャネルMOS型トランジスタ15a〜15dは、図2に示したように、そのソースに入力されるゲート−ソース間電圧V GSに応じて、ソースに入力されている電圧V0〜V3の電圧値を変換して、ドレイン電流I D0 〜I D7をトランスファゲート14 V3 is input, the n-channel MOS transistor 15a~15d, as shown in FIG. 2, the gate is inputted to the source - in accordance with the source voltage V GS, the voltage inputted to the source It converts the voltage value of V0 to V3, a transfer gate 14 and the drain current I D0 ~I D7
a〜14dに出力する。 And outputs it to the a~14d. すなわち、各nチャネルMOS In other words, each of the n-channel MOS
型トランジスタ15a〜15dは、可変抵抗として作用し、デコーダ13からの制御信号V G1 、V G2に基づいて、その抵抗値が変化し、入力電圧を2種類の電圧値に変換して、トランスファゲート14a〜14dに出力する。 Type transistor 15a~15d acts as a variable resistance, on the basis of the control signal V G1, V G2 from the decoder 13, the resistance value is changed, and converts the input voltage to the two voltage values, the transfer gate and outputs it to the 14a~14d.

【0024】そして、トランスファゲート14a〜14 [0024] Then, the transfer gate 14a~14
dは、デコーダ13から入力されるハイ・ローの信号により、オン/オフし、オンのとき、nチャネルMOS型トランジスタ15a〜15dから入力される電圧を出力する。 d is the signal of the high-low input from the decoder 13, on / off, when on, and outputs a voltage input from the n-channel MOS transistor 15 a to 15 d. この出力電圧が図外の液晶に供給され、液晶は、 This output voltage is supplied to the liquid crystal outside the figure, the liquid crystal is,
供給される電圧に応じた階調度で表示を行う。 The display is performed in the gradient corresponding to the voltage supplied.

【0025】このように、本実施例によれば、液晶駆動装置10は、8階調の表示を行うものであるにもかかわらず、4個のトランスファゲート14a〜14dと、4 [0025] Thus, according to this embodiment, the liquid crystal driving device 10, although those for displaying 8 gradations, and four transfer gates 14a to 14d, 4
個のnチャネルMOS型トランジスタ15a〜15d Number of n-channel MOS transistor 15a~15d
と、4本の信号線17a〜17dと、4個のインバータ16a〜16dの接続された4本の分岐信号線19a〜 When, four signal lines 17a~17d of four branch signal lines connected to the four inverters 16 a to 16 d. 19A to
19dと、4種類の電圧V0〜V3を供給する4本の電源線20a〜20dと、が配設されているのみであり、 And 19d, and four four of supplying a voltage V0~V3 power line 20a to 20d, is only but are arranged,
従来の液晶駆動装置1よりもその電源線20a〜20d Its power line 20a~20d than the conventional liquid crystal driving device 1
や信号線17a〜17d及びトランスファゲート14a And signal lines 17a~17d and the transfer gates 14a
〜14dやインバータ16a〜16dの数が、半分に削減されている。 The number of ~14d and inverter 16a~16d have been cut in half. したがって、液晶駆動装置10を小型化することができるとともに、液晶駆動装置10のコストを削減することができる。 Therefore, the liquid crystal drive apparatus 10 can be downsized, it is possible to reduce the cost of the liquid crystal driving device 10.

【0026】なお、上記実施例においては、電圧V0〜 [0026] In the above embodiment, the voltage V0~
V3の値を2種類に切り換えてトランスファゲート14 By switching the value of V3 in the two transfer gates 14
a〜14dに供給するのに、nチャネルMOS型トランジスタ15a〜15dを使用しているが、nチャネルM To be supplied to A~14d, but using n-channel MOS transistor 15 a to 15 d, the n-channel M
OS型トランジスタ15a〜15dに限るものではなく、電圧V0〜V3の値を適切に切り換えることのできるものであれば、適宜変更して使用することができ、例えば、可変抵抗器等であってもよい。 Not limited to the OS-type transistor 15 a to 15 d, as long as capable of switching the value of the voltage V0~V3 properly, can be used suitably changed, for example, be a variable resistor or the like good.

【0027】また、上記実施例においては、8階調表示の場合について説明したが、これに限るものでないことは、いうまでもない。 Further, in the above embodiment, the description has been given of the 8 gradation display, it is needless to say not limited to this.

【0028】 [0028]

【発明の効果】本発明によれば、表示データに基づいて、複数のトランスファゲートの制御端子に印加する電圧を制御して該トランスファゲートをオン/オフ制御するとともに、該トランスファゲートの非制御端子に入力する電圧を、該トランスファゲートの非制御端子に接続された切換手段(例えば、デプリーション型nチャネルMOSトランジスタ)により2種類の異なる電圧値に切り換え、このトランスファゲートの非制御端子に入力された電圧値を、オンされたトランスファゲートから液晶に出力しているので、液晶の階調度の半分程度に、電源配線やトランスファゲート及びインバータを削減することができ、液晶駆動装置の回路構成を小型化して、コストを低減することができる。 According to the present invention, based on the display data, and controls the voltage applied to the control terminals of the transfer gates as well as on / off control of the transfer gates, the non-control terminal of the transfer gate the voltage input to, the transfer gate uncontrolled connected switching means to the terminal (e.g., depletion n-channel MOS transistor) is switched to two different voltage values, the input to the non-control terminal of the transfer gate the voltage value, since the turned-on transfer gates are output to the liquid crystal, about half of the liquid crystal of the gradient, it is possible to reduce the power lines, transfer gates and inverters, to reduce the size of the circuit configuration of the liquid crystal driving device Te, it is possible to reduce the cost.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明による液晶駆動装置の一実施例の回路構成図。 Circuit diagram of an embodiment of a liquid crystal driving device according to the invention; FIG.

【図2】図1の液晶駆動装置のnチャネルMOSトランジスタのソース−ドレイン電圧V DSとドレイン電流I DS [2] The source of the n-channel MOS transistor of the liquid crystal drive apparatus of FIG. 1 - drain voltage V DS and drain current I DS
との関係をゲート−ソース間電圧V GSをパラメータとして示す特性曲線図。 Gates the relationship between - characteristic curves illustrating the voltage V GS between the source as a parameter.

【図3】従来の液晶駆動装置の一例の回路構成図。 [Figure 3] An example circuit configuration of a conventional liquid crystal driving device.

【符号の説明】 DESCRIPTION OF SYMBOLS

10 液晶駆動装置 11、12 ラッチ回路 13 デコーダ 14a〜14d トランスファゲート 15a〜15d チャネルMOS型トランジスタ 16a〜16d インバータ 17a〜17d 信号線 18 制御線 19a〜19d 分岐信号線 20a〜20d 電源線 10 liquid crystal driving device 11, 12 latch circuit 13 decoder 14a~14d transfer gate 15a~15d channel MOS transistor 16a~16d inverter 17a~17d signal line 18 control line 19a~19d branch signal line 20a~20d power line

Claims (2)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 その制御端子に印加される電圧によりオン/オフして、その非制御端子に入力されている電圧を液晶に出力する複数のトランスファゲートと、 前記複数のトランスファゲートの各非制御端子に接続されるとともに、それぞれ異なる電圧が入力され、該入力電圧を制御信号に応じて2種類の異なる電圧値に切り換えて前記トランスファゲートの非制御端子に出力する切換手段と、 表示データに基づいて、前記トランスファゲートの制御端子に印加する電圧を制御するとともに、前記切換手段に出力する制御信号を制御する表示制御手段と、 を備えたことを特徴とする液晶駆動装置。 1. A turned on / off by a voltage applied to the control terminal, and a plurality of transfer gates for outputting a voltage input to the non-control terminals in the liquid crystal, each non-control of the plurality of transfer gates is connected to the terminal, the different voltages respectively input, and switching means for switching and outputting input voltage to the two different voltage values ​​in accordance with a control signal to the non-control terminal of the transfer gate, based on the display data Te, wherein to control the voltage applied to the control terminal of the transfer gate, a liquid crystal driving apparatus characterized by comprising a display control means for controlling the control signal to be output to the switching means.
  2. 【請求項2】 前記切換手段は、デプリーション型nチャネルMOSトランジスタであり、前記表示制御手段が、該デプリーション型nチャネルMOSトランジスタのゲートに印加する電圧を2種類に変化させて制御信号として出力することを特徴とする請求項1記載の液晶駆動装置。 Wherein said switching means is a depletion type n-channel MOS transistors, said display control means outputs a control signal voltage is changed to two kinds of to be applied to the gate of the depletion-type n-channel MOS transistor the liquid crystal drive apparatus of claim 1, wherein a.
JP9695593A 1993-03-30 1993-03-30 Liquid crystal driving device Pending JPH06289369A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9695593A JPH06289369A (en) 1993-03-30 1993-03-30 Liquid crystal driving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9695593A JPH06289369A (en) 1993-03-30 1993-03-30 Liquid crystal driving device

Publications (1)

Publication Number Publication Date
JPH06289369A true JPH06289369A (en) 1994-10-18

Family

ID=14178704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9695593A Pending JPH06289369A (en) 1993-03-30 1993-03-30 Liquid crystal driving device

Country Status (1)

Country Link
JP (1) JPH06289369A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193442B2 (en) 2004-09-18 2012-06-05 Nanosolar, Inc. Coated nanoparticles and quantum dots for solution-based fabrication of photovoltaic cells
US8329501B1 (en) 2004-02-19 2012-12-11 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from inter-metallic microflake particles
US8366973B2 (en) 2004-02-19 2013-02-05 Nanosolar, Inc Solution-based fabrication of photovoltaic cell
US8372734B2 (en) 2004-02-19 2013-02-12 Nanosolar, Inc High-throughput printing of semiconductor precursor layer from chalcogenide nanoflake particles
US8541048B1 (en) 2004-09-18 2013-09-24 Nanosolar, Inc. Formation of photovoltaic absorber layers on foil substrates
US8642455B2 (en) 2004-02-19 2014-02-04 Matthew R. Robinson High-throughput printing of semiconductor precursor layer from nanoflake particles

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8329501B1 (en) 2004-02-19 2012-12-11 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from inter-metallic microflake particles
US8366973B2 (en) 2004-02-19 2013-02-05 Nanosolar, Inc Solution-based fabrication of photovoltaic cell
US8372734B2 (en) 2004-02-19 2013-02-12 Nanosolar, Inc High-throughput printing of semiconductor precursor layer from chalcogenide nanoflake particles
US8642455B2 (en) 2004-02-19 2014-02-04 Matthew R. Robinson High-throughput printing of semiconductor precursor layer from nanoflake particles
US8193442B2 (en) 2004-09-18 2012-06-05 Nanosolar, Inc. Coated nanoparticles and quantum dots for solution-based fabrication of photovoltaic cells
US8541048B1 (en) 2004-09-18 2013-09-24 Nanosolar, Inc. Formation of photovoltaic absorber layers on foil substrates

Similar Documents

Publication Publication Date Title
JP3506219B2 (en) Da converter and a liquid crystal driving device using the same
US6373459B1 (en) Device and method for driving a TFT-LCD
KR100750975B1 (en) Liquid crystal display device incorporating digital/analog converter circuit
JP2899969B2 (en) Lcd source driver
US5973660A (en) Matrix liquid crystal display
US7924257B2 (en) Display device, driver circuit therefor, and method of driving same
US7098882B2 (en) Bidirectional shift register shifting pulse in both forward and backward directions
EP0943146B1 (en) Bi-directional shift register
CN1232938C (en) Reference voltage generating circuit and generating method, display drive circuit and display
US7006114B2 (en) Display driving apparatus and display apparatus using same
USRE40916E1 (en) Liquid crystal driver and liquid crystal display device using the same
US5754156A (en) LCD driver IC with pixel inversion operation
US3949242A (en) Logical circuit for generating an output having three voltage levels
KR100616789B1 (en) Drive circuit of display apparatus
US6677923B2 (en) Liquid crystal driver and liquid crystal display incorporating the same
US5510748A (en) Integrated circuit having different power supplies for increased output voltage range while retaining small device geometries
US7151520B2 (en) Liquid crystal driver circuits
KR0134742B1 (en) Integrated circuit for driving display data
US20020074948A1 (en) Data signal line driving circuit and image display device including the same
EP0660296A1 (en) Data driver generating two sets of sampling signals for sequential-sampling mode and simultaneous-sampling mode
US5266936A (en) Driving circuit for liquid crystal display
KR100239413B1 (en) Driving device of liquid crystal display element
KR20010015584A (en) High density column drivers for an active matrix display
US4038564A (en) Multi-level voltage selection circuit
US7936328B2 (en) Display panel including amplifier with offset canceling by reversing polarity of amplifier offset