JPH0684989A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0684989A
JPH0684989A JP4255733A JP25573392A JPH0684989A JP H0684989 A JPH0684989 A JP H0684989A JP 4255733 A JP4255733 A JP 4255733A JP 25573392 A JP25573392 A JP 25573392A JP H0684989 A JPH0684989 A JP H0684989A
Authority
JP
Japan
Prior art keywords
bonding
chip
wiring
circuit board
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4255733A
Other languages
English (en)
Inventor
Norio Nitta
法生 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP4255733A priority Critical patent/JPH0684989A/ja
Publication of JPH0684989A publication Critical patent/JPH0684989A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 ワイヤの接触による電気的短絡の制約がな
く、配線自由度が高く高密度に実装することができるよ
うにする。 【構成】 回路基板１２上に集積回路ベアチップ１１と
チップ型素子２６とを搭載し、集積回路ベアチップ１１
のボンディングパッド２３とチップ型素子２６の外部電
極端子２７との間を、回路基板１２上の配線１４の拡大
ボンディングパッド４６を介して、絶縁被覆ワイヤ１３
のボンディングによって接続する。また、集積回路ベア
チップ１１のボンディングパッド２３と別の配線１４の
拡大ボンディングパッド４５との間も、絶縁被覆ワイヤ
１３のボンディングによって接続する。 【効果】 電気回路素子の端子間や回路基板への配線さ
らに外部への配線自由度が極めて高く、高集積・高機能
・高密度の画期的な半導体装置を実現することができ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高密度に配置された電
気回路素子の端子間を配線によって接続してなる半導体
装置に関するものである。
【０００２】
【従来の技術】従来、例えば複数個の電気回路素子を実
装した混成集積回路においては、樹脂封止等によりパッ
ケージングされたＩＣ等の能動素子及び抵抗やコンデン
サ等の受動素子を基板上で配線することによって構成し
ていた。
【０００３】
【発明が解決しようとする課題】ところで、ＩＣ等をチ
ップのまま配置し、ボンディングワイヤで直接基板に実
装すれば、パッケージの面積部分が省略できるので、高
密度実装が可能となるばかりでなく、ワイヤボンディン
グが有する自由度の高い配線を享受できる。
【０００４】しかし、近年のＩＣ等の高集積化によっ
て、外部電極パッドの数が増すと共に狭ピッチ化したた
め、上記のような配線を施した場合、ワイヤどうしが互
いに接触し、電気的に短絡してしまう危険性がある。絶
縁被覆ワイヤ等の高密度実装対応のワイヤも開発されて
きたが、リードフレーム上の高密度ボンディングを目的
とするものに限られている。
【０００５】また、通常、ベアワイヤによる集積回路実
装では、ワイヤの交差配線を皆無にしなければならない
ため、これが各素子の配置及び配置密度に大きな制約を
与え、また仕様変更により電極配置が変更された場合に
は回路パターンの変更を余儀なくされ、多大の時間、労
力、費用を要するという欠点がある。特に混成集積回路
ではベアチップでハイブリッド化しているが、基板上の
ボンディングパッドの位置にワイヤどうしを接触させな
いようにする制約があった。
【０００６】そこで本発明は、上記した従来の欠点を除
去し、ワイヤの接触による電気的短絡の制約がなく、配
線自由度が高く高密度に実装することができる半導体装
置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明による半導体装置は、電気回路素子が回路基
板上に搭載され、前記電気回路素子の端子間が絶縁被覆
ワイヤのボンディングによって接続されているものであ
る。また、本発明による半導体装置は、電気回路素子が
回路基板上に搭載され、前記電気回路素子の端子間が前
記回路基板上の配線を介して絶縁被覆ワイヤのボンディ
ングによって接続されているものである。さらに、本発
明による半導体装置は、電気回路素子が回路基板上に搭
載され、前記電気回路素子の端子が前記回路基板上の配
線に絶縁被覆ワイヤのボンディングによって接続されて
いるものである。なお、前記電気回路素子は集積回路素
子やチップ型素子であってよい。また、前記回路基板上
の配線のボンディング箇所が拡大されているとよい。
【０００８】
【作用】上記のように構成された本発明においては、多
ピン化・高密度化実装に対応した絶縁被覆ワイヤを任意
配線に積極的に使用する。従来、ワイヤボンディングに
用いられてきた通常のボンディング装置をそのまま使
い、絶縁被覆ワイヤ用にボンディング装置のもつパラメ
ータと装置の一部に若干の修正を加え、任意の電気回路
素子の端子間を直接、または任意の電気回路素子の端子
間を回路基板上の配線を介して、或いは任意の電気回路
素子の端子を回路基板上の配線に接続する。ここで、電
気回路素子とは集積回路やトランジスタ等の能動素子、
抵抗やコンデンサ等の受動素子を指す。また、チップ型
素子は抵抗、コンデンサ、コイル、トランス、トランジ
スタ等を指す。回路基板上の配線を拡大パッド（共通パ
ッド）にすると、複数のボンディングがより容易にな
る。本発明において使用する絶縁被覆ワイヤは、接触し
ても十分な絶縁耐力を有しかつ裸金ワイヤと同程度の接
合性を有する絶縁被覆ワイヤである。接触による短絡の
危険性がないので、配線しようとする端子がワイヤの交
差するような配置にあっても、何の配慮もなく配線する
ことが可能となる。
【０００９】
【実施例】以下、本発明を実施例に従って説明する。
【００１０】実施例１ 図１〜図３に示すように、ガラスエポキシにより形成さ
れた回路基板１２上に、３ｍｍ×３ｍｍの集積回路ベア
チップ１１、３．２ｍｍ×１．６ｍｍのチップ型素子２
６を搭載し、これらの素子のボンディングパッド２３或
いは外部電極端子２７間を、回路基板１２上のメッキ
（Ａｕ：２００ｎｍ、Ｎｉ下地：１μｍ）されたＣｕ配
線１４を介して、φ３０μｍＡｕ、被覆０．４６μｍの
絶縁被覆ワイヤ１３のボンディングによって接続した。
集積回路ベアチップ１１上のボンディングパッド２３は
Ａｌで、チップ型素子２６の外部電極端子２７はＡｌま
たはハンダメッキされたものである。図１は２つの集積
回路ベアチップ１１のボンディングパッド２３間を、図
２は集積回路ベアチップ１１のボンディングパッド２３
とチップコンデンサであるチップ型素子２６の外部電極
端子２７との間を、図３は２つのチップ型素子２６の外
部電極端子２７間を、それぞれ回路基板１２上の配線１
４を介して、絶縁被覆ワイヤ１３のボンディングによっ
て接続した。また図２では集積回路ベアチップ１１のボ
ンディングパッド２３と別の配線１４との間も接続し
た。それぞれ配線長が短くなり、特にチップ型素子の接
続に通常使用されるリフローによるヒートショックがな
くなったため、高信頼度の混成集積回路を作製できた。
【００１１】実施例２ 図４においては、ＯＰアンプである集積回路ベアチップ
１１のボンディングパッド２３と、チップ抵抗であるチ
ップ型素子２６の外部電極端子２７との間を、回路基板
１２上の配線１４の拡大ボンディングパッド４６を介し
て、絶縁被覆ワイヤ１３のボンディングによって接続し
た。また、集積回路ベアチップ１１のボンディングパッ
ド２３と別の配線１４の拡大ボンディングパッド４５と
の間も接続した。図５においては、同一高さ・規格で容
量を稼ぐために、２つのチップコンデンサ素子であるチ
ップ型素子２６の外部電極端子２７間を、回路基板１２
上の配線１４の拡大ボンディングパッド４６を介して、
絶縁被覆ワイヤ１３のボンディングによって接続した。
【００１２】実施例３ 図６に示すように、回路基板１２上に搭載された２つの
集積回路ベアチップ１１のボンディングパッド２３間
を、絶縁被覆ワイヤ１３の直接ボンディングによって接
続した。
【００１３】実施例４ 図７に示すように、集積回路ベアチップ１１のボンディ
ングパッド２３とチップ型素子２６の外部電極端子２７
との間を、絶縁被覆ワイヤ１３の直接ボンディングによ
って接続し、集積回路ベアチップ１１のボンディングパ
ッド２３と回路基板１２上の配線１４との間も接続し
た。
【００１４】実施例５ 図８に示すように、プルアップ抵抗として２つのチップ
抵抗を回路基板１２上の２つの配線１４間で直列に接続
するために、２つのチップ型素子２６の一方の外部電極
端子２７間を絶縁被覆ワイヤ１３の直接ボンディングに
よって接続し、他方の外部電極端子２７をそれぞれ配線
１４に絶縁被覆ワイヤ１３のボンディングによって接続
した。
【００１５】実施例６ 図９に示すように、集積回路ベアチップ１１のボンディ
ングパッド２３とチップ型素子２６の外部電極端子２７
との間を、絶縁被覆ワイヤ１３の直接ボンディングによ
って接続し、集積回路ベアチップ１１のボンディングパ
ッド２３とチップ型素子２６の外部電極端子２７とを、
それぞれ回路基板１２上の配線１４の拡大ボンディング
パッド４５、４６に、絶縁被覆ワイヤ１３のボンディン
グによって接続した。
【００１６】実施例７ 図１０に示すように、２つのチップ抵抗を回路基板１２
上の２つの配線１４間で直列に接続するために、２つの
チップ型素子２６の一方の外部電極端子２７間を絶縁被
覆ワイヤ１３の直接ボンディングによって接続し、他方
の外部電極端子２７をそれぞれ配線１４の拡大ボンディ
ングパッド４６に絶縁被覆ワイヤ１３のボンディングに
よって接続した。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
電気回路素子の端子間、回路基板の配線を介しての電気
回路素子の端子間、電気回路素子の端子と回路基板の配
線間等を、絶縁被覆ワイヤのボンディングにより接続す
ることによって、ワイヤの接触による電気的短絡の制約
から開放されると共に、電気回路素子の端子間や回路基
板への配線さらに外部への配線自由度を極めて高くする
ことができ、高集積・高機能・高密度の画期的な半導体
装置の実現に寄与する。
【図面の簡単な説明】
【図１】本発明の実施例１において集積回路素子どうし
を回路基板の配線を介してボンディングした概略斜視図
である。
【図２】本発明の実施例１において集積回路素子とチッ
プ型素子とを回路基板の配線を介してボンディングした
概略斜視図である。
【図３】本発明の実施例１においてチップ型素子どうし
を回路基板の配線を介してボンディングした概略斜視図
である。
【図４】本発明の実施例２において集積回路素子とチッ
プ型素子とを回路基板の配線の拡大パッドを介してボン
ディングした概略斜視図である。
【図５】本発明の実施例２においてチップ型素子どうし
を回路基板の配線の拡大パッドを介してボンディングし
た概略斜視図である。
【図６】本発明の実施例３において集積回路素子どうし
を直接ボンディングした概略斜視図である。
【図７】本発明の実施例４において集積回路素子とチッ
プ型素子とを直接ボンディングした概略斜視図である。
【図８】本発明の実施例５においてチップ型素子どうし
を直接ボンディングすると共に回路基板の配線にボンデ
ィングした概略斜視図である。
【図９】本発明の実施例６において集積回路素子とチッ
プ型素子とを直接ボンディングすると共に回路基板の配
線の拡大パッドにボンディングした概略斜視図である。
【図１０】本発明の実施例７においてチップ型素子どう
しを直接ボンディングすると共に回路基板の配線の拡大
パッドにボンディングした概略斜視図である。
【符号の説明】 １１ 集積回路ベアチップ １２ 回路基板 １３ 絶縁被覆ワイヤ １４ 配線 ２３ ボンディングパッド ２６ チップ型素子 ２７ 外部電極端子 ４５ 拡大ボンディングパッド ４６ 拡大ボンディングパッド

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 電気回路素子が回路基板上に搭載され、
    前記電気回路素子の端子間が絶縁被覆ワイヤのボンディ
    ングによって接続されている半導体装置。
  2. 【請求項２】 電気回路素子が回路基板上に搭載され、
    前記電気回路素子の端子間が前記回路基板上の配線を介
    して絶縁被覆ワイヤのボンディングによって接続されて
    いる半導体装置。
  3. 【請求項３】 電気回路素子が回路基板上に搭載され、
    前記電気回路素子の端子が前記回路基板上の配線に絶縁
    被覆ワイヤのボンディングによって接続されている半導
    体装置。
  4. 【請求項４】 前記電気回路素子が集積回路素子である
    ことを特徴とする請求項１、２または３記載の半導体装
    置。
  5. 【請求項５】 前記電気回路素子がチップ型素子である
    ことを特徴とする請求項１、２または３記載の半導体装
    置。
  6. 【請求項６】 前記回路基板上の配線のボンディング箇
    所が拡大されていることを特徴とする請求項２または３
    記載の半導体装置。
JP4255733A 1992-08-31 1992-08-31 半導体装置 Pending JPH0684989A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4255733A JPH0684989A (ja) 1992-08-31 1992-08-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4255733A JPH0684989A (ja) 1992-08-31 1992-08-31 半導体装置

Publications (1)

Publication Number Publication Date
JPH0684989A true JPH0684989A (ja) 1994-03-25

Family

ID=17282878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4255733A Pending JPH0684989A (ja) 1992-08-31 1992-08-31 半導体装置

Country Status (1)

Country Link
JP (1) JPH0684989A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998026452A1 (en) * 1996-12-09 1998-06-18 Microbonds, Inc. High density integrated circuits and the method of packaging the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998026452A1 (en) * 1996-12-09 1998-06-18 Microbonds, Inc. High density integrated circuits and the method of packaging the same

Similar Documents

Publication Publication Date Title
US6563217B2 (en) Module assembly for stacked BGA packages
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
US5817530A (en) Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
US6538313B1 (en) IC package with integral substrate capacitor
US6080264A (en) Combination of semiconductor interconnect
US6486535B2 (en) Electronic package with surface-mountable device built therein
US20050173796A1 (en) Microelectronic assembly having array including passive elements and interconnects
JPH0234184B2 (ja)
US5309021A (en) Semiconductor device having particular power distribution interconnection arrangement
US5854740A (en) Electronic circuit board with semiconductor chip mounted thereon, and manufacturing method therefor
US5387814A (en) Integrated circuit with supports for mounting an electrical component
JP2001156251A (ja) 半導体装置
JPS6316906B2 (ja)
JPH0582582A (ja) 半導体装置
JPH0563138A (ja) 半導体集積回路装置
JPH0684989A (ja) 半導体装置
JPS60171754A (ja) 回路素子付半導体チツプキヤリア
JP3942495B2 (ja) 半導体装置
JPS63229842A (ja) 表面実装用パツケ−ジ
JP2507855B2 (ja) 半導体装置
JP4296916B2 (ja) 半導体装置
US20030034559A1 (en) Ball grid array package with electrically-conductive bridge
JP2912813B2 (ja) 電子部品
JPH0590335A (ja) 半導体装置
JPH08306858A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990727