JPH0683796A

JPH0683796A - 信号処理装置

Info

Publication number: JPH0683796A
Application number: JP4232070A
Authority: JP
Inventors: Takashi Kitaguchi; 貴史北口; Hiroyasu Mifune; 博庸三船; Shinichi Suzuki; 伸一鈴木
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1992-08-31
Filing date: 1992-08-31
Publication date: 1994-03-25

Abstract

(57)【要約】【目的】複数の信号を入力とし、１つの信号を出力す
る複数個の学習機能付き神経細胞模倣素子を結合させた
回路網よりなる並列システムにおいて、入力集合空間に
対する学習を容易なものとすること。【構成】回路網１の入力側に、入力を量子化してこの
回路網１に入力させる信号量子化手段とか、複数の入力
信号ベクトルの距離が大きくなるように入力を変換して
回路網１に入力させる信号変換手段とか、入力を複数に
分割して回路網１に入力させる信号分割手段とか、入力
の冗長な情報又は不必要な情報を削除して回路網１に入
力させる信号情報削除手段といった前処理を行う手段３
を設けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば画像や音声の認
識、ロボット等の位置制御、エアコンの温度制御、ロケ
ットの軌道制御等のような各種運動の制御に適用可能
な、神経細胞を模倣したニューラルコンピュータ等の信
号処理装置に関する。

【０００２】

【従来の技術】生体の情報処理の基本的な単位である神
経細胞（ニューロン）の機能を模倣し、さらに、この
「神経細胞模倣素子」（神経細胞ユニット）をネットワ
ークにし、情報の並列処理を目指したのが、いわゆるニ
ューラルネットワークである。文字認識や連想記憶、運
動制御等、生体ではいとも簡単に行われていても、従来
のノイマン型コンピュータではなかなか達成しないもの
が多い。生体の神経系、特に生体特有の機能、即ち並列
処理、自己学習等をニューラルネットワークにより模倣
して、これらの問題を解決しようとする試みが盛んに行
われている。

【０００３】ここに、ニューラルネットワークによる処
理を行う場合、その処理効率を上げるために、それに与
える入力データ、教師データに対して予め適当な処理
（前処理）を施すことが必要である。また、そのニュー
ラルネットワークから得られた出力データに対して適当
な処理（後処理）を施すことも必要である。さらに、入
力データないしは教師データの与え方にも工夫が必要で
ある。

【０００４】この点、例えば、パルス密度型ニューロン
によるニューラルネットワークにおいて、その出力に対
する後処理法が本出願人により提案されている他、例え
ば、特開平２−１８１８６３号公報によれば、入力デー
タの与え方が示されている。

【０００５】

【発明が解決しようとする課題】ところが、ニューラル
ネットワークにおいては、その演算が、基本的に並列に
なされるため、ニューロン数が計算時間に大きな影響を
与えないシステムにおける前処理、後処理ないしは入力
信号、教師信号の与え方の一般的な手法は、まだ明らか
にされておらず、汎用性や学習の容易性などの点で不備
がある。

【０００６】

【課題を解決するための手段】複数の信号を入力とし、
１つの信号を出力する複数個の学習機能付き神経細胞模
倣素子を結合させた回路網よりなる信号処理装置におい
て、回路網の入力側に、請求項１記載の発明では、入力
信号を量子化してこの回路網に入力させる信号量子化手
段を設け、請求項２記載の発明では、複数の入力信号ベ
クトルの距離が大きくなるように入力信号を変換して前
記回路網に入力させる信号変換手段を設け、請求項３記
載の発明では、入力信号を複数に分割してこの回路網に
入力させる信号分割手段を設け、請求項４記載の発明で
は、入力の冗長な情報又は不必要な情報を削除してこの
回路網に入力させる信号情報削除手段を設けた。

【０００７】また、複数の信号を入力とし、１つの信号
を出力する複数個の学習機能付き神経細胞模倣素子を結
合させた回路網よりなる信号処理装置において、請求項
５記載の発明では、回路網の出力側に出力信号を量子化
して出力させる信号量子化手段を設け、請求項６記載の
発明では、回路網に対する教師信号を量子化する信号量
子化手段を設け、請求項７記載の発明では、回路網に対
する複数の教師信号ベクトルの距離が大きくなるように
これらの教師信号を変換する信号変換手段を設け、請求
項８記載の発明では、回路網の出力側に出力信号を複数
に分割して出力させる信号分割手段を設け、請求項９記
載の発明では、回路網の出力側に出力の冗長な情報又は
不必要な情報を削除する信号情報削除手段を設けた。

【０００８】これらの請求項記載の発明に関し、学習機
能付き神経細胞模倣素子を、請求項１０記載の発明で
は、複数のパルス列信号を入力とし、１つのパルス列信
号を出力する複数個の学習機能付きパルス密度型神経細
胞模倣素子とし、請求項１３記載の発明では、複数のア
ナログ信号を入力とし、１つのアナログ信号を出力する
複数個の学習機能付きアナログ密度型神経細胞模倣素子
とし、請求項１６記載の発明では学習機能付き神経細胞
模倣素子を、複数のデジタル信号を入力とし、１つのデ
ジタル信号を出力する複数個の学習機能付きデジタル密
度型神経細胞模倣素子とした。

【０００９】ここに、請求項１０記載の信号処理装置に
関し、請求項１１記載の発明では、アナログ入力信号を
パルス列信号に変換する信号変換手段を有するものと
し、請求項１２記載の発明では、デジタル入力信号をパ
ルス列信号に変換する信号変換手段を有するものとし
た。

【００１０】同様に、請求項１３記載の信号処理装置に
関し、請求項１４記載の発明では、デジタル入力信号を
アナログ信号に変換する信号変換手段を有するものと
し、請求項１５記載の発明では、パルス列入力信号をア
ナログ信号に変換する信号変換手段を有するものとし
た。

【００１１】さらに、請求項１６記載の信号処理装置に
関し、請求項１７記載の発明では、アナログ入力信号を
デジタル信号に変換する信号変換手段を有するものと
し、請求項１８記載の発明では、パルス列入力信号をデ
ジタル信号に変換する信号変換手段を有するものとし
た。

【００１２】

【作用】請求項１，２，３又は４記載の発明において
は、入力信号に適宜の変換処理を施して回路網に入力さ
せるので、入力集合空間に対して学習を容易にすること
が可能となる。同様に、請求項５，６，７，８又は９記
載の発明においては、出力信号又は教師信号に対して適
宜の変換処理を施すので、出力集合空間に対して学習を
容易にすることが可能となる。請求項１０記載の発明に
おいてはパルス密度型のものに適用することにより、シ
ンプルな回路で結線数も少なく済むという特徴を活か
せ、請求項１３記載の発明においてはアナログ型のもの
に適用することにより、高集積化・高規模化が比較的容
易で高速であるという特徴を活かせ、請求項１６記載の
発明においてはデジタル型のものに適用することによ
り、制御が簡単で信頼性が高く高速であるという特徴を
活かせる。これらの場合、請求項１１，１２，１４，１
５，１７又は１８記載の発明においては、学習機能付き
神経細胞模倣素子の扱う信号形式に対応して信号形式を
変換するので、入力信号の形態を問わないものとなり、
汎用性の増すものとなる。

【００１３】

【実施例】本発明の一実施例を図面に基づいて説明す
る。一般に、ニューラルネットワークをハードウエア或
いはソフトウエアで実現する場合、ニューロン間を伝達
する、或いは、ニューロン内で処理されるデータの形式
に応じて、パルス密度方式、アナログ方式、デジ
タル方式の３通りに大別される。入出力をパルス列信号
とするパルス密度型ニューラルネットワークの場合、シ
ンプルな回路で結線数も少なく済むという特徴を持ち、
入出力をアナログ信号とするアナログ型ニューラルネッ
トワークの場合、高集積化・高規模化が比較的容易で高
速であるという特徴を持ち、入出力をデジタル信号とす
るデジタル型ニューラルネットワークの場合、制御が簡
単で信頼性が高く高速であるという特徴を持つ。

【００１４】本発明は、何れの方式のニューラルネット
ワークにも適用し得るものであり、何れかの方式又は混
在方式として構成される。

【００１５】まず、本実施例の基本的構成例を図１に示
す。図１は何れかの方式よりなるニューラルネットワー
ク１に対するデータの流れを示すもので、ニューラルネ
ットワーク１の入力側にはこのニューラルネットワーク
１に与える入力データを発生するためのデータ発生源２
が設けられ、両者間には変換器３，４が設けられてい
る。変換器３はデータ発生源２からの入力信号をニュー
ラルネットワーク１が処理しやすい情報、数に変換する
ためのものである。変換器４は入力信号の型変換を行う
ものである。

【００１６】一方、ニューラルネットワーク１の出力側
には、例えば別のニューラルネットワークに対して出力
するためのデータ入力源５が設けられ、両者間には変換
器６，７が設けられている。変換器６はデータ入力源５
が受取れる形式のデータ形式（パルス列信号、アナログ
信号或いはデジタル信号）に変換するものである。変換
器７はニューラルネットワーク１からの出力信号をデー
タ入力源５に適した情報、数に変換するものである。

【００１７】図１において、変換器３，４の順序は逆で
もよく、同様に、変換器６，７の順序も逆でもよい。

【００１８】ここに、各変換器３，４，６，７について
個別に説明する。まず、変換器４は、入力信号がパルス
列信号の場合において、ニューラルネットワーク１がパ
ルス密度型であれば無変換（もっとも、ニューロンの入
力パルス列長に合わせて入力値を変換するようにしても
よい）、アナログ型であればＡ／Ｄ変換器と乱数発生器
とコンパレータとの組合せによりアナログ信号に変換
（請求項１５の信号変換手段に相当）、デジタル型であ
れば乱数発生器とコンパレータとの組合せによりデジタ
ル信号に変換（請求項１８の信号変換手段に相当）する
ものである。

【００１９】また、変換器４は入力信号がアナログ信号
の場合において、ニューラルネットワーク１がパルス密
度型であればＡ／Ｄ変換器と乱数発生器とコンパレータ
との組合せによりパルス列信号に変換し（請求項１１の
信号変換手段に相当）、アナログ型であれば無変換とし
（もっとも、ニューロンのダイナミックレンジに合わせ
て入力値を変換してもよい）、デジタル型であれば乱数
発生器とコンパレータとの組合せによりデジタル信号に
変換（請求項１７の信号変換手段に相当）するものであ
る。

【００２０】さらに、変換器４は入力信号がデジタル信
号の場合において、ニューラルネットワーク１がパルス
密度型であれば乱数発生器とコンパレータとの組合せに
よりパルス列信号に変換し（請求項１２の信号変換手段
に相当）、アナログ型であればＤ／Ａ変換器によりアナ
ログ信号に変換し（請求項１４の信号変換手段に相
当）、デジタル型であれば無変換（もっとも、ニューロ
ンの入力ビット数に合わせて入力値を変換してもよい）
とするものである。

【００２１】ニューラルネットワーク１の出力側に設け
られる変換器６も、変換器４に準じて、データ入力源５
の適したデータ形式（パルス列信号／アナログ信号／デ
ジタル信号）に変換（無変換の場合を含む）する。

【００２２】変換器３としては、次のようなものが用い
られる。データ発生源２からの入力信号を２値化（或いは、
数段階に量子化）して、入力データ（又は、教師デー
タ）の情報量を減らす処理を行う。即ち、請求項１記載
の発明にいう信号量子化手段として構成される。データ発生源２からの入力データベクトルが複数あ
る場合、各々のベクトルの距離が大きくなるように変換
する処理を行う。即ち、請求項２記載の発明にいう信号
変換手段として構成される。データ発生源２からのある１つの入力データを複数
に分ける処理を行う。分け方としては、情報を分割して
各々異なる情報を持たせてもよく、或いは、同じ情報を
持つようにしてもよい。即ち、請求項３記載の発明にい
う信号分割手段として構成される。データ発生源２からの入力データ中から、冗長な情
報或いは不必要な情報を削除する処理を行う。即ち、請
求項４記載の発明にいう信号情報削除手段として構成さ
れる。

【００２３】変換器４としては、次のようなものが用い
られる。ニューラルネットワーク１からの出力信号を２値化
（或いは、数段階に量子化）して、出力データ（又は、
教師データ）の情報量を減らす処理を行う。即ち、請求
項５，６記載の発明にいう信号量子化手段として構成さ
れる。ニューラルネットワーク１に対する教師データベク
トルが複数ある場合、各々のベクトルの距離が大きくな
るように変換する処理を行う。即ち、請求項７記載の発
明にいう信号変換手段として構成される。ニューラルネットワーク１からのある１つの出力デ
ータを複数に分ける処理を行う。分け方としては、情報
を分割して各々異なる情報を持たせてもよく、或いは、
同じ情報を持つようにしてもよい。即ち、請求項８記載
の発明にいう信号分割手段として構成される。ニューラルネットワーク１からの出力データ中か
ら、冗長な情報或いは不必要な情報を削除する処理を行
う。即ち、請求項９記載の発明にいう信号情報削除手段
として構成される。

【００２４】いま、このような基本構成を、例えば運動
制御に適用した場合を図２を参照して説明する。図２
は、運動システムを横から見た様子を示し、重力は下向
きに働くものとする。まず、細長い板１１があり、その
中心軸がモータ１２により支えられている。このモータ
１２の回転により板１１は時計回り又は反時計回りに回
動し得るものとされている。よって、例えば板１１上に
球１３を置いた場合、モータ１２を回転駆動させること
によりこの球１３を板１１の中心付近に運ぶ運動系とし
て作用する。ここに、球１３の位置を検出するためのセ
ンサ及び位置の時間的変化から速度を検出する装置とし
て、データ発生源２ａ，２ｂが板１１の両端に設置され
ている。

【００２５】このような運動系システムを制御するため
に、例えば、パルス密度型のニューラルネットワーク１
が用いられる。このニューラルネットワーク１は、例え
ば入力層ニューロンを６４個、出力層ニューロンを８個
有するものとして構成されている。

【００２６】ここに、データ発生源２ａ，２ｂからこの
ようなパルス密度型のニューラルネットワーク１にデー
タが入力されるまでの構成を図３に示す。まず、データ
発生源２ａは球１３に関して位置データｘ₁ と速度デー
タｖ₁ とをアナログ値で出力し、データ発生源２ｂは球
１３に関して位置データｘ₂ と速度データｖ₂ とをアナ
ログ値で出力するものとする。球１３の位置が図２にお
いて中心（モータ１２位置）より左側にある時にはデー
タ発生源２ａからのデータを用い、中心より右側にある
時にはデータ発生源２ｂからのデータを用いるため、こ
れらのデータ発生源２ａ，２ｂの出力側にはセレクタ３
ｃが設けられている。即ち、このセレクタ３ｃは変換器
３に関する請求項４記載の信号情報削除手段として機能
する。このセレクタ３ｃから出力される位置ｘ、速度ｖ
の信号はＡ／Ｄ変換器４ａ，４ｂによりデジタル信号に
変換される。さらに、圧縮器３ａ，３ｂにより圧縮処理
を受け、位置情報は４値の情報とされ、速度情報はある
閾値よりも絶対値が大きいか小さいかに応じて正負情報
を含めた４値の情報とされる。即ち、これらの圧縮器３
ａ，３ｂは変換器３に関する請求項１記載の信号量子化
手段として機能する。

【００２７】この後、圧縮器３ａ，３ｂからの情報（各
々４値）は、割付器１４ａ，１４ｂにより、ニューラル
ネットワーク１の入力層ニューロンに割付けられる。こ
こで、この割付け方法について、図４及び図５を参照し
て説明する。まず、図２に示した板１１の位置を図４に
Ａ〜Ｈで示すように８つの領域に等間隔に区切るものと
する。すると、これらの領域Ａ〜Ｈは圧縮器３ａ，３ｂ
によって各々４値ずつ、合計８値となる値に相当する。
よって、セレクタ３ｃにより位置情報ｘ₁ が選択された
場合、球１３は領域Ａ，Ｂ，Ｃ又はＤの何れかにあり、
位置情報ｘ₂ が選択された場合、球１３は領域Ｅ，Ｆ，
Ｇ又はＨの何れかにあることになる。

【００２８】図５はこのような前提の下に、どのデータ
がニューラルネットワーク１における入力層の６４個の
ニューロンに入力されるかを模式的に示すものである。
即ち、球１３が領域Ａに位置する時、図５中に示すＡの
入力（４値＝４入力）は全て“１”となり、Ｂ〜Ｈの入
力（４値×７＝２８入力）は全て“０”となる。また、
球１３が領域Ｂに位置する時、図５中に示すＢの入力
（４値＝４入力）は全て“１”となり、Ａ，Ｃ〜Ｈの入
力（４値×７＝２８入力）は全て“０”となる。他の領
域に位置する時も同様である。

【００２９】一方、速度関係については、球１３の速度
の絶対値が圧縮器３ｂにおいて閾値よりも大きく正の方
向であり、なおかつ、位置が領域Ａであれば、図５中に
示すＡ＋の入力（２値＝２入力）は全てが“１”とな
り、Ｂ＋〜Ｈ＋，Ａ−〜Ｈ−の入力（２値×１５＝３０
入力）は全てが“０”となる。逆に、球１３の速度の絶
対値が圧縮器３ｂにおいて閾値よりも大きく負の方向で
あり、なおかつ、位置が領域Ａであれば、図５中に示す
Ａ−の入力（２値＝２入力）は全てが“１”となり、Ａ
＋〜Ｈ＋，Ｂ−〜Ｈ−の入力（２値×１５＝３０入力）
は全てが“０”となる。さらに、球１３の速度の絶対値
が閾値よりも小さい場合には、Ａ＋〜Ｈ＋，Ａ−〜Ｈ−
の入力（２値×１６＝３２入力）は全てが“０”とな
る。このような処理は、請求項２記載の信号変換手段の
処理や請求項３記載の信号分割手段の処理に相当する。
他の領域中に位置する場合の処理も同様である。

【００３０】ついで、ニューラルネットワーク１からデ
ータ入力源５の一形態として機能するモータ１２に対し
て出力データが送出されるまでの構成例を図６に示す。
まず、本実施例のニューラルネットワーク１の出力層ニ
ューロンは８個であり、各々の出力信号をＩ〜Ｐとす
る。ここに、図２で板１１の左端側を上げたい時には、
教師信号として、信号Ｉ，Ｊ，Ｋ，Ｌに対して“１”
を、信号Ｍ，Ｎ，Ｏ，Ｐに対して“０”を与え、逆に、
板１１の右端側を上げたい時には、教師信号として、信
号Ｉ，Ｊ，Ｋ，Ｌに対して“０”を、信号Ｍ，Ｎ，Ｏ，
Ｐに対して“１”を与えるものとする。板１１を水平に
保ちたい時には、信号Ｉ〜Ｐの全てに対して“０”なる
教師信号を与えるものとする。これにより、出力層のニ
ューロンの意味付けがなされたことになる。これらの処
理は、変換器７に関して、請求項５，６記載の信号量子
化手段、請求項７記載の信号変換手段、請求項８記載の
信号分割手段の処理に相当する。

【００３１】これらの８つの信号はカウンタ６ａ，６ｂ
に入力され、計数処理を経てバイナリコードに変換され
る。変換された信号は各々比較器７ａ，７ｂに入力さ
れ、各々の比較器７ａ，７ｂにおいて入力データ中で最
も大きな値が比較器７ｃに出力される。比較器７ｃで
は、比較器７ａ，７ｂからの入力の大小を比較し、比較
器７ｂ側の入力のほうが比較器７ａ側からの入力よりも
大きい場合には、比較器７ｃは板１１の左端側が持ち上
がるようにモータ１２を駆動させる信号を出力する。逆
に、比較器７ａ側の入力のほうが大きい場合には、比較
器７ｃは板１１の右端側が持ち上がるようにモータ１２
を駆動させる信号を出力する。即ち、これらの比較器７
ａ〜７ｃは変換器７に関して請求項９記載の信号情報削
除手段として機能することになる。

【００３２】

【発明の効果】本発明は、上述したように構成し、複数
の信号を入力とし、１つの信号を出力する複数個の学習
機能付き神経細胞模倣素子を結合させた回路網よりなる
信号処理装置において、回路網の入力側に、請求項１記
載の発明では、入力信号を量子化してこの回路網に入力
させる信号量子化手段を設け、請求項２記載の発明で
は、複数の入力信号ベクトルの距離が大きくなるように
入力を変換して前記回路網に入力させる信号変換手段を
設け、請求項３記載の発明では、入力信号を複数に分割
してこの回路網に入力させる信号分割手段を設け、請求
項４記載の発明では、入力の冗長な情報又は不必要な情
報を削除してこの回路網に入力させる信号情報削除手段
を設けることで、入力信号に適宜の変換処理を施して回
路網に入力させるようにしたので、入力集合空間に対し
て学習を容易にすることができる。

【００３３】また、複数の信号を入力とし、１つの信号
を出力する複数個の学習機能付き神経細胞模倣素子を結
合させた回路網よりなる信号処理装置において、請求項
５記載の発明では、回路網の出力側に出力信号を量子化
して出力させる信号量子化手段を設け、請求項６記載の
発明では、回路網に対する教師信号を量子化する信号量
子化手段を設け、請求項７記載の発明では、回路網に対
する複数の教師信号ベクトルの距離が大きくなるように
これらの教師信号を変換する信号変換手段を設け、請求
項８記載の発明では、回路網の出力側に出力信号を複数
に分割して出力させる信号分割手段を設け、請求項９記
載の発明では、回路網の出力側に出力の冗長な情報又は
不必要な情報を削除する信号情報削除手段を設けること
で、出力信号又は教師信号に対して適宜の変換処理を施
すようにしたので、出力集合空間に対して学習を容易に
することができる。

【００３４】請求項１０記載の発明によればパルス密度
型のものに適用したので、シンプルな回路で結線数も少
なく済むという特徴を活かせ、請求項１３記載の発明に
よればアナログ型のものに適用したので、高集積化・高
規模化が比較的容易で高速であるという特徴を活かせ、
請求項１６記載の発明によればデジタル型のものに適用
したので、制御が簡単で信頼性が高く高速であるという
特徴を活かすことができる。これらの場合、請求項１
１，１２，１４，１５，１７又は１８記載の発明によれ
ば、学習機能付き神経細胞模倣素子の扱う信号形式に対
応して信号変換手段で信号形式を変換するようにしたの
で、入力信号の形態を問わないものとなり、汎用性を増
すことができる。

【図面の簡単な説明】

【図１】本発明の一実施例の基本構成を示すブロック図
である。

【図２】適用される運動系を示す概略構成図である。

【図３】入力側構成例を示すブロック図である。

【図４】領域区分け状態を示す説明図である。

【図５】データ割付け状態を示す説明図である。

【図６】出力側構成例を示すブロック図である。

【符号の説明】

１回路網３信号量子化手段、信号変換手段、信号分割手
段、信号情報削除手段４信号変換手段７信号量子化手段、信号変換手段、信号分割手
段、信号情報削除手段

Claims

【特許請求の範囲】

【請求項１】複数の信号を入力とし、１つの信号を出
力する複数個の学習機能付き神経細胞模倣素子を結合さ
せた回路網よりなる信号処理装置において、前記回路網
の入力側に入力信号を量子化してこの回路網に入力させ
る信号量子化手段を設けたことを特徴とする信号処理装
置。
【請求項２】複数の信号を入力とし、１つの信号を出
力する複数個の学習機能付き神経細胞模倣素子を結合さ
せた回路網よりなる信号処理装置において、前記回路網
の入力側に複数の入力信号ベクトルの距離が大きくなる
ように入力信号を変換して前記回路網に入力させる信号
変換手段を設けたことを特徴とする信号処理装置。
【請求項３】複数の信号を入力とし、１つの信号を出
力する複数個の学習機能付き密度型神経細胞模倣素子を
結合させた回路網よりなる信号処理装置において、前記
回路網の入力側に入力信号を複数に分割してこの回路網
に入力させる信号分割手段を設けたことを特徴とする信
号処理装置。
【請求項４】複数の信号を入力とし、１つの信号を出
力する複数個の学習機能付き神経細胞模倣素子を結合さ
せた回路網よりなる信号処理装置において、前記回路網
の入力側に入力の冗長な情報又は不必要な情報を削除し
てこの回路網に入力させる信号情報削除手段を設けたこ
とを特徴とする信号処理装置。
【請求項５】複数の信号を入力とし、１つの信号を出
力する複数個の学習機能付き神経細胞模倣素子を結合さ
せた回路網よりなる信号処理装置において、前記回路網
の出力側に出力信号を量子化して出力させる信号量子化
手段を設けたことを特徴とする信号処理装置。
【請求項６】複数の信号を入力とし、１つの信号を出
力する複数個の学習機能付き神経細胞模倣素子を結合さ
せた回路網よりなる信号処理装置において、前記回路網
に対する教師信号を量子化する信号量子化手段を設けた
ことを特徴とする信号処理装置。
【請求項７】複数の信号を入力とし、１つの信号を出
力する複数個の学習機能付き神経細胞模倣素子を結合さ
せた回路網よりなる信号処理装置において、前記回路網
に対する複数の教師信号ベクトルの距離が大きくなるよ
うにこれらの教師信号を変換する信号変換手段を設けた
ことを特徴とする信号処理装置。
【請求項８】複数の信号を入力とし、１つの信号を出
力する複数個の学習機能付き神経細胞模倣素子を結合さ
せた回路網よりなる信号処理装置において、前記回路網
の出力側に出力信号を複数に分割して出力させる信号分
割手段を設けたことを特徴とする信号処理装置。
【請求項９】複数の信号を入力とし、１つの信号を出
力する複数個の学習機能付き神経細胞模倣素子を結合さ
せた回路網よりなる信号処理装置において、前記回路網
の出力側に出力の冗長な情報又は不必要な情報を削除す
る信号情報削除手段を設けたことを特徴とする信号処理
装置。
【請求項１０】学習機能付き神経細胞模倣素子を、複
数のパルス列信号を入力とし、１つのパルス列信号を出
力する複数個の学習機能付きパルス密度型神経細胞模倣
素子としたことを特徴とする請求項１，２，３，４，
５，６，７，８又は９記載の信号処理装置。
【請求項１１】アナログ入力信号をパルス列信号に変
換する信号変換手段を有することを特徴とする請求項１
０記載の信号処理装置。
【請求項１２】デジタル入力信号をパルス列信号に変
換する信号変換手段を有することを特徴とする請求項１
０記載の信号処理装置。
【請求項１３】学習機能付き神経細胞模倣素子を、複
数のアナログ信号を入力とし、１つのアナログ信号を出
力する複数個の学習機能付きアナログ密度型神経細胞模
倣素子としたことを特徴とする請求項１，２，３，４，
５，６，７，８又は９記載の信号処理装置。
【請求項１４】デジタル入力信号をアナログ信号に変
換する信号変換手段を有することを特徴とする請求項１
３記載の信号処理装置。
【請求項１５】パルス列入力信号をアナログ信号に変
換する信号変換手段を有することを特徴とする請求項１
３記載の信号処理装置。
【請求項１６】学習機能付き神経細胞模倣素子を、複
数のデジタル信号を入力とし、１つのデジタル信号を出
力する複数個の学習機能付きデジタル密度型神経細胞模
倣素子としたことを特徴とする請求項１，２，３，４，
５，６，７，８又は９記載の信号処理装置。
【請求項１７】アナログ入力信号をデジタル信号に変
換する信号変換手段を有することを特徴とする請求項１
６記載の信号処理装置。
【請求項１８】パルス列入力信号をデジタル信号に変
換する信号変換手段を有することを特徴とする請求項１
６記載の信号処理装置。