JPH0683026B2 - Electronics - Google Patents

Electronics

Info

Publication number
JPH0683026B2
JPH0683026B2 JP62128752A JP12875287A JPH0683026B2 JP H0683026 B2 JPH0683026 B2 JP H0683026B2 JP 62128752 A JP62128752 A JP 62128752A JP 12875287 A JP12875287 A JP 12875287A JP H0683026 B2 JPH0683026 B2 JP H0683026B2
Authority
JP
Japan
Prior art keywords
signal
controller
circuit
level
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62128752A
Other languages
Japanese (ja)
Other versions
JPS63292815A (en
Inventor
正美 増原
雄三 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP62128752A priority Critical patent/JPH0683026B2/en
Publication of JPS63292815A publication Critical patent/JPS63292815A/en
Publication of JPH0683026B2 publication Critical patent/JPH0683026B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は電子機器に関するものである。DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application The present invention relates to an electronic device.

(ロ)従来の技術 従来、分周器の分周比を可変して掃引動作を行うシンセ
サイザー受信機の如き電子機器は公知である。
(B) Conventional Technology Conventionally, an electronic device such as a synthesizer receiver that performs a sweep operation by changing a frequency division ratio of a frequency divider is known.

此種シンセサイザー受信機は、一般に第3図に示す如く
構成されている。
This type of synthesizer receiver is generally constructed as shown in FIG.

第3図において、(1)はアンテナ、(2)はアンテナ
(1)からの高周波信号を選択増幅する高周波増幅回
路、(3)はPLL回路よりなる局部発振回路で、電圧制
御発振回路(VCO)(4)と、このVCO(4)からの発振
信号をN分周(Nは整数)するプログラマブル分周器
(5)と、このプログラマブル分周器(5)にて分周さ
れた信号と基準発振器(6)からの発振信号とを比較す
る位相比較器(7)と、この位相比較器(7)からの位
相差信号を直流電圧に変換し、VCO(4)へ制御電圧と
して供給するフィルタ回路(8)とより構成されてい
る。(9)は高周波増幅回路(2)からの高周波信号と
局部発振回路(3)からの発振信号とを混合し、中間周
波信号に変換する混合回路、(10)は中間周波信号を増
幅する中間周波増幅回路、(11)は検波回路、(12)は
検波出力信号(コンポジット信号)から左右ステレオ信
号を復調するステレオ復調回路、(13)(14)は左右ス
テレオ信号線路に配設された低周波増幅回路、(15)
(16)は低周波増幅回路(13)(14)にて夫々駆動され
るスピーカ、(17)は所定レベル以上の信号が受信され
た際、検出信号(So)を出力する信号検出回路、(18)
はすくなくともプログラマブル分周器(5)の分周比を
制御するコントローラ、(19)は信号検出回路(17)の
検出信号(So)が印加される検出信号入力端子である。
尚、コントローラ(18)は検出信号(So)印加時、掃引
停止モードに設定される。
In FIG. 3, (1) is an antenna, (2) is a high-frequency amplifier circuit that selectively amplifies the high-frequency signal from the antenna (1), and (3) is a local oscillator circuit composed of a PLL circuit, which is a voltage-controlled oscillator circuit (VCO). ) (4), a programmable frequency divider (5) that divides the oscillation signal from this VCO (4) by N (N is an integer), and a signal divided by this programmable frequency divider (5) A phase comparator (7) that compares the oscillation signal from the reference oscillator (6) and the phase difference signal from this phase comparator (7) is converted into a DC voltage and supplied to the VCO (4) as a control voltage. It is composed of a filter circuit (8). (9) is a mixing circuit for mixing the high frequency signal from the high frequency amplifier circuit (2) and the oscillation signal from the local oscillation circuit (3) and converting it to an intermediate frequency signal, and (10) is an intermediate circuit for amplifying the intermediate frequency signal. Frequency amplification circuit, (11) detection circuit, (12) stereo demodulation circuit that demodulates the left and right stereo signals from the detection output signal (composite signal), (13) and (14) are low-level stereo signal lines. Frequency amplifier circuit, (15)
(16) is a speaker driven by each of the low-frequency amplifier circuits (13) and (14), (17) is a signal detection circuit that outputs a detection signal (So) when a signal of a predetermined level or more is received, ( 18)
A controller for controlling the frequency division ratio of at least the programmable frequency divider (5), and a detection signal input terminal (19) to which the detection signal (So) of the signal detection circuit (17) is applied.
The controller (18) is set to the sweep stop mode when the detection signal (So) is applied.

(ハ)発明が解決しようとする問題点 此種シンセサイザー受信機では、停電時にマイクロコン
ピュータよりなるコントローラを低消費電力状態(即ち
バックアップ状態)に設定し、外付の大容量コンデンサ
にてコントローラ内部に格納された選局データを保持す
るようになされている。
(C) Problems to be solved by the invention In this type of synthesizer receiver, the controller composed of a microcomputer is set to a low power consumption state (that is, a backup state) at the time of a power failure, and the external large-capacity capacitor is provided inside the controller. It holds the stored tuning data.

ところで、コントローラのバックアップ状態への設定
は、一般にコントローラの停電検出用端子への信号供給
に基づいてなされているが、該端子は停電時のみしか必
要でないため、斯様に専用の端子を設けることは端子の
有効利用という点から考えると非効率的なものであっ
た。
By the way, the setting of the controller to the backup state is generally made based on the signal supply to the power failure detection terminal of the controller, but since the terminal is required only during a power failure, a dedicated terminal should be provided in this way. Was inefficient in terms of effective use of terminals.

(ニ)問題点を解決するための手段 上記の問題点に鑑み、電源スイッチを介して動作電源が
供給される電源入力端子、通電時のステレオ受信状態及
び停電時にLレベル(又はHレベル)となり通電時のス
テレオ非受信状態でHレベル(又はLレベル)となる信
号出力端子をそれぞれ備え、機器の動作を実行するため
の回路と、バックアップ電源入力端子、前記動作電源か
らの電圧が電源スイッチを介して供給されるインヒビッ
ト端子、前記回路の信号出力端子からの信号及びバック
アップ電源からの電圧が供給される信号入力端子とを備
えたコントローラとを有する電子機器であって、前記コ
ントローラのインヒビット端子に供給される信号の状態
及び前記回路から前記コントローラの信号入力端子へ供
給される信号の状態に基づいて前記コントローラをバッ
クアップ状態に設定するようにしたことを特徴とする電
子機器を提供するものである。
(D) Means for Solving Problems In view of the above problems, a power input terminal to which operating power is supplied via a power switch, a stereo reception state when energized, and an L level (or H level) at power failure Each circuit has a signal output terminal that becomes H level (or L level) in a stereo non-reception state when energized, and a circuit for executing the operation of the device, a backup power input terminal, and a voltage from the operation power supply function as a power switch. An inhibit terminal supplied through the controller, a controller having a signal input terminal to which a signal from a signal output terminal of the circuit and a voltage from a backup power source are supplied, and an inhibit terminal of the controller. Based on the state of the signal supplied and the state of the signal supplied from the circuit to the signal input terminal of the controller, An electronic device characterized in that the controller is set to a backup state.

(ホ)作 用 本発明に依れば、機器の動作を実行するための回路から
供給される信号、例えばステレオ表示信号に基づいて停
電か否かを判定し、停電状態であると判定された場合に
は、コントローラをバックアップ状態に設定する。
(E) Operation According to the present invention, it is determined whether there is a power failure based on a signal supplied from a circuit for executing the operation of the device, for example, a stereo display signal, and it is determined that the power is in a power failure state. If so, set the controller to backup state.

(ヘ)実施例 第1図は本発明の一実施例を示す図である。図におい
て、(20)はコントローラ、(21)はコントローラ(2
0)のステレオ表示信号入力端子、(22)はインヒビッ
ト端子で、該端子に印加される信号がLレベルのとき、
コントローラ(20)はインヒビット状態に設定される。
(23)はバックアップ電源入力端子、(24)は受信部
(25)に備えられたステレオ復調回路で、ステレオ表示
信号出力端子(26)がコントローラ(20)のステレオ表
示信号入力端子(21)に、電源入力端子(27)が電源線
路(28)に夫々接続されている。(29)は電源スイッ
チ、(30)はバックアップ用の大容量コンデンサ、(3
1)は逆流防止用ダイオード、(32)(33)はインヒビ
ット端子(22)のバイアス用抵抗、(34)はステレオ表
示信号入力端子(21)のバイアス用抵抗である。尚、電
源(+B2)はバックアップ電源である 次に、第2図のフローチャートを参照して動作について
説明する。
(F) Embodiment FIG. 1 shows an embodiment of the present invention. In the figure, (20) is a controller, (21) is a controller (2
0) stereo display signal input terminal, (22) inhibit terminal, when the signal applied to this terminal is L level,
The controller (20) is set to the inhibit state.
(23) is a backup power input terminal, (24) is a stereo demodulation circuit provided in the receiving section (25), and the stereo display signal output terminal (26) is connected to the stereo display signal input terminal (21) of the controller (20). , The power input terminals (27) are connected to the power line (28), respectively. (29) is a power switch, (30) is a large-capacity capacitor for backup, (3
Reference numeral 1 is a backflow prevention diode, (32) and (33) are bias resistors for the inhibit terminal (22), and (34) is a bias resistor for the stereo display signal input terminal (21). The power source (+ B2) is a backup power source. Next, the operation will be described with reference to the flowchart of FIG.

電源スイッチ(29)がオフされ、コントローラ(20)の
インヒビット端子(22)への入力がLレベルになると、
コントローラ(20)はstep2において時間t1(例えば1
秒)の待機後、ステレオ表示信号入力端子(21)に供給
されるステレオ表示信号の状態を判定する(step3)。
When the power switch (29) is turned off and the input to the inhibit terminal (22) of the controller (20) becomes L level,
The controller (20) controls the time t1 (eg 1
Second), the state of the stereo display signal supplied to the stereo display signal input terminal (21) is judged (step 3).

即ち、電源スイッチ(29)のオフにより、ステレオ復調
回路(24)が不動作となり、ステレオ表示信号は出力さ
れないが、このとき停電状態になければ、バックアップ
電源(+B2)が抵抗(34)を介してコントローラ(20)
のステレオ表示信号入力端子(21)に供給されるため、
上述の動作を繰返えす。尚、斯る動作時、電源スイッチ
(29)がオンされ、インヒビット端子(22)への入力が
Hレベルとなった場合には、コントローラ(20)は通常
のラジオ動作状態に設定される。
That is, when the power switch (29) is turned off, the stereo demodulation circuit (24) does not operate and the stereo display signal is not output. However, if there is no power failure at this time, the backup power supply (+ B2) passes through the resistor (34). Controller (20)
Since it is supplied to the stereo display signal input terminal (21) of
The above operation is repeated. During such operation, when the power switch (29) is turned on and the input to the inhibit terminal (22) becomes H level, the controller (20) is set to the normal radio operating state.

一方、停電状態にあれば、コントローラ(20)のステレ
オ表示信号入力端子(21)への入力はLレベル(第1の
所定レベル)となるため、step4へ進み、時計回路(図
示せず)が時間t2(例えば1分間)を計時したか否かが
判定され、計時されてなければ、次いでstep5において
インヒビット端子(22)への入力がHレベルか否かが判
定される。
On the other hand, if there is a power failure, the input to the stereo display signal input terminal (21) of the controller (20) is at L level (first predetermined level), so the process proceeds to step 4 and the clock circuit (not shown) It is determined whether or not the time t2 (for example, one minute) is timed. If not, then in step 5, it is determined whether or not the input to the inhibit terminal (22) is at the H level.

そして、このときインヒビット端子(22)への入力がH
レベルに反転していれば、初期状態に復帰し、Lレベル
を継続していれば、step4へ戻り、再度計時回路が時間t
2を計時したか否かが判定される。
At this time, the input to the inhibit terminal (22) is H
If it is inverted to the level, it returns to the initial state, and if it is kept at the L level, it returns to step 4, and the time counting circuit restarts the time t.
It is determined whether or not 2 is timed.

また、計時回路にて時間t2が計時された場合には、コン
トローラ(20)はバックアップ状態に設定される。
Further, when the time t2 is timed by the time counting circuit, the controller (20) is set to the backup state.

尚、step2における時間t1の待機は、ステレオ復調回路
(24)がステレオ受信中であることを示すステレオ表示
信号(Lレベル)(第1の所定レベル)を出力している
際に、電源スイッチ(29)がオフされた場合に誤動作す
るのを防止するためのものである。
The standby at time t1 in step 2 is when the stereo demodulation circuit (24) outputs the stereo display signal (L level) (first predetermined level) indicating that stereo reception is in progress, This is to prevent malfunction if 29) is turned off.

上記実施例では、ステレオ表示信号を用いて停電状態の
検出を行う場合について説明したが、例えばキャリアレ
ベルを示す信号を用いて検出するようにしても良い。
In the above embodiment, the case where the power failure state is detected using the stereo display signal has been described, but it may be detected using, for example, a signal indicating the carrier level.

また、時計付チューナにも適用することが出来、その場
合step3においてステレオ表示信号入力端子(21)への
入力がHレベル(第2所定レベル)であると判定された
とき、時計動作状態に設定するようにすれば良い。更
に、受信機だけでなく他の電子機器にも適用することが
出来る。
It can also be applied to a tuner with a clock, in which case the clock operating state is set when it is determined in step 3 that the input to the stereo display signal input terminal (21) is at the H level (second predetermined level). It should be done. Furthermore, it can be applied not only to the receiver but also to other electronic devices.

(ト)発明の効果 本発明に依れば、機器の動作を実行するための回路と、
この回路の動作を制御するためのコントローラとを備え
た電子機器であって、前記回路からコントローラへ供給
される信号の状態に基づいて前記コントローラをバック
アップ状態に設定するようにしたので、格別に停電検出
用端子をコントローラに設けることなく、停電状態を確
実に検出することが出来る。
(G) Effect of the Invention According to the present invention, a circuit for executing the operation of the device,
An electronic device including a controller for controlling the operation of this circuit, wherein the controller is set to a backup state based on the state of a signal supplied from the circuit to the controller, so that a power failure is exceptional. It is possible to reliably detect a power failure state without providing a detection terminal on the controller.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を示す図、第2図はフローチ
ャート図、第3図は一般的なシンセサイザー受信機の構
成を示す図である。 (20)……コントローラ、(21)……ステレオ表示信号
入力端子、(22)……インヒビット端子、(24)……ス
テレオ復調回路、(29)……電源スイッチ。
FIG. 1 is a diagram showing an embodiment of the present invention, FIG. 2 is a flow chart diagram, and FIG. 3 is a diagram showing a configuration of a general synthesizer receiver. (20): Controller, (21): Stereo display signal input terminal, (22): Inhibit terminal, (24): Stereo demodulation circuit, (29): Power switch.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】電源スイッチを介して動作電源が供給され
る電源入力端子、通電時のステレオ受信状態及び停電時
にLレベル(又はHレベル)となり通電時のステレオ非
受信状態でHレベル(又はLレベル)となる信号出力端
子をそれぞれ備え、機器の動作を実行するための回路
と、バックアップ電源入力端子、前記動作電源からの電
圧が電源スイッチを介して供給されるインヒビット端
子、前記回路の信号出力端子からの信号及びバックアッ
プ電源からの電圧が供給される信号入力端子とを備えた
コントローラとを有する電子機器であって、前記コント
ローラのインヒビット端子に供給される信号の状態及び
前記回路から前記コントローラの信号入力端子へ供給さ
れる信号の状態に基づいて前記コントローラをバックア
ップ状態に設定するようにしたことを特徴とする電子機
器。
1. A power input terminal to which operating power is supplied via a power switch, a stereo reception state when energized, and an L level (or H level) when a power failure occurs, and an H level (or L level) in a stereo non-reception state when energized. Circuit) for executing the operation of the device, a backup power supply input terminal, an inhibit terminal to which the voltage from the operating power supply is supplied through a power switch, and a signal output of the circuit. An electronic device comprising a controller having a signal input terminal to which a signal from a terminal and a voltage from a backup power source are supplied, the state of a signal supplied to an inhibit terminal of the controller, and the controller from the circuit. Set the controller to the backup state based on the state of the signal supplied to the signal input terminal. An electronic apparatus characterized in that the.
JP62128752A 1987-05-26 1987-05-26 Electronics Expired - Fee Related JPH0683026B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62128752A JPH0683026B2 (en) 1987-05-26 1987-05-26 Electronics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62128752A JPH0683026B2 (en) 1987-05-26 1987-05-26 Electronics

Publications (2)

Publication Number Publication Date
JPS63292815A JPS63292815A (en) 1988-11-30
JPH0683026B2 true JPH0683026B2 (en) 1994-10-19

Family

ID=14992587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62128752A Expired - Fee Related JPH0683026B2 (en) 1987-05-26 1987-05-26 Electronics

Country Status (1)

Country Link
JP (1) JPH0683026B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6188652A (en) * 1984-10-05 1986-05-06 Fujitsu Ltd Power supply system of telephone terminal

Also Published As

Publication number Publication date
JPS63292815A (en) 1988-11-30

Similar Documents

Publication Publication Date Title
EP0316879B1 (en) Radio with broad band automatic gain control circuit
JP3146673B2 (en) FSK receiver
EP0028100B1 (en) Tuning control apparatus for a receiver
US6154097A (en) PLL oscillating circuit including oscillating circuit with mutual conductance controlled
EP0536745B1 (en) Power supply controller and frequency synthesizer using the same
EP0303715B1 (en) Receiver
JP2993512B2 (en) Receiving machine
JPS61251313A (en) Electronic tuning type fm receiver
US20050277401A1 (en) Heterodyne receiver and communication system
JPH0683026B2 (en) Electronics
JP3073670B2 (en) Intermittent reception receiver
JPH09186587A (en) Pll circuit
JPS6032369B2 (en) multiband radio receiver
US6728521B1 (en) Phase locked device with reduced electrical consumption
JPS6016718A (en) Digital type electronic tuning system
KR100206551B1 (en) 10hz identification ton decoder
JP2000184309A (en) Automatic fine-tuning control voltage generating circuit
JP2827307B2 (en) PLL receiver
JP2897264B2 (en) Tuner
JPS587721Y2 (en) synthesizer receiver
JP3101477B2 (en) PLL integrated circuit
WO1995010880A1 (en) Adaptive bandwidth controlled frequency synthesizer
JPH08307256A (en) Pll circuit
JPS5920213B2 (en) stereo demodulation circuit
JPH11205169A (en) Receiver

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees