JP2827307B2 - PLL receiver - Google Patents

PLL receiver

Info

Publication number
JP2827307B2
JP2827307B2 JP20341189A JP20341189A JP2827307B2 JP 2827307 B2 JP2827307 B2 JP 2827307B2 JP 20341189 A JP20341189 A JP 20341189A JP 20341189 A JP20341189 A JP 20341189A JP 2827307 B2 JP2827307 B2 JP 2827307B2
Authority
JP
Japan
Prior art keywords
voltage
frequency
low
pass filter
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20341189A
Other languages
Japanese (ja)
Other versions
JPH0368223A (en
Inventor
隆行 島村
清彦 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP20341189A priority Critical patent/JP2827307B2/en
Publication of JPH0368223A publication Critical patent/JPH0368223A/en
Application granted granted Critical
Publication of JP2827307B2 publication Critical patent/JP2827307B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Superheterodyne Receivers (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、複数の受信帯を1つの受信回路で受信する
PLL受信機に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to receiving a plurality of reception bands with a single reception circuit.
It relates to a PLL receiver.

従来の技術 近年、PLL受信機は、周波数精度が良いことや希望受
信周波数をメモリーする事ができ使い勝手が非常に良
く、又電子制御できるため従来のバリコン方式からほと
んどの受信機器はこの方式に変わってきている。
Conventional technology In recent years, PLL receivers have very good frequency accuracy and can store the desired receiving frequency, so they are very easy to use and can be electronically controlled. Is coming.

以下図面を参照しながら、上述した従来のPLL受信機
の一例について説明する。第2図,第3図は従来のPLL
受信機の回路図及び同調周波数対バリキャップダイオー
ド電圧を示すグラフである。第2図においては、1はRF
アンプ、2はミキサー、3はIFアンプであり、受信した
高周波信号を低周波信号に変換する。4はオーディオア
ンプであり低周波数信号を増幅する。5はスピーカで低
周波信号を音に変換する。6は局部発振器である。7,8
はコイルである。9はバリキャップダイオードであり7,
8のコイルと共振回路とからなり6の局部発振器で局部
発振する。10はダイオードであり11はコンデンサで、10
のダイオードに電圧を印加する事によりコイル8をショ
ートさせ受信帯を切換える。12は局部発振回路であり上
記受信帯を切換える発振回路を言う。13は分周器で上記
局部発振回路で発振した周波数を分周する。14は基準発
振器でPLL受信機の基準周波数を発振させる。15は位相
比較器で上記分周器13の出力と基準発振器14の出力との
位相差を検出し位相差出力を出力する。16,17はトラン
ジスタ、18は抵抗、19はコンデンサで、20は抵抗でロー
パスフィルター21を構成している。22は制御用コントロ
ーラで13の分周器の分周比と12の局部発振回路の受信帯
を切換える。
Hereinafter, an example of the above-described conventional PLL receiver will be described with reference to the drawings. Figures 2 and 3 show conventional PLLs
FIG. 3 is a circuit diagram of a receiver and a graph showing tuning frequency versus varicap diode voltage. In FIG. 2, 1 is RF
An amplifier 2, a mixer 3, and an IF amplifier 3 convert a received high-frequency signal into a low-frequency signal. An audio amplifier 4 amplifies a low frequency signal. A speaker 5 converts a low-frequency signal into a sound. 6 is a local oscillator. 7,8
Is a coil. 9 is a varicap diode,
It is composed of eight coils and a resonance circuit and is locally oscillated by six local oscillators. 10 is a diode, 11 is a capacitor, 10
By applying a voltage to the diode, the coil 8 is short-circuited and the receiving band is switched. Reference numeral 12 denotes a local oscillation circuit which switches the reception band. A frequency divider 13 divides the frequency oscillated by the local oscillation circuit. A reference oscillator 14 oscillates a reference frequency of the PLL receiver. A phase comparator 15 detects a phase difference between the output of the frequency divider 13 and the output of the reference oscillator 14, and outputs a phase difference output. 16 and 17 are transistors, 18 is a resistor, 19 is a capacitor, and 20 is a resistor, constituting a low-pass filter 21. Reference numeral 22 denotes a controller for switching the frequency division ratio of the frequency divider 13 and the reception band of the local oscillator 12.

以上のように構成されたPLL受信機について以下動作
について説明する。まず、RFアンプ1で増幅された高周
波信号は、2のミキサーに入力され後述する12の局部発
振回路の周波数との差によってIF信号に変換される。IF
信号に変換された信号はIFアンプ3で増幅され低周波信
号に変換される。次に、4のオーディオアンプで増幅さ
れる5のスピーカで音に変換される。次に受信周波数を
決める局部発振回路12について説明すると、まず、ダイ
オード10に電圧が制御用コントローラ22より印加されて
いない第1の受信帯時は、局部発振器6に接続された7,
8の直接接続されたコイルのインダクタンスとそのコイ
ル7,8に並列接続されたバリキャップダイオード9の容
量で並列共振回路となり発振する。その周波数はバリキ
ャップダイオード9に印加される電圧で決まる。
The operation of the PLL receiver configured as described above will be described below. First, the high-frequency signal amplified by the RF amplifier 1 is input to a mixer 2 and converted into an IF signal by a difference from a frequency of 12 local oscillation circuits described later. IF
The signal converted into a signal is amplified by the IF amplifier 3 and converted into a low-frequency signal. Next, it is converted into sound by five speakers amplified by the four audio amplifiers. Next, the local oscillation circuit 12 that determines the reception frequency will be described. First, in the first reception band in which the voltage is not applied to the diode 10 from the control controller 22, the local oscillation circuit 7 connected to the local oscillator 6 is used.
A parallel resonance circuit is oscillated by the inductance of the directly connected coil 8 and the capacitance of the varicap diode 9 connected in parallel to the coils 7, 8. The frequency is determined by the voltage applied to the varicap diode 9.

次に上記周波数を希望の受信周波数に決定するシステ
ムについて説明する。12の局部発振回路で発振した信号
は、制御用コントローラ22で受信周波数に対応した分周
器13の分周比を設定し分周される。分周された信号は位
相比較器15に入力され基準発振器14の周波数と比較し位
相差出力を出力する。その信号は、トランジスター16,1
7のダーリントン接続されたローパスフィルター21に入
力される。このローパスフィルターのカットオフ周波数
はコンデンサ19,抵抗20の時定数で決定され位相差信号
を直流電圧に変換する。その変換された直流電圧は、バ
リキャップダイオード9にフィードバックがかかり発振
周波数を希望周波数に固定される。この第1の受信帯時
は、制御用コントローラ22にて76MHzから108MHzまでコ
ントロールする事ができ第3図ののグラフの様に1V〜
6.5Vまでバリキャップダイオード電圧が変化する。
Next, a system for determining the above-mentioned frequency to a desired reception frequency will be described. The signal oscillated by the 12 local oscillation circuits is divided by the control controller 22 by setting the division ratio of the divider 13 corresponding to the reception frequency. The frequency-divided signal is input to the phase comparator 15 and compared with the frequency of the reference oscillator 14 to output a phase difference output. Its signal is the transistor 16,1
7 is input to the low-pass filter 21 connected to Darlington. The cutoff frequency of this low-pass filter is determined by the time constant of the capacitor 19 and the resistor 20, and converts the phase difference signal into a DC voltage. The converted DC voltage is fed back to the varicap diode 9 to fix the oscillation frequency to a desired frequency. In the first receiving band, the control controller 22 can control the frequency from 76 MHz to 108 MHz, and as shown in the graph of FIG.
The varicap diode voltage changes up to 6.5V.

次に制御用コントローラ22よりダイオード10に受信帯
切換電圧を印加した第2の受信帯時について説明する。
ダイオード10に電圧が印加されるとコイル8を通じ電流
が流れる。これによりダイオード10はショート状態とな
りコンデンサ11を通じコイル8は交流的にショートされ
る。すなわち局部発振回路12の発振周波数は、コイル7
とバリキャップダイオード9との並列共振回路となり第
1の受信帯時よりもインダクタンスが減り発振周波数が
高くなり第2の受信帯を選択する事ができる。以下動作
説明は、第1の受信帯と同様のため省略するが、この第
2の受信帯は第3図ののグラフの様に175MHz〜220MHz
までを受信しその時のバリキャップダイオード電圧は3V
〜7Vである。
Next, a description will be given of the case of the second reception band in which the reception controller 10 applies the reception band switching voltage to the diode 10.
When a voltage is applied to the diode 10, a current flows through the coil 8. As a result, the diode 10 is short-circuited, and the coil 8 is short-circuited in an alternating manner through the capacitor 11. That is, the oscillation frequency of the local oscillation circuit 12 is
And a varicap diode 9 and a parallel resonance circuit, the inductance is lower than in the first reception band, the oscillation frequency is higher, and the second reception band can be selected. Hereinafter, the description of the operation will be omitted because it is the same as that of the first reception band, but this second reception band is 175 MHz to 220 MHz as shown in the graph of FIG.
Until the varicap diode voltage is 3V
~ 7V.

この様に、バリキャップダイオード電圧を変化させ同
調周波数を変化させるわけであるが、このバリキャップ
ダイオード電圧の設計上のポイントとして同調電圧をル
ープフィルター21の最低電圧と最高電圧内で設計しなけ
ればならない。
As described above, the tuning frequency is changed by changing the varicap diode voltage.As a design point of the varicap diode voltage, the tuning voltage must be designed within the minimum voltage and the maximum voltage of the loop filter 21. No.

この構成の場合最低電圧はトランジスタ17のVCEとト
ランジスタ18のVBE電圧の和となり約0.7V程度となり、
第2図のグラフのa点となる。最高電圧はループフィ
ルター21に印加するVCCで決定され本例では第3図のグ
ラフのc点8.5Vとなり同調電圧をカバーしている事が
わかる。
In this configuration, the minimum voltage is the sum of the V CE voltage of the transistor 17 and the V BE voltage of the transistor 18 and is about 0.7 V,
This is point a in the graph of FIG. The maximum voltage is determined by V CC applied to the loop filter 21, and in this example, it becomes 8.5V at the point c in the graph of FIG. 3, which indicates that the tuning voltage is covered.

発明が解決しようとする課題 しかしながら上記のような構成では、第2の受信帯を
受信した時発振回路のコイル成分が少なくバリキャップ
ダイオード9の容量が大きくなりQがさがる。かつダイ
オード10,コンデンサ11が共振回路ループの内に入りダ
ンプする様になりさらにQがさがり発振しにくい条件と
なる。この様な状態で受信帯を切換えた時等ループフィ
ルター21出力電圧が最低電圧まで低下するとバリキャッ
プダイオード9の容量が非常に大きくなりQがさがり発
振停止する場合がある。この状態になると位相然を比較
する信号がなくなる二度と希望周波数にもどす事ができ
なくなる場合がよくあるという品質的問題点を有してい
た。
However, in the above configuration, when the second reception band is received, the coil component of the oscillation circuit is small, the capacity of the varicap diode 9 is large, and Q is reduced. In addition, the diode 10 and the capacitor 11 enter into the resonance circuit loop and are dumped, so that the Q is further reduced and the oscillation is hardly performed. When the reception band is switched in such a state, if the output voltage of the loop filter 21 drops to the minimum voltage, the capacity of the varicap diode 9 becomes extremely large, the Q value decreases, and oscillation may stop. In this state, there is a quality problem that it is often impossible to return to the desired frequency again, when there is no signal for comparing the phases.

本発明は上記問題点に鑑み、発振回路のQ低下を少な
くし発振停止による受信不可能になるという品質問題を
なくしたPLL受信機を提供するものである。
The present invention has been made in view of the above problems, and provides a PLL receiver in which a decrease in Q of an oscillation circuit is reduced and a quality problem that reception becomes impossible due to oscillation stop is eliminated.

課題を解決するための手段 上記問題点を解決するために本発明のPLL受信機は、
ループフィルターの接地端子に定電圧素子を挿入しその
定電圧素子と並列されたスイッチング回路を設け、制御
用コントローラによって局部発振回路の切換と同期して
上記スイッチング回路をスイッチングするという構成を
備えたものである。
Means for Solving the Problems To solve the above problems, the PLL receiver of the present invention is:
A switching circuit in which a constant voltage element is inserted into a ground terminal of a loop filter and a switching circuit is provided in parallel with the constant voltage element, and the switching circuit is switched by a control controller in synchronization with switching of a local oscillation circuit. It is.

作用 本発明は上記した構成によって、ループフィルターの
接地端子に定電圧素子が入るためループフィルターの最
低電圧が上昇しバリキャップダイオードに印加される電
圧が必要以上に低下しなくなり容量があまり大きくなら
ない、すなわち発振回路のQを必要以上に低下させなく
なることとなる。
Operation The present invention, with the above-described configuration, the constant voltage element enters the ground terminal of the loop filter, so that the minimum voltage of the loop filter rises, the voltage applied to the varicap diode does not decrease unnecessarily, and the capacity does not become too large. That is, the Q of the oscillation circuit is not reduced unnecessarily.

実施例 以下実施例の一実施例のPLL受信機について、図面を
参照しながら説明する。第1図は本発明のPLL受信機の
回路図を示すものであり、第3図は周波数対バリキャッ
プダイオード電圧を示すグラフである。第1図におい
て、1はRFアンプ、2はミキサー、3はIFアンプであ
り、受信した高周波信号を低周波信号に変換する。4は
オーディオアンプであり低周波信号を増幅する。5はス
ピーカで低周波信号を音に変換する。6は局部発振器で
ある。7,8はコイルである。9はバリキャップダイオー
ドであり7,8のコイルと共振回路とからなり6の局部発
振器で局部発振する。10はダイオードであり、11はコン
デンサで、10のダイオードに電圧を印加する事によりコ
イル8をショートさせ受信帯を切換える。12は局部発振
回路であり上記受信帯を切換える発振回路を言う。13は
分周器で上記発振回路で発振した周波数を分周する。14
は基準発振器でPLL受信機の基準周波数を発振させる。1
5は位相比較器で上記分周器13の出力と基準発振器14の
出力との位相差を検出し位相差出力を出力する。16,17
はトランジスタ、18は抵抗、19はコンデンサで、20は抵
抗でローパスフィルター21を構成している。25はローパ
スフィルターの接地端子である。26は定電圧素子で上記
ローパスフィルターの接地端子と接地間に接続されてい
る。27はトランジスタで26の定電圧素子と並列に接続さ
れておりスイッチング回路を構成している。22は制御用
コントローラで13の分周器の分周比と12の局部発振回路
の受信帯の切換えと上記スイッチング回路をスイッチン
グする制御を行う。
Embodiment Hereinafter, a PLL receiver according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram of a PLL receiver according to the present invention, and FIG. 3 is a graph showing frequency versus varicap diode voltage. In FIG. 1, 1 is an RF amplifier, 2 is a mixer, and 3 is an IF amplifier, which converts a received high-frequency signal into a low-frequency signal. An audio amplifier 4 amplifies a low frequency signal. A speaker 5 converts a low-frequency signal into a sound. 6 is a local oscillator. 7, 8 are coils. Reference numeral 9 denotes a varicap diode, which includes coils 7 and 8 and a resonance circuit, and locally oscillates with a local oscillator 6. Reference numeral 10 denotes a diode, and reference numeral 11 denotes a capacitor. When a voltage is applied to the diode 10, the coil 8 is short-circuited to switch the receiving band. Reference numeral 12 denotes a local oscillation circuit which switches the reception band. A frequency divider 13 divides the frequency oscillated by the oscillation circuit. 14
Causes a reference oscillator of a PLL receiver to oscillate. 1
Reference numeral 5 denotes a phase comparator which detects a phase difference between the output of the frequency divider 13 and the output of the reference oscillator 14, and outputs a phase difference output. 16,17
Is a transistor, 18 is a resistor, 19 is a capacitor, and 20 is a resistor, constituting a low-pass filter 21. 25 is a ground terminal of the low-pass filter. A constant voltage element 26 is connected between the ground terminal of the low-pass filter and the ground. A transistor 27 is connected in parallel with the constant voltage element 26 to form a switching circuit. Reference numeral 22 denotes a control controller for switching the frequency division ratio of the frequency divider 13 and the reception band of the local oscillator 12 and controlling the switching of the switching circuit.

以上のように構成されたPLL受信機について以下動作
について説明する。まずRFアンプ1で増幅された高周波
信号は、2のミキサーに入力され後述する12の局部発振
回路の周波数との差によってIF信号に変換される。IF信
号に変換された信号はIFアンプ3で増幅され低周波信号
に変換される。次に、4のオーディオアンプで増幅され
5のスピーカで音に変換される。次に受信周波数を決め
る局部発振回路12について説明すると、まず、ダイオー
ド10に電圧が制御用コントローラ22より印加されていな
い第1の受信帯時は、局部発振器6に接続された7,8の
直列接続されたコイルのインダクタンスとそのコイル7,
8に並列接続されたバリキャップダイオード9の容量で
並列共振回路となり発振する。その周波数はバリキャッ
プダイオード9に印加される電圧で決まる。
The operation of the PLL receiver configured as described above will be described below. First, the high-frequency signal amplified by the RF amplifier 1 is input to a mixer 2 and converted into an IF signal by a difference from a frequency of a local oscillation circuit 12 described later. The signal converted into the IF signal is amplified by the IF amplifier 3 and converted into a low frequency signal. Next, it is amplified by the audio amplifier 4 and converted into sound by the speaker 5. Next, the local oscillation circuit 12 that determines the reception frequency will be described. First, in the first reception band in which no voltage is applied to the diode 10 from the control controller 22, the series connection of the 7, 8 connected to the local oscillator 6 is performed. The inductance of the connected coil and its coil 7,
A parallel resonance circuit is oscillated by the capacitance of the varicap diode 9 connected in parallel to 8. The frequency is determined by the voltage applied to the varicap diode 9.

次に上記周波数を希望の周波数に決定するシステムに
ついて説明する。12の局部発振回路で発振した信号は、
制御用コントローラ22で受信周波数に対応した分周器13
の分周比を設定し分周される。その分周された信号は位
相比較器15に入力され基準発振器14の周波数と比較し位
相差出力を出力する。その信号は、トランジスタ16,17
のダーリントン接続されたローパスフィルター21に入力
される。このローパスフィルターのカットオフ周波数は
コンデンサ19,抵抗20の時定数で決定され位相差信号を
直流電圧に変換する。その変換された直流電圧は、バリ
キャップダイオード9にフィードバックがかかり発振周
波数を希望周波数に固定される。この第1の受信帯にお
いては、ローパスフィルターの接地端子25に接続された
トランジスタ27は、制御用コントローラ22からの電圧に
よりトランジスタ27のベースに電圧が印加されONしてい
る。このため定電圧素子26の電圧がトランジスタ27のV
CE電圧0.1V以下に固定されている。すなわち、ローパス
フィルター21の出力電圧は最低電圧は、トランジスタ16
のVBE電圧とトランジスタ17のVCE電圧とトランジスタ27
のVCE電圧の和となり0.7V程度で、最高電圧はローパス
フィルター21に印加されているVCC電圧8.5Vであり、第
2図のグラフの第1の受信帯の76MHz〜108MHz時の電
圧1V〜6.5Vをカバーする事ができる。
Next, a system for determining the above frequency to a desired frequency will be described. The signals oscillated by the 12 local oscillator circuits are
The frequency divider 13 corresponding to the reception frequency by the control controller 22
Is set and the frequency is divided. The frequency-divided signal is input to the phase comparator 15 and compared with the frequency of the reference oscillator 14 to output a phase difference output. The signal is applied to transistors 16, 17
Is input to the low-pass filter 21 connected to Darlington. The cutoff frequency of this low-pass filter is determined by the time constant of the capacitor 19 and the resistor 20, and converts the phase difference signal into a DC voltage. The converted DC voltage is fed back to the varicap diode 9 to fix the oscillation frequency to a desired frequency. In the first reception band, the voltage of the transistor 27 connected to the ground terminal 25 of the low-pass filter is applied to the base of the transistor 27 by the voltage from the control controller 22, and the transistor 27 is turned on. Therefore, the voltage of the constant voltage element 26 is
CE voltage is fixed to 0.1V or less. That is, the output voltage of the low-pass filter 21
V BE voltage of transistor 17 and V CE voltage of transistor 17 and transistor 27
In about 0.7V is the sum of V CE voltage, maximum voltage is V CC voltage 8.5V being applied to the low-pass filter 21, a voltage of 1V at 76MHz~108MHz the first reception band of the graph of Figure 2 Can cover up to 6.5V.

次に制御用コントローラ22よりダイオード10に受信帯
切換電圧を印加した第2の受信帯時について説明する。
ダイオード10の電圧が印加されるとコイル8を通じ電流
が流れる。これによりダイオード10はショート状態とな
りコンデンサ11を通じコイル8は交流的にショートされ
る。すなわち局部発振周波数回路12の発振周波数は、コ
イル7とバリキャップダイオード9との並列共振回路と
なり第1の受信帯得よりもインダクタンスが減り発振周
波数が高くなり第2の受信帯を選択する事ができる。以
下動作説明は、第1の受信帯と同様のため省略するが、
この第2の受信帯時は、制御用コントローラ22からトラ
ンジスタ27のスイッチング回路に電圧が印加されていな
くトランジスタ27はOFF状態にある。そのため、ローパ
スフィルター接地端子25に接続された定電圧素子26の電
圧がそのままローパスフィルター接地端子25と接地との
間に発生する。すなわちローパスフィルター21の出力電
圧は、最低電圧が定電圧素子26の電圧1.3Vとトランジス
タ16のVBE0.6Vとトランジスタ17のVCE0.1Vの和となり第
2図のグラフのb点の2Vと第1の受信帯時よりも高く
設定している。最高電圧はローパスフィルター21に印加
しているVCC電圧第2図のグラフのc点の8.5Vで決っ
ている。この様に、第2受信帯175MHz〜220MHzのバリキ
ャップダイオード電圧第3図のグラフのd点からe点
の3V〜7Vに対してカバーする事ができておりかつ、受信
するための最低必要電圧第3図のグラフのd点3Vから
必要以上に電圧を下げないローパスフィルター21の最低
必要電圧が定電圧素子26にて設定する事ができる。
Next, a description will be given of the case of the second reception band in which the reception controller 10 applies the reception band switching voltage to the diode 10.
When the voltage of the diode 10 is applied, a current flows through the coil 8. As a result, the diode 10 is short-circuited, and the coil 8 is short-circuited in an alternating manner through the capacitor 11. That is, the oscillation frequency of the local oscillation frequency circuit 12 becomes a parallel resonance circuit of the coil 7 and the varicap diode 9, and the inductance is lower than that of the first reception band, the oscillation frequency becomes higher, and the second reception band can be selected. it can. Hereinafter, the description of the operation is omitted because it is the same as that of the first reception band.
In the second reception band, no voltage is applied from the control controller 22 to the switching circuit of the transistor 27, and the transistor 27 is in the OFF state. Therefore, the voltage of the constant voltage element 26 connected to the low-pass filter ground terminal 25 is directly generated between the low-pass filter ground terminal 25 and the ground. That is, the output voltage of the low-pass filter 21 is the sum of the minimum voltage of 1.3 V of the constant voltage element 26, the V BE of 0.6 V of the transistor 16 and the V CE of 0.1 V of the transistor 17, and 2 V at the point b in the graph of FIG. It is set higher than in the first reception band. Maximum voltage is determined by 8.5V point c in the graph of V CC voltage second view are applied to low pass filter 21. As described above, the varicap diode voltage in the second reception band of 175 MHz to 220 MHz can cover the range from d to e in the graph of FIG. 3 from 3 V to 7 V, and the minimum required voltage for reception. The minimum required voltage of the low-pass filter 21 that does not lower the voltage more than necessary from the point d of 3 d in the graph of FIG. 3 can be set by the constant voltage element 26.

第1の受信帯の受信最低電圧に対し第2の受信帯の受
信最低電圧を高く設定しているのは、発振回路のバリキ
ャップダイオード9の容量をできるだけ小さくしコイル
7のインダクタンスを大きくとり発振回路のQをできる
だけ上げたいためである。
The reason why the lowest receiving voltage in the second receiving band is set higher than the lowest receiving voltage in the first receiving band is that the capacitance of the varicap diode 9 of the oscillation circuit is made as small as possible, the inductance of the coil 7 is made large, and oscillation is performed. This is because it is desired to increase the Q of the circuit as much as possible.

以上のように本実施例によれば、ローパスフィルター
の接地端子に定電圧素子を挿入し、その定電圧素子と並
列接続されたスイッチングトランジスタを設け、制御コ
ントローラによってダイオードをスイッチングさせ局部
発振回路の切換と同期して上記スイッチングトランジス
タをスイッチングする事により上記ローパスフィルター
の最低出力電圧を切換える様にした事により、各受信帯
の必要バリキャップダイオード最低電圧に最適なローパ
スフィルター最低出力電圧をそれぞれ設定する事ができ
る。そのため受信必要最低電圧に対し必要以上にローパ
スフィルターの最低出力電圧が低下しバリキャップダイ
オードの容量が非常に大きくなる局部発振回路のQを低
下させ発振停止するという問題を解決する事ができる。
As described above, according to the present embodiment, the constant voltage element is inserted into the ground terminal of the low-pass filter, the switching transistor connected in parallel with the constant voltage element is provided, and the diode is switched by the control controller to switch the local oscillation circuit. By switching the switching transistor in synchronization with the minimum output voltage of the low-pass filter by switching the switching transistor, the minimum output voltage of the low-pass filter that is optimal for the required varicap diode minimum voltage of each receiving band can be set. Can be. Therefore, it is possible to solve the problem that the minimum output voltage of the low-pass filter is reduced more than necessary with respect to the minimum voltage required for reception and the capacity of the varicap diode becomes very large, thereby reducing the Q of the local oscillation circuit and stopping the oscillation.

発明の効果 以上のように本発明は、ローパスフィルターの接地端
子に定電圧素子を挿入し、その定電圧素子と並列接続さ
れたスイッチング回路を設け、制御コントローラによっ
て局部発振回路の切換と同期して上記スイッチング回路
をスイッチングする事により上記ローパスフィルターの
最低出力電圧を切換える様にした事により、各受信帯の
必要バリキャップダイオード最低電圧に最適なローパス
フィルター最低出力電圧をそれぞれ設定する事ができ
る。そのため受信必要最低電圧に対し必要以上にローパ
スフィルターの最低出力電圧が低下した時バリキャップ
ダイオードの容量が非常に大きくなり局部発振回路のQ
を低下させ発振停止し位相比較器の入力信号がなくなり
位相差出力がなくなり二度と受信できなくなるという品
質問題を解決し品質を安定させる事ができる。
Effect of the Invention As described above, the present invention inserts a constant voltage element into the ground terminal of the low-pass filter, provides a switching circuit connected in parallel with the constant voltage element, and synchronizes with the switching of the local oscillation circuit by the controller. By switching the minimum output voltage of the low-pass filter by switching the switching circuit, it is possible to set the minimum output voltage of the low-pass filter optimal for the required varicap diode minimum voltage of each reception band. Therefore, when the minimum output voltage of the low-pass filter is reduced more than necessary with respect to the minimum voltage required for reception, the capacity of the varicap diode becomes very large and the Q of the local oscillation circuit
, The oscillation is stopped, the input signal of the phase comparator is lost, the output of the phase difference is lost, and the signal cannot be received again, so that the quality problem can be solved and the quality can be stabilized.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の実施例におけるPLL受信機の回路図、
第2図は従来のPLL受信機の回路図、第3図は同調周波
数対バリキャップダイオード電圧を示すグラフである。 1……RFアンプ、2……ミキサー、3……IFアンプ、4
……オーディオアンプ、5……スピーカ、6……局部発
振器、7,8……コイル、9……バリキャップダイオー
ド、10……ダイオード、11……コンデンサ、12……局部
発振回路、13……分周器、14……基準発振器、15……位
相比較器、16,17……トランジスタ、18,20……抵抗、19
……コンデンサ、21……ローパスフィルター、22……制
御用コントローラ、25……ローパスフィルター接地端
子、26……定電圧素子、27……トランジスタ。
FIG. 1 is a circuit diagram of a PLL receiver according to an embodiment of the present invention,
FIG. 2 is a circuit diagram of a conventional PLL receiver, and FIG. 3 is a graph showing tuning frequency versus varicap diode voltage. 1 ... RF amplifier, 2 ... Mixer, 3 ... IF amplifier, 4
... audio amplifier, 5 ... speaker, 6 ... local oscillator, 7, 8 ... coil, 9 ... varicap diode, 10 ... diode, 11 ... capacitor, 12 ... local oscillation circuit, 13 ... Frequency divider, 14 …… Reference oscillator, 15… Phase comparator, 16,17 …… Transistor, 18,20 …… Resistance, 19
... capacitor, 21 ... low-pass filter, 22 ... controller for control, 25 ... low-pass filter ground terminal, 26 ... constant voltage element, 27 ... transistor.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数の受信帯を切換えて発振させる事がで
きる局部発振回路と、制御用コントローラと、ローパス
フィルターを備えたPLL受信機であって、ローパスフィ
ルターの接地端子に定電圧素子を挿入し、その定電圧素
子と並列接続されたスイッチング回路を設け、上記制御
用コントローラによって上記局部発振回路の切換と同期
して上記スイッチング回路をスイッチングする事により
上記ローパスフィルターの最低出力電圧を切換える様に
した事を特徴としたPLL受信機。
1. A PLL receiver comprising a local oscillation circuit capable of switching a plurality of reception bands to oscillate, a control controller, and a low-pass filter, wherein a constant voltage element is inserted into a ground terminal of the low-pass filter. A switching circuit connected in parallel with the constant voltage element is provided, and the minimum output voltage of the low-pass filter is switched by switching the switching circuit in synchronization with the switching of the local oscillation circuit by the control controller. PLL receiver characterized by doing.
JP20341189A 1989-08-05 1989-08-05 PLL receiver Expired - Fee Related JP2827307B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20341189A JP2827307B2 (en) 1989-08-05 1989-08-05 PLL receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20341189A JP2827307B2 (en) 1989-08-05 1989-08-05 PLL receiver

Publications (2)

Publication Number Publication Date
JPH0368223A JPH0368223A (en) 1991-03-25
JP2827307B2 true JP2827307B2 (en) 1998-11-25

Family

ID=16473627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20341189A Expired - Fee Related JP2827307B2 (en) 1989-08-05 1989-08-05 PLL receiver

Country Status (1)

Country Link
JP (1) JP2827307B2 (en)

Also Published As

Publication number Publication date
JPH0368223A (en) 1991-03-25

Similar Documents

Publication Publication Date Title
US6806781B2 (en) Tuning circuit having electronically trimmed VCO
KR910003230B1 (en) Mujlti-band fm receiver for receiving fm broadcasting signals and tv broadcasting sound signals
EP0582390B1 (en) Dual mode phase-locked loop
JPS61251313A (en) Electronic tuning type fm receiver
JPS6349935B2 (en)
US7023249B1 (en) Phase locked loop with low phase noise and fast tune time
JP2827307B2 (en) PLL receiver
JP2007013898A (en) Pll frequency synthesizer, integrated circuit and communication apparatus using the same
JP2001320235A (en) Voltage controlled oscillator
US6590459B2 (en) Phase lock circuit
JPH06204805A (en) Tuner
JPH07202638A (en) Voltage controlled oscillator
EP0599505B1 (en) Tunable resonance circuit for a voltage controlled oscillator
JPH09186587A (en) Pll circuit
GB2173661A (en) Superheterodyne television tuner
JP2004056720A (en) Voltage controlled oscillator, high frequency receiver using the same, and high frequency transmitter
JPS627729B2 (en)
EP1271788A2 (en) Circuits for use in radio communications
JP4277154B2 (en) Voltage controlled oscillator and synthesizer receiver
EP1708500A2 (en) Receiver having no tracking error
JPH0156580B2 (en)
US20030231053A1 (en) Tunable filter circuit including a phase locked loop
JPH09321538A (en) Voltage controlled oscillator circuit
JPH0113466Y2 (en)
JPS602692Y2 (en) Band switching circuit of synthesizer type AM receiver

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees