JPH0682572B2 - Manufacturing method of multiple chip resistors - Google Patents
Manufacturing method of multiple chip resistorsInfo
- Publication number
- JPH0682572B2 JPH0682572B2 JP1086139A JP8613989A JPH0682572B2 JP H0682572 B2 JPH0682572 B2 JP H0682572B2 JP 1086139 A JP1086139 A JP 1086139A JP 8613989 A JP8613989 A JP 8613989A JP H0682572 B2 JPH0682572 B2 JP H0682572B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- trimming
- electrode
- electrodes
- multiple chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、多連チップ抵抗器の製造方法に関する。TECHNICAL FIELD The present invention relates to a method for manufacturing a multiple chip resistor.
〈従来の技術〉 従来から、多連チップ抵抗器として、第８図で示すよう
なものが知られている。この多連チップ抵抗器は、絶縁
基板１の表面上に形成された抵抗体２と、その両端に形
成された表面電極３および端面電極４とからなる複数の
抵抗単体Ｒを並列配置して一体構成したものであり、隣
り合う端面電極４間には絶縁用の凹部６が形成されてい
る。そして、このような多連チップ抵抗器は、以下のよ
うな手順で製造されるのが一般的となっている。<Prior Art> Conventionally, as shown in FIG. 8, a multiple chip resistor has been known. This multiple chip resistor is formed by arranging in parallel a plurality of resistor units R each including a resistor 2 formed on the surface of an insulating substrate 1 and surface electrodes 3 and end face electrodes 4 formed on both ends thereof. In this configuration, an insulating recess 6 is formed between adjacent end face electrodes 4. And such a multiple chip resistor is generally manufactured by the following procedures.
まず、所定ピッチで多数の貫通孔７が形成された絶縁基
板１を用意したうえ、第６図及び第７図で示すように、
この絶縁基板１の表面上に多数の表面電極３それぞれが
貫通孔７間に位置するようにして形成し、それぞれの表
面電極３間に跨がって抵抗体２を形成する。つぎに、こ
の絶縁基板１を横方向（図では、上下方向）に沿う複数
列おきに設定された縦分割線L1及び縦方向各列ごとに設
定された横分割線L2に沿って分割すると、貫通孔７の半
分が絶縁用凹部６となった抵抗体ブロックが得られる。
そして、この抵抗体ブロックの基板端面を電極ペースト
に押しつけると、凹部６で区切られた基板端面の突出部
に表面電極３と接続された端面電極４が形成され、第８
図で示すような多連チップ抵抗器として完成する。First, an insulating substrate 1 having a large number of through holes 7 formed at a predetermined pitch is prepared, and then, as shown in FIGS. 6 and 7,
A large number of surface electrodes 3 are formed on the surface of the insulating substrate 1 so as to be located between the through holes 7, and the resistor 2 is formed across the surface electrodes 3. Next, the insulating substrate 1 is divided along the vertical dividing line L 1 set for every plurality of columns along the horizontal direction (vertical direction in the figure) and the horizontal dividing line L 2 set for each vertical direction column. Then, a resistor block in which half of the through hole 7 is the insulating recess 6 is obtained.
Then, when the substrate end face of this resistor block is pressed against the electrode paste, the end face electrode 4 connected to the surface electrode 3 is formed on the protruding portion of the substrate end face partitioned by the recess 6, and the eighth electrode is formed.
Completed as a multiple chip resistor as shown in the figure.
ところで、この多連チップ抵抗器の製造方法において
は、絶縁基板１を抵抗体ブロックごとに分割するのに先
だって、抵抗単体Ｒごとの抵抗値がそれぞれ所要値とな
るように調整するため、抵抗体２に対するトリミング処
理を施している。そして、このトリミング処理に際して
は、対象となる抵抗体２の両端に接続された表面電極３
に抵抗値測定用接触子（図示していない）を当てた状態
で抵抗体２の抵抗値を測定しながら実施するようになっ
ている。By the way, in the method of manufacturing a multiple chip resistor, the resistance value of each resistor R is adjusted to a required value before dividing the insulating substrate 1 into resistor blocks. The trimming process for 2 is performed. In this trimming process, the surface electrodes 3 connected to both ends of the target resistor 2 are
It is designed to be carried out while measuring the resistance value of the resistor 2 with a resistance value measuring contactor (not shown) applied thereto.
〈発明が解決しようとする課題〉 ところで、前記多連チップ抵抗器の定格電力を大きくす
るためには、抵抗体２の表面積を大きくして放熱面積を
拡大する必要があるが、この抵抗体２の表面積を拡大す
るには表面電極３の面積を縮小しなければならない。し
かし、この表面電極３は前述したトリミング処理に際し
て抵抗値測定用接触子を当て付けるためのパッドとなる
ものであり、この表面電極３の面積をむやみに縮小する
ことはできない。したがって、従来の製造方法では、表
面電極３の面積を確保する必要がることから、抵抗体２
の表面積を拡大すことができず、結果として多連チップ
抵抗器の定格電力を大きくすることが困難となってい
た。<Problems to be Solved by the Invention> By the way, in order to increase the rated power of the multiple chip resistor, it is necessary to increase the surface area of the resistor 2 to expand the heat dissipation area. To increase the surface area of the surface electrode 3, the area of the surface electrode 3 must be reduced. However, the surface electrode 3 serves as a pad to which the contact for measuring the resistance value is applied during the trimming process described above, and the area of the surface electrode 3 cannot be unnecessarily reduced. Therefore, in the conventional manufacturing method, since it is necessary to secure the area of the surface electrode 3, the resistor 2
However, it was difficult to increase the rated power of the multiple chip resistor as a result.
本発明は、このような現状に鑑みて創案されたものであ
って、抵抗値測定用接触子が当てつけられる表面電極の
面積を確保しながらも、抵抗体の表面積を拡大して定格
電力を大きくすることができる多連チップ抵抗器の製造
方法を提供することを目的としている。The present invention was devised in view of such a current situation, and while securing the area of the surface electrode to which the contact for resistance measurement is applied, the surface area of the resistor is expanded to increase the rated power. It is an object of the present invention to provide a method of manufacturing a multiple chip resistor that can be manufactured.
〈課題を解決するための手段〉 本発明に係る多連チップ抵抗器の製造方法は、絶縁基板
上の縦横方向に沿って並列形成された多数の抵抗体それ
ぞれの縦方向に沿う両端を表面電極によって接続すると
ともに、この表面電極に連なるトリミング用電極を抵抗
体の横方向に沿う中間スペースに形成し、これらのトリ
ミング用電極を用いて抵抗体それぞれのトリミング処理
を施したのち、横方向に配置された複数の抵抗体からな
る抵抗体ブロックを表面電極上に設定された分割線ごと
に沿って分割し、この抵抗体ブロックのトリミング用電
極が形成された部分を凹入除去して絶縁用凹部を形成す
るものである。<Means for Solving the Problems> A method of manufacturing a multiple chip resistor according to the present invention is a method in which a plurality of resistors formed in parallel along the vertical and horizontal directions on an insulating substrate have surface electrodes on both ends in the vertical direction. The trimming electrode connected to the surface electrode is formed in the intermediate space along the lateral direction of the resistor, and the trimming electrode is trimmed using these trimming electrodes and then arranged in the lateral direction. A resistor block made up of a plurality of resistors is divided along the dividing line set on the surface electrode, and the portion of the resistor block on which the trimming electrode is formed is dented and removed to form an insulating recess. Is formed.
〈作用〉 上記方法によれば、抵抗体の両端を接続する表面電極と
は別に、この表面電極に連なるトリミング用電極をあら
かじめ形成しているので、トリミング処理に際して表面
電極を用いる必要がなくなり、この表面電極の面積を最
小限度にまで縮小することが可能となる。そして、この
トリミング用電極は抵抗体の中間スペース部分に設けら
れており、抵抗体ブロックごとに分割れたのちに絶縁用
凹部が形成されることによって除去されるので、抵抗値
測定用接触子の確実な当てつけに必要な大きさに設定し
ておくことができる。<Operation> According to the above method, since the trimming electrodes connected to the surface electrodes are formed in advance in addition to the surface electrodes connecting both ends of the resistor, it is not necessary to use the surface electrodes during the trimming process. It is possible to reduce the surface electrode area to the minimum. The trimming electrode is provided in the intermediate space portion of the resistor, and is removed by forming the insulating recess after the resistor block is divided into blocks. It can be set to the size required for reliable application.
〈実施例〉 以下、本発明方法の実施例を図面に基づいて説明する。Example An example of the method of the present invention will be described below with reference to the drawings.
第１図ないし第４図は本発明方法の第１実施例を示して
おり、第１図は抵抗体２及び表面電極３が形成された絶
縁基板１を示す平面図、第２図はその斜視図、第３図は
製造途中の抵抗体ブロックを示す斜視図であり、第４図
は完成した多連チップ抵抗器を示す斜視図である。な
お、本発明方法によって製造された多連チップ抵抗器の
構成は、従来例と基本的に異ならないので、第１図ない
し第４図において第６図ないし第８図と互いに同一もし
くは相当する部分には同一符号を付している。1 to 4 show a first embodiment of the method of the present invention. FIG. 1 is a plan view showing an insulating substrate 1 on which a resistor 2 and a surface electrode 3 are formed, and FIG. 2 is a perspective view thereof. 3 and 4 are perspective views showing the resistor block in the process of manufacturing, and FIG. 4 is a perspective view showing the completed multiple chip resistor. Since the structure of the multiple chip resistor manufactured by the method of the present invention is basically the same as that of the conventional example, the portions which are the same as or correspond to those of FIGS. 6 to 8 in FIGS. 1 to 4. Are denoted by the same reference numerals.
本実施例における絶縁基板１としては、従来例と異な
り、貫通孔が形成されていない単なる平板状のものが用
いられる。そして、この絶縁基板１上には多数の抵抗体
２が縦横方向に沿って並列形成され、抵抗体２それぞれ
の縦方向（図では、左右方向）に沿う両端は表面電極３
によって接続される。また、これらの抵抗体２の縦列間
の横方向（図では、上下方向）に沿う中間スペースに
は、抵抗値測定用接触子（図示していない）を当てつけ
るパッドとしてのトリミング用電極10が縦一列状に形成
された表面電極３の一側端に連なって形成される。な
お、このトリミング用電極10は、表面電極３の幅よりも
広幅の略半円形状に形成されており、抵抗値測定用接触
子の当てつけに必要な面積が確保されている。したがっ
て、このトリミング用電極10が連設される表面電極３の
面積は、抵抗体２の接続に必要な最小限度まで縮小でき
ることになる。Unlike the conventional example, the insulating substrate 1 used in this embodiment is a simple flat plate having no through holes. A large number of resistors 2 are formed in parallel on the insulating substrate 1 in the vertical and horizontal directions, and both ends of each of the resistors 2 in the vertical direction (left and right direction in the figure) are surface electrodes 3.
Connected by. Further, a trimming electrode 10 as a pad to which a resistance value measuring contactor (not shown) is applied is provided in an intermediate space along the lateral direction (vertical direction in the figure) between the columns of the resistors 2. It is formed so as to be continuous with one side end of the front surface electrodes 3 formed in a vertical line. The trimming electrode 10 is formed in a substantially semicircular shape that is wider than the width of the surface electrode 3, and the area required for applying the resistance value measuring contact is secured. Therefore, the area of the surface electrode 3 to which the trimming electrode 10 is continuously provided can be reduced to the minimum necessary for connecting the resistor 2.
そして、抵抗体２、表面電極３及びトリミング用電極10
が形成されると、引き続いて、抵抗体２の抵抗値を調整
するためのトリミング処理が施される。そして、このト
リミング処理は、対象となる抵抗体２の両端に接続され
た表面電極３に連設されたトリミング用電極10に抵抗値
測定用接触子を当てつけた状態で抵抗体２の抵抗値を測
定しながら実施される。すなわち、例えば、第１図にお
いて、抵抗体2aのトリミングを行うとすれば、トリミン
グ用電極10a,10bに抵抗値測定用接触子を当てつけるこ
とになる。また、抵抗体2bのトリミングを行うとすれ
ば、トリミング用電極10b,10cに抵抗値測定用接触子を
当てつけて実施することになる。なお、トリミングを行
う前に、必要に応じて抵抗体２の表面上にガラス被膜が
形成される。Then, the resistor 2, the surface electrode 3, and the trimming electrode 10
When is formed, a trimming process for adjusting the resistance value of the resistor 2 is subsequently performed. In this trimming process, the resistance value of the resistor 2 is changed with the contact for measuring the resistance value being applied to the trimming electrodes 10 connected to the surface electrodes 3 connected to both ends of the target resistor 2. It is carried out while measuring. That is, for example, in FIG. 1, if the resistor 2a is trimmed, the contact for measuring resistance value is applied to the trimming electrodes 10a and 10b. In addition, if the trimming of the resistor 2b is performed, the trimming electrodes 10b and 10c are contacted with resistance value measuring contacts. Before trimming, a glass coating is formed on the surface of the resistor 2 if necessary.
トリミング処理が完了すると、この絶縁基板１を横方向
（図では、上下方向）に沿う複数列おきに設定された縦
分割線L1及び縦方向各列ごとに設定された横分割線L2に
沿って分割する。なお、図における縦分割線L1は抵抗体
２の横方向に沿う３列おきに設定され、かつ、横分割線
L2は抵抗体２の縦方向に沿う各列ごとに設定されている
が、これに限定されるものではない。そして、この分割
によって、第３図で示すような横３列に配置された抵抗
体２からなる抵抗体ブロック11が得られることになる。When the trimming process is completed, the insulating substrate 1 is divided into vertical dividing lines L 1 set every plural columns along the horizontal direction (vertical direction in the figure) and horizontal dividing lines L 2 set for each vertical direction column. Split along. The vertical dividing line L 1 in the figure is set every three columns along the horizontal direction of the resistor 2, and the horizontal dividing line L 1
L 2 is set for each row along the vertical direction of the resistor 2, but it is not limited to this. By this division, the resistor block 11 composed of the resistors 2 arranged in three horizontal rows as shown in FIG. 3 is obtained.
つぎに、この抵抗体ブロック11の長辺側基板端面におけ
る抵抗体２間の中間スペース部分を凹入除去し絶縁用凹
部６を形成すると、これと同時にトリミング用電極10が
除去されることになる。そして、この抵抗体ブロック11
の基板端面をあらかじめ用意された電極ペーストに押し
つけると、凹部６で区切られた基板端面の突出部に表面
電極３と接続された端面電極４が形成され、第４図で示
すような３つの抵抗単体Ｒを並列して一体構成してなる
多連チップ抵抗器が完成することになる。なお、抵抗体
ブロック11の長辺側基板端面全体にあらかじめ端面電極
４を形成しておき、そのあとで、凹部６を形成するよう
にしてもよい。また、表面電極３および端面電極４の表
面には、必要に応じてニッケルや半田によるメッキが施
される。Next, when the intermediate space portion between the resistors 2 on the long-side substrate end face of the resistor block 11 is recessed and removed to form the insulating recess 6, the trimming electrode 10 is removed at the same time. . And this resistor block 11
When the substrate end face of is pressed against the electrode paste prepared in advance, the end face electrode 4 connected to the surface electrode 3 is formed on the projecting portion of the substrate end face divided by the concave portion 6, and three resistances as shown in FIG. 4 are formed. A multiple chip resistor in which a single unit R is arranged in parallel and integrally configured is completed. Alternatively, the end face electrode 4 may be formed in advance over the entire long-side substrate end face of the resistor block 11, and then the recess 6 may be formed. The surfaces of the front surface electrode 3 and the end surface electrode 4 are plated with nickel or solder as needed.
ところで、以上説明した第１実施例においては、トリミ
ング用電極10を縦一列状に形成された表面電極３の一側
端に連なって形成するものとしているが、これに限定さ
れるものではなく、例えば、第５図で示す第２実施例の
ように、トリミング用電極10を互いに隣接して縦一列状
に形成された表面電極３同士を接続する千鳥足状に形成
することも可能であり、このことによっても同様の結果
が得られることになる。なお、この第５図の第２実施例
の場合には、それぞれの抵抗体２が互いに直並列接続さ
れた状態となるため、所定の抵抗体２の抵抗値を測定す
るには他の抵抗体２の影響を受けないような測定方法が
必要となる。さらに、第１図で示す第１実施例および第
５図で示す第２実施例のそれぞれにおけるトリミング用
電極10を適宜組み合わせた構成とすることもでき、この
ようにした場合には、種々の抵抗回路パターンの構成が
可能となる。また、このトリミング用電極10の形状につ
いては、半円形状や円形状に限定されるものではなく、
例えば、角形や三角形などを任意に選択すればよい。By the way, in the first embodiment described above, the trimming electrode 10 is formed so as to be continuous with one side end of the front surface electrode 3 formed in a single vertical line, but the present invention is not limited to this. For example, as in the second embodiment shown in FIG. 5, it is possible to form the trimming electrodes 10 in a zigzag pattern in which the surface electrodes 3 which are adjacent to each other and are formed in a vertical row are connected to each other. By doing so, the same result can be obtained. In addition, in the case of the second embodiment of FIG. 5, since the respective resistors 2 are connected in series and parallel to each other, in order to measure the resistance value of a predetermined resistor 2, another resistor is used. A measurement method that is not affected by 2 is required. Further, the trimming electrode 10 in each of the first embodiment shown in FIG. 1 and the second embodiment shown in FIG. 5 may be combined appropriately, and in such a case, various resistances may be used. The circuit pattern can be configured. Further, the shape of the trimming electrode 10 is not limited to a semicircular shape or a circular shape,
For example, a polygonal shape or a triangular shape may be arbitrarily selected.
〈発明の効果〉 以上説明したように、本発明に係る多連チップ抵抗器の
製造方法においては、絶縁基板上に並列形成された抵抗
体それぞれの縦方向に沿う両端を接続する表面電極とは
別に、この表面電極に連なるトリミング用電極を抵抗体
の横方向に沿う中間スペースに形成している。したがっ
て、トリミング処理の実施に際してはトリミング用電極
が用いられることになり、従来例のように、表面電極を
用いる必要がなくなる。そのため、この表面電極の面積
を最小限度まで縮小して抵抗体の表面積を拡大すること
ができ、結果として多連チップ抵抗器の定格電力を大き
くすることができる。<Effects of the Invention> As described above, in the method for manufacturing a multiple chip resistor according to the present invention, the surface electrodes that connect both ends of each of the resistors formed in parallel on the insulating substrate in the vertical direction are Separately, a trimming electrode connected to the surface electrode is formed in an intermediate space along the lateral direction of the resistor. Therefore, the trimming electrode is used when performing the trimming process, and it is not necessary to use the surface electrode as in the conventional example. Therefore, the area of the surface electrode can be reduced to the minimum and the surface area of the resistor can be increased, and as a result, the rated power of the multiple chip resistor can be increased.
そして、このトリミング用電極は、抵抗体の中間スペー
ス部分に設けられているので抵抗値測定用接触子の確実
な当てつけに必要な大きさに形成することができ、トリ
ミング処理の容易化が図れることになる。さらに、この
トリミング用電極の形成部分には、抵抗体ブロックごと
に分割されたのちに凹入除去されて絶縁用凹部が形成さ
れるので、完成した多連チップ抵抗器において何らの電
気的な悪影響を及ぼす恐れもない。Since the trimming electrode is provided in the intermediate space portion of the resistor, it can be formed in a size necessary for the reliable contact of the resistance value measuring contact, and the trimming process can be facilitated. become. Further, in the portion where the trimming electrodes are formed, the resistor blocks are divided and then recessed and removed to form the insulating recesses, so that no electrical adverse effect is produced in the completed multiple chip resistors. There is no fear of
第１図ないし第４図は本発明方法の第１実施例に係り、
第１図は抵抗体２及び表面電極３が形成された絶縁基板
１を示す平面図、第２図はその斜視図、第３図は製造途
中の抵抗体ブロックを示す斜視図であり、第４図は完成
した多連チップ抵抗器を示す斜視図である。また、第５
図は本発明方法の第２実施例に係り、抵抗体２及び表面
電極３が形成された絶縁基板１を示す平面図である。 さらに、第６図ないし第８図は従来例に係り、第６図は
抵抗体２及び表面電極３が形成された絶縁基板１を示す
平面図、第７図はその斜視図、第８図は多連チップ抵抗
器を示す斜視図である。 図における符号１は絶縁基板、２は抵抗体、３は表面電
極、６は絶縁用凹部、10はトリミング用電極、11は抵抗
体ブロック、L1は縦分割線、L2は横分割線である。 なお、図中の同一符号は、互いに同一もしくは相当する
部分を示している。1 to 4 relate to a first embodiment of the method of the present invention,
FIG. 1 is a plan view showing an insulating substrate 1 on which a resistor 2 and a surface electrode 3 are formed, FIG. 2 is a perspective view thereof, and FIG. 3 is a perspective view showing a resistor block in the process of being manufactured. The figure is a perspective view showing a completed multiple chip resistor. Also, the fifth
The figure relates to a second embodiment of the method of the present invention and is a plan view showing an insulating substrate 1 on which a resistor 2 and a surface electrode 3 are formed. Furthermore, FIGS. 6 to 8 relate to a conventional example, FIG. 6 is a plan view showing an insulating substrate 1 on which a resistor 2 and a surface electrode 3 are formed, FIG. 7 is a perspective view thereof, and FIG. It is a perspective view showing a multiple chip resistor. In the figure, reference numeral 1 is an insulating substrate, 2 is a resistor, 3 is a surface electrode, 6 is an insulating recess, 10 is a trimming electrode, 11 is a resistor block, L 1 is a vertical dividing line, and L 2 is a horizontal dividing line. is there. The same reference numerals in the drawings indicate the same or corresponding parts.
Claims (1)
れた多数の抵抗体それぞれの縦方向に沿う両端を表面電
極によって接続するとともに、この表面電極に連なるト
リミング用電極を抵抗体の横方向に沿う中間スペースに
形成し、これらのトリミング用電極を用いて抵抗体それ
ぞれのトリミング処理を施したのち、横方向に配置され
た複数の抵抗体からなる抵抗体ブロックを表面電極上に
設定された分割線ごとに沿って分割し、この抵抗体ブロ
ックのトリミング用電極が形成された部分を凹入除去し
て絶縁用凹部を形成することを特徴とする多連チップ抵
抗器の製造方法。1. A plurality of resistors formed in parallel on the insulating substrate in the vertical and horizontal directions are connected at both ends along the vertical direction by surface electrodes, and trimming electrodes connected to the surface electrodes are connected to the lateral sides of the resistors. After forming in the intermediate space along the direction and performing trimming processing of each resistor using these trimming electrodes, a resistor block consisting of a plurality of resistors arranged in the lateral direction is set on the surface electrode. A method of manufacturing a multiple chip resistor, characterized in that the resistor block is divided along each dividing line, and a portion of the resistor block where the trimming electrode is formed is recessed and removed to form an insulating recess.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1086139A JPH0682572B2 (en) | 1989-04-05 | 1989-04-05 | Manufacturing method of multiple chip resistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1086139A JPH0682572B2 (en) | 1989-04-05 | 1989-04-05 | Manufacturing method of multiple chip resistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02264405A JPH02264405A (en) | 1990-10-29 |
| JPH0682572B2 true JPH0682572B2 (en) | 1994-10-19 |
Family
ID=13878391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1086139A Expired - Fee Related JPH0682572B2 (en) | 1989-04-05 | 1989-04-05 | Manufacturing method of multiple chip resistors |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682572B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2637662B2 (en) * | 1992-02-25 | 1997-08-06 | ローム株式会社 | Method of manufacturing chip-type composite electronic component and method of manufacturing chip-type network resistor |
| US5896081A (en) * | 1997-06-10 | 1999-04-20 | Cyntec Company | Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure |
| JP4957737B2 (en) * | 2008-05-14 | 2012-06-20 | 株式会社村田製作所 | Ceramic electronic component, method for manufacturing the same, and assembly component |
| JP5029672B2 (en) * | 2009-10-29 | 2012-09-19 | 株式会社村田製作所 | Ceramic electronic component, method for manufacturing the same, and assembly component |
| JP6144136B2 (en) * | 2013-07-17 | 2017-06-07 | Koa株式会社 | Manufacturing method of chip resistor |
-
1989
- 1989-04-05 JP JP1086139A patent/JPH0682572B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02264405A (en) | 1990-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2637662B2 (en) | Method of manufacturing chip-type composite electronic component and method of manufacturing chip-type network resistor | |
| KR100730850B1 (en) | Chip resistor and method for manufacturing same | |
| US7907046B2 (en) | Chip resistor and method for producing the same | |
| JP4078042B2 (en) | Method for manufacturing chip-type electronic component having a plurality of elements | |
| JPH10289803A (en) | Resistor and manufacture thereof | |
| JPH0682572B2 (en) | Manufacturing method of multiple chip resistors | |
| JP3753252B2 (en) | Multi-element type chip device and manufacturing method thereof | |
| US7601920B2 (en) | Surface mount composite electronic component and method for manufacturing same | |
| US4948375A (en) | Adaptor assembly for circuit boards | |
| JP4875327B2 (en) | Manufacturing method of chip resistor | |
| JP5037288B2 (en) | Chip resistor and manufacturing method thereof | |
| JPH11340002A (en) | Assembled substrate for chip type resistor | |
| JP2694843B2 (en) | Method for manufacturing substrate piece in chip variable resistor | |
| JP2004153160A (en) | Chip resistor and method for manufacturing the same | |
| JP2588956B2 (en) | Zigzag in-line type module and method of manufacturing zig-zag in-line type module | |
| KR950008236B1 (en) | Jamper chip array and manufacture method | |
| JPH0413841B2 (en) | ||
| JPH0364002A (en) | Network resistor | |
| JPH04213801A (en) | Module resistor and manufacture thereof | |
| JP2585679B2 (en) | Method for manufacturing substrate in resistor | |
| JPS6367357B2 (en) | ||
| JPS60147354A (en) | Discharge breakdown printing head and manufacture thereof | |
| JPS6155280B2 (en) | ||
| JPS6185850A (en) | Manufacture of hybrid integrated circuit | |
| JPH0521215A (en) | Manufacture of chip resistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |