JPH0682545A - レーダ受信機 - Google Patents

レーダ受信機

Info

Publication number
JPH0682545A
JPH0682545A JP4236974A JP23697492A JPH0682545A JP H0682545 A JPH0682545 A JP H0682545A JP 4236974 A JP4236974 A JP 4236974A JP 23697492 A JP23697492 A JP 23697492A JP H0682545 A JPH0682545 A JP H0682545A
Authority
JP
Japan
Prior art keywords
signal
frequency
frequency signal
intermediate frequency
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4236974A
Other languages
English (en)
Inventor
Masanori Itou
正程 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4236974A priority Critical patent/JPH0682545A/ja
Publication of JPH0682545A publication Critical patent/JPH0682545A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Abstract

(57)【要約】 【目的】 ビデオ周波数信号におけるチャンネル間位相
誤差を、全ての範囲の位相差を補償でき、移相量を変化
させたときの振幅変化がなく、試験調整が容易で試験時
間がかからなく、更に装置の小型化が可能なレーダ受信
機を得ることを目的とする。 【構成】 ミクサに入力する局発信号を、ディジタル加
算器により位相データを発生し、その位相データを正弦
波データに変換後、アナログ正弦波信号に変換しフィル
タリングする方法で発生させ、更に一方のチャンネルに
は、ディジタル加算器の出力端子にディジタル加算器を
接続し位相オフセットさせた位相データを正弦波データ
に変換後、アナログ正弦波信号に変換しフィルタリング
する方法で発生させる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電波を放射し、その電
波を受信し目標を識別するレーダ装置において利用され
るレーダ受信機に関するものである。
【0002】
【従来の技術】図10は、従来のこの種のレーダ受信機
の構成を示すブロック図である。図において、1はアン
テナ、2は、第1の受信信号処理部、3は第1のミク
サ、4は第1の中間周波数信号処理部、5は信号処理
器、6は第2の受信信号処理部、7は第2のミクサ、8
は第2の中間周波数信号処理部、9は局発信号発振器、
10は電力分配器、11は可変移相器、12は移相器ド
ライバである。ここで、1および5を除いたものがレー
ダ受信機の構成要素である。
【0003】次に動作について説明する。図10におい
て、アンテナ1は目標からの反射電波を受信する。アン
テナ1は1部が重なり合った2個のアンテナビームの和
信号と差信号をレーダ受信機へ出力する。アンテナ1よ
り出力した和信号は第1の受信信号処理部2により増
幅、k(kは自然数)回の周波数変換、及び利得制御さ
れ、第k中間周波数信号に変換される。第k中間周波数
信号は、第1のミクサ3により第k局発信号とミキシン
グされ、第k+1中間周波数信号に変換される。第k+
1中間周波数信号は、第1の中間周波数信号処理部4に
より増幅、周波数変換、及び利得制御され、ビデオ周波
数信号の変換され信号処理器5へ出力される。一方、差
信号は、和信号と同様に第2の受信信号処理部6、第2
のミクサ7、第2の中間周波数信号処理部8によりビデ
オ周波数信号に変換され、信号処理器5へ出力される。
第1のミクサ3及び第2のミクサに入力する第k局発信
号は、局発信号発振器9の信号を電力分配器10で分配
したものをそれぞれに入力する。信号処理器5は、差信
号を和信号で規格化した信号の符号を識別することによ
り角度追尾を行う。図11に各アンテナビームのパター
ン及び出力電圧を示す。図11aのビームAとビームB
の和信号と差信号をあらわしたものが、図11bであ
り、ビームの中心で、和信号の強度が最大となり、差信
号はビームの中心を境に符号が反転する。差信号を和信
号で規格化した出力電圧をあらわしたものが図11cで
あり、この電圧の符号を識別し、常に差信号の出力が零
となるようにアンテナビームの方向を変えることにより
角度追尾を行う。ここで、レーダ受信機では、第1の受
信信号処理部2、第1のミクサ3、第1の中間周波数信
号処理部4の通過位相と、第2の受信信号処理部6、第
2のミクサ7、第2の中間周波数信号処理部8の通過位
相にとのあいだに誤差が生じ、この誤差により角度追尾
性能が劣化する。このためレーダ受信機では、和信号と
差信号の通過位相に合わせるため、電力分配器10によ
り分配された第k局発信号の1経路に可変移相器11を
設け、第k局発信号の位相を変化させることによりビデ
オ周波数信号での和信号と差信号の位相が等しくなるよ
うに位相補償を行う。可変移相器11は、移相器ドライ
バ12により制御される。移相器ドライバ12は、受信
機のモード、温度等をモニタするかあるいはビデオ周波
数信号の位相差を検波することにより、それぞれの状態
で可変移相器11の移相量が、ビデオ周波数信号での和
信号と差信号の位相が等しくなるようになるべく制御信
号を可変移相器11へ出力する。
【0004】
【発明が解決しようとする課題】従来のレーダ受信機は
以上のように構成されており、可変移相器12は、ダイ
オード等を用いたアナログ移相器であり、可変移相量が
小さく補償できる位相量が小さい、移相変化量が大きい
ときに振幅の変化量が大きくビデオ周波数信号に振幅誤
差が生じる、アナログ移相器の移相特性の固体差があり
更に温度変化が大きいので試験調整が難しく時間がかか
る、アナログ回路で構成されているため装置の小型化が
困難であるという課題があった。
【0005】この発明は、上記のような課題を解決する
ためになされたものであり、全ての範囲の位相差を補償
でき、移相量を変化させたときの振幅変化がなく、試験
調整が容易で試験時間がかからなく、更に装置の小型化
が可能なレーダ受信機を得ることを目的とする。
【0006】
【課題を解決するための手段】この発明におけるレーダ
受信機は、局発信号を、ディジタル加算器により位相デ
ータを発生し、その位相データを正弦波データに変換
後、アナログ正弦波信号に変換しフィルタリングする方
法で発生させ、更に一方のチャンネルには、ディジタル
加算器の出力端子にディジタル加算器を接続し位相オフ
セットさせた位相データを正弦波データに変換後、アナ
ログ正弦波信号に変換しフィルタリングする方法で発生
させる構成としたものである。
【0007】また、この発明におけるレーダ受信機は、
局発信号を、ディジタル加算器により位相データを発生
し、その位相データを最上位ビットと他のビットの排他
的論理和をとることにより三角波データに変換後、アナ
ログ三角波信号に変換しフィルタリングする方法で発生
させ、更に一方のチャンネルには、ディジタル加算器の
出力端子にディジタル加算器を接続し位相オフセットさ
せた位相データを三角波データに変換後、アナログ三角
波信号に変換しフィルタリングする方法で発生させる構
成としたものである。
【0008】また、この発明におけるレーダ受信機は、
局発信号を、ディジタル加算器により位相データを発生
し、その位相データをアナログ鋸歯状波信号に変換しフ
ィルタリングする方法で発生させ、更に一方のチャンネ
ルには、ディジタル加算器の出力端子にディジタル加算
器を接続し位相オフセットさせた位相データをアナログ
鋸歯状波信号に変換しフィルタリングする方法で発生さ
せる構成としたものである。
【0009】また、この発明におけるレーダ受信機は、
局発信号を、ディジタル加算器により位相データを発生
し、その位相データを正弦波データに変換後、アナログ
信号に変換、フィルタリングする方法で発生させ、位相
補償が必要な場合に、一方のチャンネルのディジタル加
算器に、1クロック時間、必要な位相シフト量を得るデ
ータをディジタル加算器の加算データに更に加算するこ
とにより一方のチャンネルの位相をオフセットさせる構
成としたものである。
【0010】また、この発明におけるレーダ受信機は、
局発信号を、クロック信号を分周しフィルタリングする
方法で発生させ、位相補償が必要な場合に、一方のチャ
ンネルの分周器の位相をシフトすることにより一方のチ
ャンネルの位相をオフセットさせる構成としたものであ
る。
【0011】また、この発明におけるレーダ受信機は、
局発信号を、クロック信号を分周しフィルタリングする
方法で発生させ、位相補償が必要な場合に、一方のチャ
ンネルの分周器の位相をシフトし、更に可変移相器で位
相を微調整することにより一方のチャンネルの位相をオ
フセットさせる構成としたものである。
【0012】
【作用】この発明におけるレーダ受信機は、ディジタル
制御により位相を補償する構成となっているので、全て
の範囲の位相差を補償でき、移相量を変化させたときの
振幅変化がなく、また、移相特性の固体差や温度変化が
ないので試験調整が容易であり、更にディジタル回路に
よる構成部分が多いため、1チップ化することにより装
置の小型化が可能となる。
【0013】
【実施例】
実施例1.図1は、この発明の一実施例のレーダ受信機
の構成を示すブロック図である。図において1〜8は、
上記従来装置と全く同一のものである。13はクロック
発振器、14は第1の加算器、15は周波数設定回路、
16は第1の正弦波変換回路、17は第1のディジタル
データ/アナログ信号変換器、18は第1の周波数フィ
ルタ、19は第2の加算器、20は位相設定回路、21
は第2の正弦波変換回路、22は第2のディジタルデー
タ/アナログ信号変換器、23は第2の周波数フィルタ
である。
【0014】次に動作について説明する。図において、
アンテナ1は目標からの反射電波を受信する。アンテナ
1は1部が重なり合った2個のアンテナビームの和信号
と差信号をレーダ受信機へ出力する。アンテナ1より出
力した和信号は第1の受信信号処理部2により増幅、k
回の周波数変換、及び利得制御され、第k中間周波数信
号に変換される。第k中間周波数信号は、第1のミクサ
3により第k局発信号とミキシングされ、第k+1中間
周波数信号に変換される。第k+1中間周波数信号は、
第1の中間周波数信号処理部4により増幅、周波数変
換、及び利得制御され、ビデオ周波数信号の変換され信
号処理器5へ出力される。一方、差信号は、和信号と同
様に第2の受信信号処理部6、第2のミクサ7、第2の
中間周波数信号処理部8によりビデオ周波数信号に変換
され、信号処理器5へ出力される。信号処理器5は、差
信号を和信号で規格化した信号の符号を識別することに
より角度追尾を行う。ここで、レーダ受信機では、第1
の受信信号処理部2、第1のミクサ3、第1の中間周波
数信号処理部4の通過位相と、第2の受信信号処理部
6、第2のミクサ7、第2の中間周波数信号処理部8の
通過位相にとのあいだに誤差が生じ、この誤差により角
度追尾性能が劣化する。このためレーダ受信機では、和
信号と差信号の通過位相を合わせるため、第2のミクサ
7に入力する第k局発信号の位相を変化させることによ
りビデオ周波数信号での和信号と差信号の位相が等しく
なるように位相補償を行う。ここで、第1のミクサ3及
び第2のミクサに入力する第k局発信号の発生動作を以
下に示す。図2に各部の波形を示す。クロック発振器1
3はfoの周波数の信号を発生する。クロック発振器1
3の出力は第1の加算器14のクロック入力に接続さ
れ、第1の加算器14は自分の出力と周波数設定回路1
5のデータを各クロックごとに加算することによりカウ
ンタ回路を形成する。ここで加算器のビット数をp、周
波数設定データをqとしたときの出力周波数は数1であ
らわされる。
【0015】
【数1】
【0016】図2bは加算器のビット数を3、周波数設
定データを3とした場合の第1の加算器14の出力であ
る。このとき第1の加算器14の出力データは各時間で
の位相をあらわしている。第1の加算器14の出力デー
タは第1の正弦波変換回路16により正弦波の振幅デー
タに変換される。図2cに第1の正弦波変換回路16の
出力波形を示す。第1の正弦波変換回路16の出力信号
は、第1のディジタルデータ/アナログ信号変換器17
によりアナログ信号変換された後、第1の周波数フィル
タ18によりフィルタリングされ正弦波となり、第1の
ミクサ3に入力する。第1の周波数フィルタ18の出力
波形を図2dに示す。一方、第1の加算器14の出力デ
ータは、第2の加算器19に入力され、位相設定回路2
0により設定される位相設定データと加算される。位相
設定データを2としたときの第2の加算器19の出力波
形を図2eに示す。第2の加算器19の出力データは、
第2の正弦波変換回路21、第2のディジタルデータ/
アナログ信号変換器22、第2の周波数フィルタ23に
より正弦波信号にされ、第2のミクサ7に入力される。
第2の周波数フィルタ23の出力波形を図2fに示す。
位相設定データを変化させることにより第1の周波数フ
ィルタ出力信号にたいして任意の位相関係にすることが
できる。ここで加算器のビット数をp、周波数設定デー
タをq、位相設定データをrとしたときの第1の周波数
フィルタ18の出力信号にたいする第2の周波数フィル
タ23の出力信号の位相(位相の進む方向を正とす
る。)は数2であらわされる。
【0017】
【数2】
【0018】位相設定回路20は、受信機のモード、温
度等をモニタするかあるいはビデオ周波数信号の位相差
を検波することにより、ビデオ周波数信号での和信号と
差信号の位相が等しくなるべく位相設定データを出力す
る。
【0019】実施例2.図3は、この発明の他の実施例
のレーダ受信機の構成を示すブロック図である。図にお
いて1〜8、13〜15、17〜20、22〜23は実
施例1と全く同一のものである。24は第1の排他的論
理和回路、25は第2の排他的論理和回路である。
【0020】次に動作について説明する。1〜15、1
6〜20、22〜23は実施例1と全く同一の動作をす
る。第1の排他的論理和回路24は第1の加算器14の
出力データの最上位ビットと他の各ビットとの排他的論
理和を出力する。このとき、第1の排他的論理和回路2
4の出力データは三角波の出力となる。第1の排他的論
理和回路24の出力データは、第1のディジタルデータ
/アナログ信号変換器17によりアナログ信号に変換さ
れた後、第1の周波数フィルタ18によりフィルタリン
グされ正弦波となり、第1のミクサ3に入力する。第2
の排他的論理和回路26は第2の加算器19の出力信号
を三角波データに変換し、第2の排他的論理和回路26
の出力データは、第2のディジタルデータ/アナログ信
号変換器22によりアナログに信号変換された後、第2
の周波数フィルタ23によりフィルタリングされ正弦波
となり、第2のミクサ7に入力する。実施例2の場合も
位相設定回路20から任意の位相設定データを出力する
ことにより、同様の動作を期待できる。実施例2では、
実施例1の正弦波変換回路に比べ回路を簡単に構成でき
るが三角波出力であるため不要波レベルが大きくなる。
【0021】実施例3.図4は、この発明の他の実施例
のレーダ受信機の構成を示すブロック図である。図にお
いて1〜8、13〜15、17〜20、22〜23は実
施例1と全く同一のものである。
【0022】次に動作について説明する。1〜15、1
6〜20、22〜23は実施例1と全く同一の動作をす
る。第1の加算器14の出力データは鋸歯状波のデータ
であり、第1の加算器14の出力データは、第1のディ
ジタルデータ/アナログ信号変換器17によりアナログ
信号に変換された後、第1の周波数フィルタ18により
フィルタリングされ正弦波となり、第1のミクサ3に入
力する。一方、第2の加算器19の出力データも鋸歯状
波のデータであり、第2の加算器19の出力データは、
第2のディジタルデータ/アナログ信号変換器22によ
りアナログ信号に変換された後、第2の周波数フィルタ
23によりフィルタリングされ正弦波となり、第2のミ
クサ7に入力する。実施例3の場合も位相設定回路20
から任意の位相設定データを出力することにより、同様
の動作を期待できる。実施例3では、実施例2に比べ更
に回路を簡単に構成できるが鋸歯状波データをアナログ
信号に変換するため不要波レベルが実施例2に比べ更に
大きくなる。
【0023】実施例4.図5は、この発明の他の実施例
のレーダ受信機の構成を示すブロック図である。図にお
いて1〜8、13〜23は実施例1と全く同一のもので
あり、26は第3の加算器である。
【0024】次に動作について説明する。第1のミクサ
3に入力する第k局発信号の発生動作は実施例1の場合
と同様である。第2のミクサ7に入力する第k局発信号
の発生動作は、第1のミクサ3に入力する第k局発信号
の発生動作と同様である。ここで、位相設定回路20
は、ビデオ周波数信号の和信号と差信号の位相差を検波
し、位相に誤差があるときその位相差を補償する位相設
定データを出力する。この位相設定データは数2であら
わされるものである。位相設定回路20から出力した位
相設定データは、第3の加算器26により1クロック時
間のあいだのみ周波数設定データに加算され、第2の加
算器19に入力される。第2の加算器19は、1クロッ
ク時間のみ加算するデータが変わり位相が変化する。こ
のときの動作を図6に示す。実施例4の場合も位相設定
回路20から任意の位相設定データを出力し、1クロッ
ク時間周波数設定データに加算することにより、同様の
位相補償動作を期待できる。
【0025】実施例5.実施例4で、実施例2と同様に
正弦波変換回路を排他的論理和回路に変更、または実施
例3のように正弦波変換回路を削除した場合も同様の動
作が期待できる。
【0026】実施例6.図7は、この発明の他の実施例
のレーダ受信機の構成を示すブロック図である。図にお
いて1〜8、13、18、23は実施例1と全く同一の
ものであり、27は第1のn分周器、28は第2のn分
周器、29は位相シフト回路である。
【0027】次に動作について説明する。第1のミクサ
3に入力する第k局発信号は、クロック発振機13の出
力を、第1のn分周器27によりn分周し、第1の周波
数フィルタ18によりフィルタリングし正弦波としたの
ち、第1のミクサ3に入力される。同様に、第2のミク
サ7に入力する第k局発信号の発生動作は、第1のミク
サ3に入力する第k局発信号の発生動作と同様である。
ここで、位相シフト回路29は、ビデオ周波数信号の和
信号と差信号の位相差を検波し、位相に誤差があるとき
その位相差を補償するだけ第2のn分周器28の位相を
シフトする位相シフト信号を出力する。第2のn分周器
28は位相シフト信号により位相が変化する。このとき
の動作を図8に示す。第2のn分周器28の位相が変化
することにより位相補償を行うことが可能である。
【0028】実施例7.図9は、この発明の他の実施例
のレーダ受信機の構成を示すブロック図である。図にお
いて1〜8、13、18、23、27〜29は実施例6
と全く同一のものであり、11、12は従来装置と全く
同一のものである。
【0029】次に動作について説明する。第1のミクサ
3に入力する第k局発信号は、クロック発振機13の出
力を、第1のn分周器27によりn分周し、第1の周波
数フィルタ18によりフィルタリングし正弦波としたの
ち、第1のミクサ3に入力される。同様に、第2のミク
サ7に入力する第k局発信号は、クロック発振機13の
出力を、第2のn分周器28によりn分周し、第2の周
波数フィルタ23によりフィルタリングし正弦波とした
のち、可変移相器11を経由し、第2のミクサ7に入力
される。ここで、位相シフト回路29は、ビデオ周波数
信号の和信号と差信号の位相差を検波し、位相に誤差が
あるときその位相差を補償するだけ第2のn分周器28
の位相をシフトする位相シフト信号を出力する。第2の
n分周器28は位相シフト信号により位相が変化する。
ここで第2の分周器28の位相設定精度は360/n度
であり、更に細かい位相調整は可変移相器11にて行
う。移相器ドライバ12は360/n度に満たない分の
位相を補償するための制御信号を可変移相器へ出力す
る。第2のn分周器28の位相変化及び可変移相器11
の位相変化により位相補償を行うことが可能である。
【0030】ところで上記実施例では、差信号の位相を
変化させる場合について述べたが、和信号の位相を変化
させる場合も同様の動作が期待できることはいうまでも
ない。
【0031】また、上記実施例では、角度追尾のための
2チャンネルモノパルスレーダ受信機に利用する場合に
ついて述べたが、その他チャンネルレーダ受信機にも利
用できることはいうまでもない。
【0032】
【発明の効果】以上のようにこの発明によるレーダ受信
機は、ディジタル制御により位相を補償する構成となっ
ているので、全ての範囲の位相差を補償でき、移相量を
変化させたときの振幅変化がなく、また、移相特性の固
体差や温度変化がないので試験調整が容易であり、更に
ディジタル回路により構成部分が多いため、1チップ化
することが可能となり装置の小型化が可能となる。
【図面の簡単な説明】
【図1】この発明の一実施例によるレーダ受信機の構成
を示すブロック図である。
【図2】この発明の一実施例のレーダ受信機の局発信号
の発生動作を示す各部の波形図である。
【図3】この発明の他の実施例によるレーダ受信機の構
成を示すブロック図である。
【図4】この発明の他の実施例によるレーダ受信機の構
成を示すブロック図である。
【図5】この発明の他の実施例によるレーダ受信機の構
成を示すブロック図である。
【図6】この発明の他の実施例のレーダ受信機の局発信
号の位相補償動作を示す各部の波形図である。
【図7】この発明の他の実施例によるレーダ受信機の構
成を示すブロック図である。
【図8】この発明の他の実施例のレーダ受信機の局発信
号の位相補償動作を示す各部の波形図である。
【図9】この発明の他の実施例によるレーダ受信機の構
成を示すブロック図である。
【図10】従来のこの種のレーダ受信機の構成を示すブ
ロック図である。
【図11】レーダ受信機の角度追尾動作を示す各アンテ
ナビームパターンと出力電圧図である。
【符号の説明】
2 第1の受信信号処理部 3 第1のミクサ 4 第1の中間周波数信号処理部 6 第2の受信信号処理部 7 第2のミクサ 8 第2の中間周波数信号処理部 11 可変移相器 12 移相器ドライバ 13 クロック信号発振器 14 第1の加算器 15 周波数設定回路 16 第1の正弦波変換回路 17 第1のディジタルデータ/アナログ信号変換器 18 第1の周波数フィルタ 19 第2の加算器 20 位相設定回路 21 第2の正弦波変換回路 22 第2のディジタルデータ/アナログ信号変換器 23 第2の周波数フィルタ 24 第1の排他的論理和回路 25 第2の排他的論理和回路 26 第3の加算器 27 第1のn分周器 28 第2のn分周器 29 位相シフト回路

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 アンテナからの受信信号の1つを入力と
    し、受信信号の増幅、k(kは自然数)回の周波数変
    換、利得制御を行い第k中間周波数信号を出力する第1
    の受信周波数処理部と、第k中間周波数信号と第k局発
    周波数信号をミキシングし、第k+1中間周波数信号を
    出力する第1のミクサと、第k+1中間周波数信号を増
    幅、周波数変換、利得制御を行いビデオ周波数信号を出
    力する第1の中間周波数信号処理部と、アンテナからの
    受信信号の他の1つを入力とし、受信信号の増幅、k回
    の周波数変換、利得制御を行い第k中間周波数信号を出
    力する第2の受信周波数処理部と、第k中間周波数信号
    と第k局発周波数信号をミキシングし、第k+1中間周
    波数信号を出力する第2のミクサと、第k+1中間周波
    数信号を増幅、周波数変換、利得制御を行いビデオ周波
    数信号を出力する第2の中間周波数信号処理部と、クロ
    ック信号発振器と、自分の出力データと周波数設定デー
    タとを加算する第1の加算器と、第1の加算器の出力デ
    ータを正弦波データに変換する第1の正弦波変換回路
    と、第1の正弦波変換回路の出力データをアナログ信号
    に変換する第1のディジタルデータ/アナログ信号変換
    器と、第1のディジタルデータ/アナログ信号変換器の
    出力信号をフィルタリングし第1のミクサへ出力する第
    1の周波数フィルタと、第1の加算器の出力データと位
    相設定データとを加算する第2の加算器と、第2の加算
    器の出力データを正弦波データに変換する第2の正弦波
    変換回路と、第2の正弦波変換回路の出力データをアナ
    ログ信号に変換する第2のディジタルデータ/アナログ
    信号変換器と、第2のディジタルデータ/アナログ信号
    変換器の出力信号をフィルタリングし第2のミクサへ出
    力する第2の周波数フィルタと、周波数設定データを第
    1の加算器へ出力する周波数設定回路と、位相設定デー
    タを第2の加算器へ出力する位相設定回路とを備えたレ
    ーダ受信機。
  2. 【請求項2】 アンテナからの受信信号の1つを入力と
    し、受信信号の増幅、k回の周波数変換、利得制御を行
    い第k中間周波数信号を出力する第1の受信周波数処理
    部と、第k中間周波数信号と第k局発周波数信号をミキ
    シングし、第k+1中間周波数信号を出力する第1のミ
    クサと、第k+1中間周波数信号を増幅、周波数変換、
    利得制御を行いビデオ周波数信号を出力する第1の中間
    周波数信号処理部と、アンテナからの受信信号の他の1
    つを入力とし、受信信号の増幅、k回の周波数変換、利
    得制御を行い第k中間周波数信号を出力する第2の受信
    周波数処理部と、第k中間周波数信号と第k局発周波数
    信号をミキシングし、第k+1中間周波数信号を出力す
    る第2のミクサと、第k+1中間周波数信号を増幅、周
    波数変換、利得制御を行いビデオ周波数信号を出力する
    第2の中間周波数信号処理部と、クロック信号発振器
    と、自分の出力データと周波数設定データとを加算する
    第1の加算器と、第1の加算器の出力データを三角波デ
    ータに変換する第1の排他的論理和回路と、第1の排他
    的論理和回路の出力データをアナログ信号に変換する第
    1のディジタルデータ/アナログ信号変換器と、第1の
    ディジタルデータ/アナログ信号変換器の出力信号をフ
    ィルタリングし第1のミクサへ出力する第1の周波数フ
    ィルタと、第1の加算器の出力データと位相設定データ
    とを加算する第2の加算器と、第2の加算器の出力デー
    タを三角波データに変換する第2の排他的論理和回路
    と、第2の排他的論理和回路の出力データをアナログ信
    号に変換する第2のディジタルデータ/アナログ信号変
    換器と、第2のディジタルデータ/アナログ信号変換器
    の出力信号をフィルタリングし第2のミクサへ出力する
    第2の周波数フィルタと、周波数設定データを第1の加
    算器へ出力する周波数設定回路と、位相設定データを第
    2の加算器へ出力する位相設定回路とを備えたレーダ受
    信機。
  3. 【請求項3】 アンテナからの受信信号の1つを入力と
    し、受信信号の増幅、k回の周波数変換、利得制御を行
    い第k中間周波数信号を出力する第1の受信周波数処理
    部と、第k中間周波数信号と第k局発周波数信号をミキ
    シングし、第k+1中間周波数信号を出力する第1のミ
    クサと、第k+1中間周波数信号を増幅、周波数変換、
    利得制御を行いビデオ周波数信号を出力する第1の中間
    周波数信号処理部と、アンテナからの受信信号の他の1
    つを入力とし、受信信号の増幅、k回の周波数変換、利
    得制御を行い第k中間周波数信号を出力する第2の受信
    周波数処理部と、第k中間周波数信号と第k局発周波数
    信号をミキシングし、第k+1中間周波数信号を出力す
    る第2のミクサと、第k+1中間周波数信号を増幅、周
    波数変換、利得制御を行いビデオ周波数信号を出力する
    第2の中間周波数信号処理部と、クロック信号発振器
    と、自分の出力データと周波数設定データとを加算する
    第1の加算器と、第1の加算器の出力データをアナログ
    信号に変換する第1のディジタルデータ/アナログ信号
    変換器と、第1のディジタルデータ/アナログ信号変換
    器の出力信号をフィルタリングし第1のミクサへ出力す
    る第1の周波数フィルタと、第1の加算器の出力データ
    と位相設定データとを加算する第2の加算器と、第2の
    加算器の出力データをアナログ信号に変換する第2のデ
    ィジタルデータ/アナログ信号変換器と、第2のディジ
    タルデータ/アナログ信号変換器の出力信号をフィルタ
    リングし第2のミクサへ出力する第2の周波数フィルタ
    と、周波数設定データを第1の加算器へ出力する周波数
    設定回路と、位相設定データを第2の加算器へ出力する
    位相設定回路を備えたレーダ受信機。
  4. 【請求項4】 アンテナからの受信信号の1つを入力と
    し、受信信号の増幅、k回の周波数変換、利得制御を行
    い第k中間周波数信号を出力する第1の受信周波数処理
    部と、第k中間周波数信号と第k局発周波数信号をミキ
    シングし、第k+1中間周波数信号を出力する第1のミ
    クサと、第k+1中間周波数信号を増幅、周波数変換、
    利得制御を行いビデオ周波数信号を出力する第1の中間
    周波数信号処理部と、アンテナからの受信信号の他の1
    つを入力とし、受信信号の増幅、k回の周波数変換、利
    得制御を行い第k中間周波数信号を出力する第2の受信
    周波数処理部と、第k中間周波数信号と第k局発周波数
    信号をミキシングし、第k+1中間周波数信号を出力す
    る第2のミクサと、第k+1中間周波数信号を増幅、周
    波数変換、利得制御を行いビデオ周波数信号を出力する
    第2の中間周波数信号処理部と、クロック信号発振器
    と、自分の出力データと周波数設定データとを加算とす
    る第1の加算器と、第1の加算器の出力データを正弦波
    データに変換する第1の正弦波変換回路と、第1の正弦
    波変換回路の出力データをアナログ信号に変換する第1
    のディジタルデータ/アナログ信号変換器と、第1のデ
    ィジタルデータ/アナログ信号変換器の出力信号をフィ
    ルタリングし第1のミクサへ出力する第1の周波数フィ
    ルタと、周波数設定データを第1の加算器及び第3の加
    算器へ出力する周波数設定回路と、位相設定データを第
    3の加算器へ出力する位相設定回路と、周波数設定デー
    タと位相設定データとを加算する第3の加算器と、自分
    の出力データと第3の加算器の出力データとを加算する
    第2の加算器と、第2の加算器の出力データを正弦波デ
    ータに変換する第2の正弦波変換回路と、第2の正弦波
    変換回路の出力データをアナログ信号に変換する第2の
    ディジタルデータ/アナログ信号変換器と、第2のディ
    ジタルデータ/アナログ信号変換器の出力信号をフィル
    タリングし第2のミクサへ出力する第2の周波数フィル
    タとを備えたレーダ受信機。
  5. 【請求項5】 アンテナからの受信信号の1つを入力と
    し、受信信号の増幅、k回の周波数変換、利得制御を行
    い第k中間周波数信号を出力する第1の受信周波数処理
    部と、第k中間周波数信号と第k局発周波数信号をミキ
    シングし、第k+1中間周波数信号を出力する第1のミ
    クサと、第k+1中間周波数信号を増幅、周波数変換、
    利得制御を行いビデオ周波数信号を出力する第1の中間
    周波数信号処理部と、アンテナからの受信信号の他の1
    つを入力とし、受信信号の増幅、k回の周波数変換、利
    得制御を行い第k中間周波数信号を出力する第2の受信
    周波数処理部と、第k中間周波数信号と第k局発周波数
    信号をミキシングし、第k+1中間周波数信号を出力す
    る第2のミクサと、第k+1中間周波数信号を増幅、周
    波数変換、利得制御を行いビデオ周波数信号を出力する
    第2の中間周波数信号処理部と、クロック信号発振器
    と、クロック信号を分周する第1の分周器と、第1の分
    周器の出力信号をフィルタリングし第1のミクサへ出力
    する第1の周波数フィルタと、クロック信号を分周し、
    位相シフト信号によりその出力位相をシフトすることが
    可能な第2の分周器と、第2の分周器の出力信号をフィ
    ルタリングし第2のミクサへ出力する第2の周波数フィ
    ルタと、第2の分周器へ位相シフト信号を出力する位相
    シフト回路とを備えたレーダ受信機。
  6. 【請求項6】 アンテナからの受信信号の1つを入力と
    し、受信信号の増幅、k回の周波数変換、利得制御を行
    い第k中間周波数信号を出力する第1の受信周波数処理
    部と、第k中間周波数信号と第k局発周波数信号をミキ
    シングし、第k+1中間周波数信号を出力する第1のミ
    クサと、第k+1中間周波数信号を増幅、周波数変換、
    利得制御を行いビデオ周波数信号を出力する第1の中間
    周波数信号処理部と、アンテナからの受信信号の他の1
    つを入力とし、受信信号の増幅、k回の周波数変換、利
    得制御を行い第k中間周波数信号を出力する第2の受信
    周波数処理部と、第k中間周波数信号と第k局発周波数
    信号をミキシングし、第k+1中間周波数信号を出力す
    る第2のミクサと、第k+1中間周波数信号を増幅、周
    波数変換、利得制御を行いビデオ周波数信号を出力する
    第2の中間周波数信号処理部と、クロック信号発振器
    と、クロック信号を分周する第1の分周器と、第1の分
    周器の出力信号をフィルタリングし第1のミクサへ出力
    する第1の周波数フィルタと、クロック信号を分周し、
    位相シフト信号によりその出力位相をシフトすることが
    可能な第2の分周器と、第2の分周器の出力信号をフィ
    ルタリングする第2の周波数フィルタと、第2の周波数
    フィルタの出力信号の移相を変化させ第2のミクサへ出
    力する可変移相器と、可変移相器の移相量を制御する移
    相器ドライバと、第2の分周器へ位相シフト信号を出力
    する位相シフト回路とを備えたレーダ受信機。
JP4236974A 1992-09-04 1992-09-04 レーダ受信機 Pending JPH0682545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4236974A JPH0682545A (ja) 1992-09-04 1992-09-04 レーダ受信機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4236974A JPH0682545A (ja) 1992-09-04 1992-09-04 レーダ受信機

Publications (1)

Publication Number Publication Date
JPH0682545A true JPH0682545A (ja) 1994-03-22

Family

ID=17008525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4236974A Pending JPH0682545A (ja) 1992-09-04 1992-09-04 レーダ受信機

Country Status (1)

Country Link
JP (1) JPH0682545A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8869600B2 (en) 2011-12-23 2014-10-28 Norcross Corporation Falling-piston viscometer and methods for use thereof
WO2016104521A1 (ja) * 2014-12-25 2016-06-30 三菱電機株式会社 周波数変換装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8869600B2 (en) 2011-12-23 2014-10-28 Norcross Corporation Falling-piston viscometer and methods for use thereof
WO2016104521A1 (ja) * 2014-12-25 2016-06-30 三菱電機株式会社 周波数変換装置

Similar Documents

Publication Publication Date Title
US6693980B1 (en) Wideband fast-hopping receiver front-end and mixing method
US5950119A (en) Image-reject mixers
US5940029A (en) Radar apparatus
US5128623A (en) Direct digital synthesizer/direct analog synthesizer hybrid frequency synthesizer
US20090268916A1 (en) Fm transmitter
US6289048B1 (en) Apparatus and method for improving dynamic range in a receiver
US8085108B2 (en) Digital polar radio frequency transmitting device with a radiofrequency reference oscillator and an integrated circuit comprising such device
JPH11311668A (ja) Fm−cwレーダ装置
US7012453B2 (en) Phase continuous synthesizer with phase coasting and associated methods
US7023378B2 (en) Self-calibrating wideband phase continuous synthesizer and associated methods
US6509802B2 (en) PLL-tuning system having a phase detector with a sampling frequency equal to a reference frequency
US6731917B1 (en) Method and apparatus for minimizing image power in the output of a receiver circuit
US20090128204A1 (en) Time delay apparatus
US6476765B2 (en) Reception circuit and adaptive array antenna system
US4733240A (en) Phased array transmitter
CN117081588A (zh) 一种宽带低相噪捷变频率合成器及其信号合成方法
JPH0682545A (ja) レーダ受信機
US20240364265A1 (en) Frequency generator
JP2988277B2 (ja) イメージ抑圧ミキサ回路
US6493410B1 (en) Wide band high resolution synthesizer
JP2619556B2 (ja) 衛星放送受信用自動追尾アンテナの位相モノパルス回路
JP2003198262A (ja) 受信コンバータモジュール
KR930002607B1 (ko) 텔레비젼 채널 변조회로
KR101865324B1 (ko) 피아 식별기의 주파수 합성 장치
JP2707672B2 (ja) レーダ装置