JPH0682349B2 - 位相変換のための原子シーケンス - Google Patents

位相変換のための原子シーケンス

Info

Publication number
JPH0682349B2
JPH0682349B2 JP1118511A JP11851189A JPH0682349B2 JP H0682349 B2 JPH0682349 B2 JP H0682349B2 JP 1118511 A JP1118511 A JP 1118511A JP 11851189 A JP11851189 A JP 11851189A JP H0682349 B2 JPH0682349 B2 JP H0682349B2
Authority
JP
Japan
Prior art keywords
information
phase
bus
target
initiator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1118511A
Other languages
English (en)
Other versions
JPH0223453A (ja
Inventor
シー フレイム ロバート
エイ ザイヤス フェルナンド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of JPH0223453A publication Critical patent/JPH0223453A/ja
Publication of JPH0682349B2 publication Critical patent/JPH0682349B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol

Description

【発明の詳細な説明】 ［発明の分野］ 本発明は、コンピュータ・システムで用いるバス、一層
詳しくは、情報位相変換の原子順番シーケンスを有する
小規模コンピュータ記憶相互接続・純ハードウェア・プ
ロトコル・コントローラに関する。
［発明の背景］ 本発明は工業標準小規模コンピュータ・システム・イン
ターフェース（SCSI）（参考資料としてここに援用す
る）について改良を行う。
SCSI相互接続というのは、小規模システム記憶装置のた
めのインターフェースについての経済性を変えた安価な
VLSI装置コントローラの急増の結果として開発されたも
のである。これらの安価なVLSI装置コントローラは装置
毎に１つのコントローラを搭載するのを可能とした。
また、装置インターフェースは或る種の装置用として非
常に特殊なものであるため、多くの装置レベル・インタ
ーフェース規格はすべての小規模コンピュータ装置形式
に役立つものでなければならない。その結果、あらゆる
背面バスをあらゆる装置インターフェースにコントロー
ラを介して接続しなければならないときには、ほとんど
無数の特殊なコントローラ製品を必要とする。SCSI規格
の開発で、ただ１つのコンピュータ背面スロットで種々
の装置にサービスできるようになった。
上記の問題に鑑みて、装置独立周辺バスまたはシステム
・バスのための小規模システム要件をほぼ満たす小規模
システム並列バスが開発された。この小規模コンピュー
タ・システム・インターフェース・バスは市場でかなり
の成功を収め、その結果、工業標準SCSIとなった。
SCSIインターフェースは局所入出力（I/O）バスであ
り、回路作成に依存して毎秒５メガバイトを超えるデー
タ転送速度で作動することができる。このインターフェ
ースの主目的はホスト・コンピュータに或るクラスの装
置内の装置独立性を与えることにある。インターフェー
ス・プロトコルは多数のイニシエータ（すなわち、動作
を開始させることのできる装置）や多数のターゲット
（すなわち、リクェストに応じて動作を行うことのでき
る装置）の接続手段を含む。
SCSIアーキテクチャは８つの個別のバス位相、すなわ
ち、BUS FREE、ARBITRATION、SELECTION、RESELECTIO
N、COMMAND、DATA、STATUS、MESSAGEを含む。最後の４
つの位相、COMMAND、DATA、STATUS、MESSAGEはそれらす
べてがデータ・バスを経てデータを転送あるいは情報を
制御するのに用いられるので情報転送位相である。SCSI
規格は異なった情報転送位相間を区別すべくコマンド／
データ（C/D）信号、入力／出力（I/D）信号およびメッ
セージ（MGS）信号を与える。ターゲット装置はこれら
３つの信号を駆動し、したがって、或る位相から他の位
相へのすべての変更を制御する。データ位相、メッセー
ジ位相内には、それぞれ、DATA IN、DATA OUTおよびMSG
IN、MSG OUTの準位相が含まれる。
SCSI規格は情報転送位相間のシーケンスにはなんら制限
を置かない。任意の転送中の位相間、すなわち、コマン
ドアウト、データアウト、データイン、ステータス、メ
ッセージアウト、メッセージイン間で生じる可能性のあ
る情報位相変換になんらの制限を与えない結果として、
作らなければならない相互接続部の数は適切な動作のた
めのソフトウェア支援を必要とするほど多くなる。ソフ
トウェア支援に伴って、バス条件で変更をサービスする
際にソフトウェア待ち時間を必要とするという問題が生
じる。
さらに、SCSIバスで用いられる情報転送位相は情報転送
を制御するためにイニシエータとターゲットの間に１つ
またはそれ以上の要求／肯定応答（REQ/ACK）ハンドシ
ェークを必要とする。各REQ/ACKハンドシェークは１バ
イトの情報の転送を可能とする。このSCSIバスを用いる
同期データ転送はメッセージの交換によってイニシエー
タとターゲットとによって予め承認されていなければな
らない。メッセージは両SCSI装置による同期転送モード
の使用を決定し、REQ/ACKオフセットおよび転送時間を
定める。
REQ/ACKオフセットはイニシエータから受け取ったACKパ
ルスの数より前にターゲットによって送られ得るREQパ
ルスの最大数を指定し、歩調合わせ機構を定める。SCSI
でのREQ/ACKオフセットの決定にはターゲットとイニシ
エータとの交渉が必要である。転送毎にこの値をセット
アップするためにマイクロプロセッサが使用される。し
かしながら、REQ/ACKオフセットの交渉と交渉された値
を維持する必要性から同期データ転送がスローダウンす
る可能性がある。
SCSIバスの保全性をチェックするために、SCSIシステム
はデータエラーを検出するためのそれ独自の機構として
バイト・パリティを使用する。ただ１つのエラー検出機
構しか使用しないので、データの適正な妥当性検査には
問題がある。
他の公知のバス相互接続は位相変換の固定シーケンスを
与え、したがって、コントローラのプロトコルを簡略化
する。さらに、従来のバスの或るものは同軸ケーブルを
使用しているため、固定シーケンスはかたくなであり、
位相の１つにエラーが発生した場合、シーケンスは他の
位相を通して継続してから無効信号を戻さなければなら
ない。したがって、万が一エラーがコマンド位相で最初
に検出されたならば、システムはデータ位相、ステータ
ス位相を通しての変換を待ってから初めて無効信号すな
わち否定応答（NAK）信号を戻さなければならない。こ
れには時間がかかるし、システムがスローダウンする。
［発明の概要］ 本発明によれば、従来のバス相互接続に伴う問題は情報
位相変換の原子順番シーケンスを使用することによって
克服される。シーケンスの原子性はただ１つの作業とし
て情報転送位相を処理する。順番シーケンスにより、デ
ィジタル小規模記憶相互接続バスで使用できる純ハード
ウェア・プロトコル・コントローラの設計が可能とな
る。
バス位相変換の順番シーケンスは物理層の上方でかつポ
ート層の下方において、インターフェースのデータ・リ
ンク層、すなわち、二番目に低いれべるのプロトコルで
実施される。バス位相変換のシーケンスはデータ・リン
ク層のところでの１つのノードと他のノードの間での情
報の通過を許す。さらに、１つのノードと他のノードと
の間のバス位相変換シーケンスはただ１つの原子動作と
して作動する。初期バス自由位相に戻るバス位相変換の
通常の垂直経路では、３つの情報断片がコマンド位相、
データ位相、ステータス位相を使用してノードで変換さ
れる。これらの位相は情報位相変換として定義され、次
のシーケンスに続く。すなわち、コマンドアウト位相、
データアウト位相、ステータスイン位相に続く。
バスに対する連絡は一時に２つの装置に限られる。各装
置またはノードはそのID番号に対応する識別（ID）ビッ
トを割り当てられる。２つの装置またはノードがバス上
で連絡したとき、一方はイニシエータとして作用し、他
方はターゲットとして振るまう。イニシエータはバスの
制御について調停を行ない、ターゲットを選ぶことによ
って動作を開始する。次に、ターゲットがイニシエータ
からのデータを要求する。すべての装置はターゲット、
イニシエータの両方として作用することができなければ
ならない。
コマンドアウト、データアウト、ステータスインの各位
相は原子順番シーケンスを形成する情報転送位相として
相互にグループ分けされる。C/D、I/O信号はこれらの位
相を区別するのに用いられる。ターゲットはC/D、I/O信
号を駆動し、したがって、望むときに１つの位相から他
の位相へと切り換えができる。次の表は利用できる位相
についてのC/D、I/Oビットの状態を示す。
バスで使用される信号のいくつかを以下に述べる。
C/D（コマンド／データ）−ローを主張したとき、この
信号は制御情報がデータ・バス上にあることを示す。誤
信号はデータ情報が転送中であることを示す。
I/O（入力／出力）−ローが主張されたとき、この信号
はデータの移動がイニシエータに向かっていることを示
す。誤信号はターゲットに向かうデータの移動を示す。
REQ（リクェスト）−ローが主張されたとき、この信号
はターゲットがREQ/ACKハンドシェークの開始を望んで
いることを示す。
ACK（肯定応答）−ローが主張されたとき、この信号はR
EQ/ACKハンドシェークについてのイニシエータの肯定応
答を示す。
情報は１つまたはそれ以上のREQ/ACKハンドシェークを
使って転送される。各ハンドシェークは単一バイトの転
送を許す。原子シーケンスでは２種類の転送が用いられ
る。すなわち、非同期転送と同期転送である。
非同期転送はターゲットにコマンド位相またはヘッダ・
バイトを送るのに用いられると共にステータスをイニシ
エータに戻すのにも用いられる。コマンド位相バイトで
は、実際のコマンド、たとえば、WRITE、READ等は送ら
れない。むしろ、コマンドは同期転送であるデータアウ
ト位相で送られる。
同期転送はターゲットにデータ情報、たとえば、コマン
ド、データを送るのに用いられる。イニシエータはコマ
ンドアウト位相でREQ/ACKオフセット・パラメータを指
定する。このパラメータはイニシエータから受け取った
ACKパルスの前にターゲットによって送られ得るREQパル
スの最大数を定める。当該REQパルスがREQ/ACKオフセッ
ト・パラメータに等しいときはいつでも、ターゲットは
次のACKパルスが受け取られているからREQを主張するま
で待機しなければならない。
同期転送はACKパルスの数がREQパルスの数に等しくな
り、データ位相中に転送されたバイト数がコマンドアウ
ト移動で指定された転送長さに等しくなったときに成功
裡に完了したと考えられる。
原子順番シーケンスは８つのデータ・ビットと２つのス
テータスまたは位相ビットを含むバスを使用することに
よって可能となる。２つのステータスまたは位相ビット
はコマンド／データ（C/D）ビットと入力／出力（I/O）
ビットである。原子シーケンスの順番は或る設定数のバ
イトのためのコマンドアウト位相、指定数のバイトのた
めのデータアウト位相、１バイトのためのステータスイ
ン位相の順である。許される唯一の他の転換シーケンス
はコマンドアウト位相からステータスイン位相への直接
的な転換である。原子順番シーケンスの使用により、あ
りそうな状態および位相変換の数が低減され、したがっ
て、ハードウェアでの実施がより容易になる。
本発明のインターフェース・プロトコル・コントローラ
はソフトウェア支援なしにハードウェアで完全にバス・
コントローラを実施することによって従来の装置を改善
する。これはバス条件での変更をサービスする際にソフ
トウェア待ち時間がないのでバスに対する性能を向上さ
せる。さらに、バス装置の局所インテリジェンスがリア
ルタイムでコントローラ・インターフェースにサービス
する必要がないので、バス上の装置の性能も向上させ
る。
コマンドアウト位相は、実際には、７バイトの情報を送
るヘッダである。このヘッダには、REQ/ACKオフセット
・バイト、転送先、宛先ID確認バイト、フレーム長バイ
ト、検査合計バイトが含まれる。
コマンドアウト位相では、イニシエータはデータアウト
位相の準備のためにターゲットに制御情報を送る。ター
ゲットはコマンドアウト位相のREQ/ACKハンドシェーク
中にC/Dを主張し、I/O信号を否定する。
データアウト位相はコマンドアウト・フレーム長バイト
に定められた任意数のバイトを含み得る。データアウト
位相では、イニシエータはデータをターゲットに送る。
データの給送は同期データ転送を用いて達成される。タ
ーゲットはデータアウト位相のREQ/ACKハンドシェーク
中にC/D、I/Oを取り下げることになる。
ステータスイン位相は試みられたデータ給送の成果をイ
ニシエータに知らせるのに用いられる単一バイトであ
る。２つだけの成果が可能なので２つだけのステータス
イン値が用いられる。すなわち、肯定応答（ACK）があ
るいは否定応答（NAK）が用いられる。ステータスイン
位相では、ターゲットはステータスをイニシエータに戻
し、伝送エラーなしに情報を受け取ったかどうかをイニ
シエータに知らせる。REQ/ACKハンドシェーク中にター
ゲットはC/DおよびI/Oを主張する。上記位相の各々は転
送される情報についての特定のフォーマットを有する。
本発明の利点は、ヘッダ・チェックを行ってイニシエー
タが所望の装置すなわちターゲットを正しく確実に選べ
るようにすることにある。ヘッダ・チェックはコマンド
アウト位相中にイニシエータのIDと選定しようとしてい
るターゲットのIDの両方を送ることによって作動する。
次いで、選ばれたターゲット装置はこれら伝送された値
が期待した値に一致するかどうかを確認する。なんらか
の理由でもしヘッダ・チェックが正しくなければ、その
ときには固定シーケンスがコマンドアウト位相からステ
ータスイン位相へ直接ジャンプし、そこにおいて、NAK
信号が戻されることになる。ヘッダ・チェックは付加的
なチェックを行ってデータ保全性を確保する。
本発明のさらなる利点は、従来のSCSI規格で行われるよ
うなREQ/ACKオフセットを交渉する必要性を排除するこ
とにある。これは、本発明によれば、すべての同期デー
タ転送がイニシエータからターゲットに向かって行なわ
れるために可能となる。したがって、原子シーケンス転
送で用いようとしているREQ/ACKオフセットはイニシエ
ータからターゲットに送られるコマンドアウト位相バイ
トにおいて供給され得る。この値はイニシエータが好ん
で受け取る最大オフセット、すなわち、そのREQカウン
タのサイズの程度を反映する。ターゲットはREQ/ACK値
のうち最小値と、ターゲットのFIFOブッファの実際のサ
イズとを使用する。したがって、イニシエータとターゲ
ットの間では「交渉」はなんら生じることはなく、バス
上の２つのノード間にはなんらの状態も維持されない。
これは、さらに、値がハードウェア・プロトコル・コン
トローラで決定されたときにマイクロプロセッサが転送
毎にREQ/ACKオフセット値をセットアップする必要性を
なくす。
さらに、コマンドアウト位相ではフレーム長バイトが与
えられ、全ディジタル小規模システム相互接続プロトコ
ルをハードウェアで取り扱うのを可能とする。このフレ
ーム長バイトはバイト単位のデータの長さがデータアウ
ト移動で転送されることになるターゲットすなわち受取
側ノードを提供する。
本発明のまた別の利点は、コマンドアウト位相、データ
アウト位相の両方のための検査合計を与えることにあ
る。コマンドアウト位相、データアウト位相の終りで検
査合計を使用することによって、エラー検出用の付加的
な機構を得て、バスの保全性を向上させることができ
る。
これらおよび他の利点は以下に詳しく説明する本発明の
装置によって実現されることになる。
［詳細な説明］ 第１図を参照照して、ここにはいくつかの装置２〜８に
接続した本発明のバス９のシステム・ブロック図が示し
てある。この実施例はバス９に４つの装置を接続した配
置で示してあるが、発明の範囲から逸脱することなく異
なった数の装置をバス９に接続してもよい。これらの装
置は中央処理ユニット、周辺メモリ・ユニット等であり
得る。装置２〜８の各々は情報転送位相でイニシエータ
装置ともターゲット装置ともなる能力を有する。情報転
送位相で、データが装置間でやりとりされる。
第1A図を参照して、ここには本発明の状態マシンのブロ
ック図が示してある。状態マシンでの動作および相互接
続をその個々の動作に関連して以下に詳しく説明する。
第1B図を参照して、ここには原子動作で情報を給送する
のに使用されるコマンドアウト・フォーマットが示して
ある。このコマンドアウト・フォーマットは長さ７バイ
トであり、データ・リンク作動コード・バイト200、REQ
/ACKオフセット・バイト202、宛先ポート・バイト204、
転送先ポート・バイト206、フレーム長バイト208、209
および検査合計バイト210を含む。
データ・リンク作動コードはデータ・リンク層のための
オプコードを含む。REQ/ACKオフセット値202は特定の連
絡で用いるようになっている最大REQ/ACKオフセットを
含む。この数値はターゲットのFIFOバッファのサイズと
イニシエータによって使用されるカウンタのサイズとに
よって決定される。この数値は、実際に、イニシエータ
が受け入れ易い最大のオフセット、すなわち、そのREQ
カウンタのサイズの値を反映している。したがって、RE
Q/ACKオフセット値202にイニシエータの最大REQ/ACKオ
フセットとまったく同じ値を有する。それ故、ターゲッ
ト装置はREQ/ACKオフセット・バイト202値またはFIFOバ
ッファの実サイズのいずれかのうち最小値を使用するこ
とになる。こうして、バス上の２つのノード間にはなん
ら「交渉」は生ぜず、状態も維持されない。
宛先ポート・バイト204は情報を受けるノード、すなわ
ち、ターゲットのためのバスIDである。さらに、転送先
ボート・バイト206は情報を伝送するノード、すなわ
ち、イニシエータのためのバスIDである。フレーム長バ
イト208、209はデータアウト位相でコマンドアウト位相
に続くことになるデータのバイト長である。この値はデ
ータアウト位相の最後のバイトとなる検査合計222を否
定する。コマンドアウト位相は検査合計バイト210で終
る。
データアウト位相のフォーマットが第1C図に示してあ
り、作動コード・バイト221、フラグ・バイト223および
コマンドアウト位相のフレーム長バイト208、209によっ
て指定される情報バイト220の数を含む。さらに、デー
タアウト位相は検査合計222バイトで終る。
ステータスイン位相は試みられたデータ給送の成果をイ
ニシエータに知らせるのに用いられる単一バイトであ
る。２つだけの成果、ACKまたはNAKのみが可能であるか
ら、ステータス・バイト値のうちの２つだけがデータ・
リンク層で使用される。ACKは先のコマンドアウト／デ
ータアウト情報位相の正の肯定応答と定義される。NAK
は先のコマンドアウト／データアウト情報位相の負の肯
定応答と定義される。
次に第２図を参照して、ここには本発明の情報位相変換
を行う状態マシンをブロック図で示してある。バス上の
各装置はこの図に示す状態マシンのすべてを含むインタ
ーフェースを有する。主状態マシン10は転送状態マイン
14とリスト制御状態マシン12の両方に接続してある。主
状態マシン10はリスト制御状態マシンと転送状態マシン
14の両方を作動させる。さらに、転送状態マシン14はデ
ータ路（第1A図参照）を通してデータの転送を制御す
る。
バス位相変換のシーケンスはバス上の１つのノードと別
のノードの間で情報フレームのやりとりを行うためのデ
ータ・リンク層で必要とされる。第３図は情報位相変換
の許されたシーケンスを示す、主状態マシン10のための
状態図である。或るノードと別のノードの間の情報位相
変換シーケンスは単一の原子動作を行う。
主状態マシンの状態図はスタート転送状態16で始まる。
スタート転送状態16は矢印18で示すようにコマンド転送
状態20に変わる。コマンド転送状態20は、コマンド転送
の結果に依存して矢印22、24で示すように分岐する。エ
ラーなしに転送が完了すると、バス位相のデータ転送状
態26への変換が生じる。しかしながら、転送が完了して
もエラーがあれば、マシンの状態は直接ステータス転送
状態30へ変換する。
コマンド転送にエラーがないと仮定すると、データ転送
状態26が開始する。データ転送が完了すると、エラーの
有無にかかわらず、バス位相は矢印28によって示すよう
にステータス転送状態30に変わる。主状態マシンがひと
たびステータス転送状態30を終えたならば、矢印32はエ
ンド転送状態34に続く。エンド転送状態34は状態図を矢
印36で示すようなマシン16の当初のスタート転送状態に
戻す。コマンド転送状態20、データ転送状態26、ステー
タス転送状態30間の固定原子シーケンスはデータ・リン
ク層に情報位相変換のための原子シーケンスを定める。
第４図を参照して、ここには第２図に示すリスト制御状
態マシン12の状態図が示してある。このリスト制御状態
マシン12はスタート転送の初めとエンド転送状態（第３
図の状態図に示す）で使用可能とされる。リスト制御状
態マシン12を通る情報の流れは第４図の状態図に示して
あり、アイドル状態38で始まる。矢印40はアイドル状態
38からメモリ作動状態48への状態マシンの変換を示す。
矢印42はアイドル状態38からコマンド待機状態44への流
れを示している。バス待機状態44から、流れは矢印46ま
たは43に沿ってメモリ作動状態48まで行く。メモリ作動
状態48をアイドル状態38に戻すには３つの選択がある。
矢印56はアイドル状態31への直接の流れを示し、矢印5
0、51は分離コマンド状態52とターゲット選定状態53の
それぞれを通る戻りループを示している。リスト制御状
態図は、イニシエータ・ノードがバスと接続し、それ自
体を初期化しててターゲット・ノードと連絡する方法
と、ターゲット・ノードがそれ自身を連絡のために準備
する方法とを示している。さらに、この状態図はこれら
のノードがバスから分離する方法も示している。すべて
の状態マシンの状態変化の詳細はそれらの作動例に関連
して以下に説明する。
第５図はデータ経路を作動させる転送状態マシン14の状
態図を示している。第5A図は転送状態マシン14のモード
と、第５図の状態図でこれらのモードが分岐する条件と
を挙げた表である。転送状態図は第３図の主状態図を示
すコマンド転送、データおよびステータス転送の状態2
0、26、30で生じる状態変化を説明している。転送状態
マシン14はアイドル状態58に留まって主状態マシン10が
コマンド転送位相、データ転送位相、ステータス転送位
相のうちのいずれかに入るのを待つ。状態マシン10が上
記転送位相のうちの１つに入ると、転送状態マシン14は
使用可能とされる。次いで、この状態マシン14は、第5A
図に示す分岐状態に応じて、矢印60に沿ってアイドル状
態58からDMA転送状態62へ、あるいは、矢印76を通って
ワンバイト状態72へ分岐する。DMA転送状態62は、DMA転
送の成果に応じて、矢印64を経てアイドル状態58に戻る
か、あるいは、矢印66を経てディアサート・ゴウ状態68
に行く。ディアサート・ゴウ状態68は矢印70を通ってワ
ンバイト状態72に変換し、このバイト状態は矢印74で示
すようにアイドル状態58に戻る。
本発明のインターフェース・バスで用いられる位相変換
の原子順番シーケンスの例を以下に説明する。バスにお
ける情報位相変換の動作は状態マシンの状態図に関連し
て示してある。システム内の各装置すなわちノードは状
態図をたどる自体のインターフェース・コントローラを
有する。しかしながら、各ノードがたどる経路はそれが
イニシエータ装置であるか、ターゲット装置であるかに
よって異なる。位相転送はいずれのノードもバス上にな
いバス自由位相で始まる。
次に第３図を参照して、ここにはスタート転送状態16で
始まる主制御状態図が示してある。作動時、選定位相は
情報転送において活動している２つのノードについての
スタート転送状態16を使用可能とする。この選定位相は
ノードがイニシエータ装置であるか、ターゲット装置で
あるかを決定する。第３図のスタート転送状態16は第４
図に示す状態図を有するリスト制御状態マシン12（LCTR
LEN）を使用可能とする。
第４図を参照して、アイドル状態38で始まって、リスト
制御状態図はターゲットまたはイニシエータのいずれか
として選定されたノードの流れを示している。このノー
ドがターゲット・ノードである場合には、この状態図の
流れは矢印40をたどり、メモリ作動状態48に行く。メモ
リ作動状態48のとき、リスト制御状態マシン12は情報転
送で使用されることになっている適切なデータを作成す
る。もしこの装置がイニシエータとなることを欲してい
るならば、そのときには、状態は矢印42で示すようにバ
ス待機状態44に変わる。この装置はバス待機状態44にあ
る間にイニシエータとなるべくバスに対して調停を求め
る（ARBCOMM）。もし調停で勝ったならば（ARBWON）、
状態は矢印46で示すようにメモリ作動状態48に変換す
る。もしこの装置が調停で負け、しかもターゲット装置
として選ばれたならば、そのときには、転送状態マシン
はバス待機状態44からメモリ作動状態48へ、矢印43で示
すように変化する。
ひとたびターゲットのLCTRDONE信号が主張されたなら
ば、すなわち、ターゲットのメモリ動作が完了したなら
ば、ターゲットのリスト制御状態マシン12は矢印56で示
すようにアイドル状態38に戻る。しかしながら、イニシ
エータのメモリ動作の完了時、イニシエータ・ノードは
ターゲット選定状態53で示すようにターゲットを選定し
なければならない。これは、イニシエータ・ノードがタ
ーゲットにデータを送ることを望んでいるために生じ
る。ひとたびターゲット選定状態53が終了すると、その
ときには、LCTRLDONE信号が主張され、イニシエータの
リスト制御状態マシンは矢印55によって示すようにアイ
ドル状態38に戻る。
第３図に戻って、イニシエータ、ターゲット両者の主状
態マシンはLCTRLDONE信号を受け取り、したがって、矢
印18で示すようにコマンド転送状態20に進む。コマンド
転送状態20は原子順番シーケンスをたどる情報転送変換
の初めである。コマンド転送状態20は転送状態マシン14
を使用可能とし、その動作は第５図および第5A図の転送
状態図によって示してある。転送状態マシン14は、コマ
ンド転送状態20がコマンドアウト位相（PHASE＝COMMAND
OUT）にあり、コマンド転送信号（COMXFER）が主張さ
れたときに使用可能とされる。
第５図を参照して、アイドル状態58はコマンド転送状態
20で生じた転送イネーブル（XFEREN）信号によって付勢
される。転送状態図の流れはノードの作動モードに依存
する。たとえば、ターゲットはコマンド／データを受け
取っており、第5A図に示すようにモードＢにある。イニ
シエータはコマンド／データを送っており、モードＤに
ある。
第５図をさらに参照して、ターゲット、イニシエータ両
者の転送状態マシンは矢印60上でDMA転送状態62に分岐
する。原子順番シーケンスの故に、DMAはコマンドアウ
ト位相で定義したように７バイト転送でなければならな
い。DMA転送状態62はその動作の始まりでGO信号を主張
する。DMA転送の動作に依存して、ターゲットの転送状
態マシン14は矢印66で示すようにディアサート・ゴウ状
態68に変わるか、あるいは、矢印64で示すようにアイド
ル状態58に戻る。表に示すように、ターゲットのDMA転
送がパリティ（‐IPE）、ヘッダ・バイト（‐ERR）また
はバス位相不一致エラー（‐MISMATCH）を持つことなく
行われた場合（DONE）、ターゲットの転送状態マシン14
はディアサート・ゴウ状態68に変わる。ディアサート・
ゴウ状態68では、GO信号は取り下げられ、別のDMA動作
が開始できる。しかしながら、転送が行われ（DONE）、
パリティ・エラー（IPE）またはコマンド・バイト・エ
ラー（ERR）がある場合には、ターゲットの転送状態マ
シン14は矢印64で示すようにアイドル状態58に戻る。転
送状態マシン14が矢印64をたどるならば、エラー信号を
持つ転送遂行（XFERDONE）が主張される。
表5A図から再び、イニシエータのDMA転送が不一致エラ
ー（DONE＊MISMATCH）をもって行われた場合、そのとき
には、イニシエータの転送状態マシン14はアイドル状態
58に戻り、エラーを持ったDONE（XFERDONE、SFERERR）
信号が主張される。DMA転送がバス位相不一致なしに（D
ONE、‐MISMATCH）行われた場合にはイニシエータの転
送状態マシン14はディアサート・ゴウ状態68に進む。
ディアサート・ゴウ状態68では、DMA転送の完了後にGO
信号が取り下げられ、状態はワンバイト状態72に変わ
る。ワンバイト状態72で、検査合計バイトが転送され
る。ワンバイト状態72からの結果に応じて、XFERDONE信
号あるいはXFERDONE with XFERERR信号が主張され、転
送状態マシンの状態は矢印74で示すようにアイドル58に
戻る。
ここで再び第３図を参照して、コマンドアウト転送がエ
ラーなしに（XFERDONE -XFERERR）完了した場合、情報
位相は矢印22で示すようにデータ転送状態26に変わる。
しかしながら、コマンドアウト位相でエラーが検出され
た場合（XFERDONE XFERERR）には、情報位相は矢印24で
示すように直接ステータス転送状態30に行く。エラーの
ある場合、この直接的な変換はデータ位相を完全にバイ
パスすることによってインターフェース・バスの作動速
度を高める。
たとえば、データ転送状態26が現在のところデータアウ
ト位相（PHASE＝DATA OUT）にあり、転送が使用可能と
なっている（XFEREN）とする。これは、再び、転送状態
マシン14を使用可能とする。第５図の転送状態図に戻っ
て、データアウト位相は転送を開始する。イニシエー
タ、ターゲット両者の転送状態マシンはコマンドアウト
移動について先に述べたようにデータアウト位相で作動
する。しかしながら、DMA転送状態62の長さは先のコマ
ンドアウト位相でロードされたフレーム長バイトの値に
依存する（以下に説明する）。
ここで第３図に戻って、データ転送状態26にある主状態
マシン10は転送遂行（XFERDONE）信号かあるいはエラー
付き転送遂行（XFERDONE XFERERROR）信号のいずれかを
主張し、矢印28で示すようにステータス転送状態30に変
わる。転送が転送エラー信号（‐XFERERR）なしに行わ
れた場合、ステータス・ビットは良好状態すなわちACK
状態を示すように設定される。
ステータス転送状態30は情報位相変換の原子シーケンス
のステータスイン位相である。ステータス転送状態30は
転送状態マシン14のための状態図におけるアイドル状態
58を使用可能とする。転送状態マシン14が今やステータ
ス位相にあるので、表5Aは、ターゲットが発信ステータ
ス・モードＡになり、イニシエータが受信ステータス・
モードＣになることを示している。さらに、表に示すよ
うに、イニシエータ、ターゲット両者の転送状態マシン
14はスキップDMA経路76に沿ってワンバイト状態72に分
岐する。送信ステータス・モードＡはステータス信号が
ただ１つのバイト、すなわち、ACKまたはNAKであるため
にターゲットからイニシエータへただ１つの情報バイト
を転送するだけである。同様に、イニシエータ・受信ス
テータスモードＣは１バイトを処理することだけが必要
である。
これが完了すると、転送状態マシン14（イニシエータ、
ターゲット両方）はワンバイト渋滞72から矢印74で示す
ようにアイドル状態58に戻る。
第３図に示すように、この実施例では、ACK信号またはN
AK信号のいずれかを主張したステータス転送状態30は矢
印32によって示すようにエンド転送状態34に変わる。エ
ンド転送状態34はリスト制御状態マシン12を使用可能と
する。第４図において、リスト制御状態図のアイドル状
態38はエンド転送状態34で付勢され、矢印40で示すよう
にメモリ作動状態48に変わる。ターゲット、イニシエー
タ両方のリスト制御状態マシン12は同じ変換をなす。メ
モリ作動状態48は情報位相変換の終了のための最終動作
をなす。
メモリ動作状態48が完了した後、リスト制御状態マシン
12は矢印40で示すように分離コマンド状態52に変わる。
この分離コマンド状態52で、ターゲット、イニシエータ
の両者はバスから分離し（DISCOMM）、リスト制御状態
マシン12は矢印54で示すようにアイドル状態38に戻る。
リスト制御ダン（LCTRLDONE）信号がこうして主張され
る。
主状態図のエンド転送状態34の間、主状態マシン10はLC
TRLDONE信号を読み出し、LISTDONEを主張する。主状態
図は、次に、矢印36で示すようにスタート転送状態16に
流れる。こうして、ACK信号あるいはNAK信号のいずれか
がステータスイン位相から戻される。ひとたび情報位相
変換がスタート転送状態16に戻されたならば、両ノード
がバスから外れ、バスはバス自由状態に戻る。
上記の例は情報位相で生じた原子シーケンスを用いる位
相変換を説明している。限られた数の位相と厳しい変換
順序によって、インターフェース・プロトコルを純粋に
ハードウェアで設計できる。
第６図は情報転送位相で用いられるデータムーバーをブ
ロック図で示している。データムーバーは転送長カウン
タ・ブロック92と直接メモリ・アクセス（DMA）制御ブ
ロック94の両方に接続したデータ・パス・ブロック90を
含む。さらに、DMA制御ブロック94は転送長カウンタ・
ブロック92に接続している。転送状態マシン14はDMA制
御ブロック94を介してデータ・パス・ブロック90を作動
させる。
第７図はDMA制御ブロック94の一部のブロック図を示
す。DMA制御ブロック図はエラー・マックス・ブロック9
8に接続した制御状態マシン・ブロック96を含む。制御
状態マシン・ブロック96は転送状態マシン14とコントロ
ーラの実際の物理的なゲートの間をインターフェース接
続する。エラー・マックス・ブロック98は位相中に転送
される情報のバイトにおけるエラー状態を絶えずチェッ
クしている。
第８図を参照して、ここには状態マシン96の状態図が示
してある。この状態図はデータ・パスを制御する制御状
態マシンの動作を示している。制御状態マシン96を通る
流れの１つの例は原子順番シーケンスで定められたよう
にコマンドアウト情報転送位相にある制御状態マシンで
始まる。リセット状態100で、この制御状態マシンはコ
マンドアウト転送（COMXFER）を認識し、矢印12で示す
ように書き込み転送長カウンタ１（WRT LOTC1）に変わ
る。WRT LOTC1状態102にある制御状態マシンは転送長カ
ウンタに６の値（LOTC L D、LOAD6）をロードする。こ
れは原子順番シーケンスのコマンドアウト位相がターゲ
ットに転送されるヘッダ情報の６バイトを持たなければ
ならないためである。７番目のバイト、すなわち、検査
合計はデータ・バスを使用しない。したがって、カウン
タが０まで減分したとき転送は終る。
コマンド転送位相における制御状態マシンは、次に、ク
リア・エラー状態104に変わる。クリア・エラー状態104
にある制御状態マシンは先の動作で蓄積された任意のエ
ラー信号を、たとえば、パリティ・エラーや検査合計エ
ラーをクリアする。クリア・エラー状態104から、制御
状態マシンは転送状態106に変わる。転送状態106で制御
状態マシンは使用可能とされ（XFER-ENA）、DMAエンジ
ンを運転させ始めるようデータ・パスに命令する。転送
状態106で、制御状態マシンはデータ・パスから主張さ
れるべき転送ダン（XFER.DONE）信号またはエラー（XFE
R-ERROR）信号のいずれかを待つ。主張されるかも知れ
ないエラー信号（XFER-ERROR）HA第６図のエラー・マッ
クス・ブロック98から発生することになる。
ひとたび転送ダン信号あるいは転送エラー信号のいずれ
かが主張されると、制御状態マシン96は矢印16で示すよ
うにエンド転送状態108に変わり、そこにおいて、エン
ド転送状態108はDMAが完全に完了するまで転送状態マシ
ンを遅延させる。コマンドアウト位相になんらエラーが
ない場合には、制御状態マシンはエンド転送状態108か
ら矢印120で示すようにWRT LOTC2状態109に変わること
になる。コマンドアウト位相にエラーがあると（コマン
ド・エラー）、WRT LOTC2状態109は矢印118で示すよう
にバイパスされる。エラーが生じなかったと仮定する
と、WRT LOTC2状態109中の制御状態マシンはバスアウト
・フレーム長バイトに指定された値で転送カウンタの長
さをロードする。この値はコマンドアウト位相に続くデ
ータアウト位相におけるデータ・バイトの数を決定す
る。フレーム長バイトは原子シーケンスで定まれたよう
な検査合計バイトの前の最後の２つのコマンドアウト位
相バイトである。したがって、データアウト位相におけ
るバイトの数はデータアウト位相の発生以前に記憶され
る。制御状態マシンはWRT LOTC2状態109からダン状態11
0へ変わり、次に矢印122で示すようにリセット状態100
に戻る。
コマンドアウト位相が成功裡に完了した後、情報位相は
データアウト位相に変換する。データアウト位相で、制
御状態マシン96は、図示のように状態図で作動し、これ
を以下に説明する。リセット・ブロック100は使用可能
とされ、データアウト位相における制御状態マシン96は
矢印114で示すようにクリア・エラー状態104に変わる。
データアウト位相の制御状態マシン96は、バイト転送の
数がWRT LOTC2状態109によってコマンドアウト位相から
先にロードされているので、WRT LOTC1状態102を通って
進む必要がない。
クリア・エラー状態104から、データアウト位相にある
制御状態マシン96は転送状態106に変わり、次いで、コ
マンドアウト位相で先に行われたようにエンド転送状態
108に変わる。エンド転送状態108に続いて、データアウ
ト位相の制御状態マシン96はDONE状態110を経てリセッ
ト状態100に戻る。制御状態マシン96がDMAコントローラ
であるから、単一バイトであるステータスイン位相が制
御状態マシンによって作動させられることはない。
第９図を参照して、これによって、エラー・マックス・
ブロック98の動作を以下に説明する。エラー・マックス
・ブロック98はマルチプレクサ（MUX）99を包含してお
り、これは適正なエラー・ビット109に対してデータ・
バス107にあるものを比較する連続作動するコンパレー
タ101、103、105からエラー信号を受け取る。エラー・
マックス・ブロック98は、正しいエラー信号で、このエ
ラー信号がチェックされることになっている適切な時間
で制御状態マシンに切り換わる。エラー・マックス・ブ
ロック98はデータ・リンク作動コードおよび分離／転送
元ポートの自動点検を行う。
原子順番シーケンスの別の利点が第10図に示してあり、
ここにおいて、一致信号あるいは不一致信号がC/Dステ
ータス・ラインおよびI/Oステータス・ラインに従って
制御状態マシン10に出力される。これにより、イニシエ
ータ・ノードがバス上のターゲット・ノードに対して正
しい位相にあるかどうかを決定することができる。第10
図はステータス・ラインから一致信号または不一致信号
を発生する転送制御のための論理図を示している。C/D
イン・ステータス・ビット・ラインおよびI/Oイン・ス
テータス・ビット・ラインは、すべて、一組のシンクロ
ナイザ134に接続している。ライン132上のC/Dアウト・
ステータス・ビットおよびI/Oアウト・ステータス・ビ
ットは一組のインバータ140を通してコンパレータ136に
送られる。さらに、シンクロナイザ134からの出力もコ
ンパレータ136に入力する。コンパレータ136は期待C/
D、I/Oを実際のC/D、I/Oと比較し、正しいノードが連絡
しているかどうかを決定する。コンパレータ136からの
出力は、入力ステータス・ビットと期待ステータス・ビ
ットが等しい場合には主制御状態マシンに一致信号を送
る。
【図面の簡単な説明】
第１図は本発明のバスに接続した装置のシステム・ブロ
ック図である。 第1A図は本発明の状態マシンのブロック図である。 第1B図は本発明のコマンドアウト位相のブロック・フォ
ーマットである。 第1C図は本発明のデータアウト位相のブロック・フォー
マットである。 第２図は本発明で使用される状態マシンのブロック図で
ある。 第３図は第２図の主状態マシンの状態図である。 第４図は第２図のリスト制御状態マシンの状態図であ
る。 第５図は第２図の転送状態マシンの状態図である。 第5A図は第５図の分岐状態を示す表である。 第６図は本発明のデータムーバーのブロック図である。 第７図は第６図のDMA制御状態マシンのブロック図であ
る。 第８図は第７図の制御状態マシンの状態図である。 第９図は第７図のエラー・マックス・ブロックの論理図
である。 第10図は本発明のヘッダ・チェックの論理図である。 図面において、２〜８…装置、９…バス、10…主状態マ
シン、12…リスト制御状態マシン、14…転送状態マシ
ン、16…スタート転送状態、20…コマンド転送状態、26
…データ転送状態、30…ステータス転送状態、31…アイ
ドル状態、34…エンド転送状態、38…アイドル状態、44
…バス待機状態、48…メモリ作動状態、52…分離コマン
ド状態、53…ターゲット選定状態、58…アイドル状態、
62…DMA転送状態、68…ディアサート・ゴウ状態、72…
ワンバイト状態、90…データ・パス・ブロック、92…転
送長カウンタ・ブロック、94…DMA制御ブロック、96…
制御状態マシン・ブロック、98…エラー・マックス・ブ
ロック、100…リセット状態、102…書ひ込み転送長カウ
ンタ１状態、104…クリア・エラー状態、106…転送状
態、108…エンド転送状態、109…書き込み転送長カウン
タ２状態、110…DONE状態
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 29/02

Claims (68)

    【特許請求の範囲】
  1. 【請求項１】共通並列バスに結合された少なくとも２つ
    の装置の間で、前記並列バスを制御するバスプロトコル
    の情報転送位相中に情報を転送する方法において、前記
    装置のうちの一方の装置は、イニシエータであり、他方
    の装置は、ターゲットであり、前記バスは、別々のデー
    タおよびコントロールラインを有していて情報位相を含
    むバス位相シーケンスに従って作動し、前記情報位相
    は、前記バスを介してのヘッダ情報の転送を許す第１の
    情報位相と、前記バスを介してのデータ情報の転送を許
    す第２の情報位相と、前記バスを介してのステータス情
    報の転送を許す第３の情報位相とからなり、 （ａ）前記バスが前記第１の情報位相にあることを指示
    する第１のコントロール信号を１つまたはそれ以上のコ
    ントロールラインに付与し、前記イニシエータから前記
    ターゲットへと前記バスを介してヘッダ情報を転送し、 （ｂ）前記バスが前記第２の情報位相にあり、前記第１
    の情報位相から移行していることを指示する第２のコン
    トロール信号を１つまたはそれ以上のコントロールライ
    ンに付与し、前記イニシエータから前記ターゲットへと
    前記バスを介してデータ情報を転送し、 （ｃ）前記バスが前記第３の情報位相にあり、前記第２
    の情報位相から前記第３の情報位相へと移行しているこ
    とを指示する第３のコントロール信号を１つまたはそれ
    以上のコントロールラインに付与し、前記ターゲットか
    ら前記イニシエータへと前記バスを介してステータス情
    報を転送し、 （ｄ）前記第１のコントロール信号を付与し、次に、前
    記第２のコントロール信号を付与し、次いで前記第３の
    コントロールを付与するという順番でのみコントロール
    信号を１つまたはそれ以上のコントロールラインに付与
    することにより、情報転送位相中における少なくとも２
    つの装置間での情報転送のすべてが、常に、イニシエー
    タからターゲットへとヘッダ情報が転送され、それか
    ら、イニシエータからターゲットへとデータ情報が転送
    され、次いでターゲットからイニシエータへとステータ
    ス情報が転送されるという順番でのみ行われ、この順番
    はイニシエータおよびターゲットの構成および情報転送
    の型とは無関係であるようにする、 ことを特徴とする方法。
  2. 【請求項２】共通並列バスに結合された少なくとも２つ
    の装置の間で、前記並列バスを制御するバスプロトコル
    の情報転送位相中に情報を転送する方法において、前記
    装置のうちの一方の装置は、イニシエータであり、他方
    の装置は、ターゲットであり、前記バスは、別々のデー
    タおよびコントロールラインを有していて情報位相を含
    むバス位相シーケンスに従って作動し、前記情報位相
    は、前記バスを介してのヘッダ情報の転送を許す第１の
    情報位相と、前記バスを介してのデータ情報の転送を許
    す第２の情報位相と、前記バスを介してのステータス情
    報の転送を許す第３の情報位相とからなり、 （ａ）前記バスが前記第１の情報位相にあることを指示
    する第１のコントロール信号を１つまたはそれ以上のラ
    インに付与し、前記イニシエータから前記ターゲットへ
    と前記バスを介してヘッダ情報を転送し、 （ｂ）１つまたはそれ以上のエラー状態が生じているか
    を判定するためにヘッダ情報の転送を監視し、 （ｃ）もし、前記１つまたはそれ以上のエラー状態が生
    じなかったならば、前記バスが前記第２の情報位相にあ
    り、前記第１の情報位相から前記第２の情報位相へと移
    行していることを指示する第２のコントロール信号を１
    つまたはそれ以上のコントロールラインに付与し、前記
    イニシエータから前記ターゲットへと前記バスを介して
    データ情報を転送し、 （ｄ）前記バスが前記第３の情報位相にあり、（ｉ）前
    記１つまたはそれ以上のエラー状態が生じた場合には前
    記第１の情報位相から、または（ii）前記１つまたはそ
    れ以上のエラー状態が生じなかった場合には前記第２の
    情報位相から、前記第３の情報位相へと移行しているこ
    とを指示する第３のコントロール信号を１つまたはそれ
    以上のコントロールラインに付与し、 （ｅ）前記１つまたはそれ以上のエラー状態が生じなか
    ったときには、前記第１のコントロール信号を付与し、
    次に、前記第２のコントロール信号を付与し、次いで前
    記第３のコントロールを付与するという順番でのみコン
    トロール信号を１つまたはそれ以上コントロールライン
    に付与することにより、情報転送位相中における少なく
    とも２つの装置間での情報転送のすべてが、常に、前記
    １つまたはそれ以上のエラー状態が生じなかったときに
    は、イニシエータからターゲットへとヘッダ情報が転送
    され、それから、イニシエータからターゲットへとデー
    タ情報が転送され、次いでターゲットからイニシエータ
    へとステータス情報が転送されるという順番でのみ行わ
    れるようにし、 （ｆ）前記１つまたはそれ以上のエラー状態が生じたと
    きには、前記第１のコントロール信号を付与し、次に、
    前記第３のコントロールを付与するという順番でのみコ
    ントロール信号を１つまたはそれ以上のコントロールラ
    インに付与することにより、情報転送位相中における少
    なくとも２つの装置間での情報転送のすべてが、常に、
    前記１つまたはそれ以上のエラー状態が生じたときに
    は、イニシエータからターゲットへとヘッダ情報が転送
    され、それから、ターゲットからイニシエータへとステ
    ータス情報が転送されるという順番でのみ行われるよう
    にし、 ステップ（ｅ）および（ｆ）における位相移行の順番は
    イニシエータおよびターゲットの構成および情報転送の
    型とは無関係であるようにする、 ことを特徴とする方法。
  3. 【請求項３】システムバスおよび該システムバスに結合
    された２つまたはそれ以上の装置を備えており、前記装
    置のうちの一方の装置は、イニシエータであり、他方の
    装置は、ターゲットであり、前記バスは、別々のデータ
    およびコントロールラインを備えていて、前記イニシエ
    ータと前記ターゲットとの間での情報転送を許す情報位
    相を含むバス位相のシーケンスに従って作動し、前記情
    報位相は、前記イニシエータから前記ターゲットへと前
    記バスを介してのヘッダ情報の転送を許す第１の情報位
    相と、前記イニシエータから前記ターゲットへと前記バ
    スを介してのデータ情報の転送を許す第２の情報位相
    と、前記ターゲットから前記イニシエータへと前記バス
    を介してのステータス情報の転送を許す第３の情報位相
    とからなるようなコンピュータシステムにおいて、前記
    イニシエータは、 （ａ）前記バスのコントロールラインのうちの１つまた
    はそれ以上のコントロールラインに結合され、前記バス
    が前記第１の情報位相にあることを指示する第１のコン
    トロール信号と、前記バスが前記第１の情報位相から前
    記第２の情報位相へと移行したことを指示する第２のコ
    ントロール信号と、前記バスが前記第２の情報位相から
    前記第３の情報位相へと移行したことを指示する第３の
    コントロール信号とを含む、前記ターゲットから１つま
    たはそれ以上のコントロールラインを介して送信される
    情報位相コントロール信号を受信する情報位相コントロ
    ール信号レシーバと、 （ｂ）前記バスのデータラインに結合され、前記第１の
    情報位相中にヘッダ情報を前記ターゲットへと送信し、
    前記第２の情報位相中にデータ情報を前記ターゲットへ
    と送信する情報トランスミッタと、 （ｃ）前記バスのデータラインに結合され、前記第３の
    情報位相中にステータス情報を前記ターゲットから受信
    するステータスレシーバと、 を備えており、前記ターゲットは、 （ａ）前記バスの前記コントロールラインのうちの１つ
    またはそれ以上のコントロールラインに結合され、前記
    バスが前記第１の情報位相にあることを指示する第１の
    コントロール信号と、前記バスが前記第１の情報位相か
    ら前記第２の情報位相へと移行したことを指示する第２
    のコントロール信号と、前記バスが前記第２の情報位相
    から前記第３の情報位相へと移行したことを指示する第
    ３のコントロール信号とを含む、前記イニシエータへ前
    記１つまたはそれ以上のコントロールラインを介して送
    信される情報位相コントロール信号を発生する情報位相
    コントロール信号ジェネレータと、 （ｂ）前記バスのデータラインに結合され、前記第１の
    情報位相中に前記イニシエータからヘッダ情報を受信
    し、前記第２の情報位相中に前記イニシエータからデー
    タ情報を受信する情報レシーバと、 （ｃ）前記バスのデータラインに結合され、前記第３の
    情報位相中に前記ターゲットから前記イニシエータへと
    ステータス情報を送信するステータストランスミッタ
    と、 を備えており、 （ｄ）前記情報位相コントロール信号ジェネレータは、
    情報位相移行の一定の所定の順番に従って、情報位相コ
    ントロール信号の発生を制御して、前記情報転送位相中
    の前記イニシエータと前記ターゲットとの間での情報の
    転送のすべてが、常に、ヘッダ情報が前記イニシエータ
    から前記ターゲットへと転送され、それから、データ情
    報が前記イニシエータから前記ターゲットへと転送さ
    れ、次いで、ステータス情報が前記ターゲットから前記
    イニシエータへと転送されるような順番でのみ行われ、
    前記順番が前記イニシエータおよびターゲットの構成お
    よび情報転送の型とは無関係であるようにする情報位相
    移行信号ジェネレータからなる、 ことを特徴とするコンピュータシステム。
  4. 【請求項４】システムバスおよび該システムバスに結合
    された２つまたはそれ以上の装置を備えており、前記装
    置のうちの一方の装置は、イニシエータであり、他方の
    装置は、ターゲットであり、前記バスは、別々のデータ
    およびコントロールラインを備えていて、前記イニシエ
    ータと前記ターゲットとの間での情報転送を許す選択位
    相および情報位相を含むバス位相のシーケンスに従って
    作動し、前記選択位相は、前記イニシエータから前記タ
    ーゲットへのイニシエータIDおよびターゲットID情報の
    転送を含み、前記情報位相は、前記イニシエータから前
    記ターゲットへと前記バスを介してのヘッダ情報の転送
    を許す第１の情報位相と、前記イニシエータから前記タ
    ーゲットへと前記バスを介してのデータ情報の転送を許
    す第２の情報位相と、前記ターゲットから前記イニシエ
    ータへと前記バスを介してのステータス情報の転送を許
    す第３の情報位相とからなるようなコンピュータシステ
    ムにおいて、前記イニシエータは、 （ａ）前記バスのコントロールラインのうちの１つまた
    はそれ以上のコントロールラインに結合され、前記バス
    が前記第１の情報位相にあることを指示する第１のコン
    トロール信号と、前記バスが前記第２の情報位相へと移
    行したことを指示する第２のコントロール信号と、前記
    バスが前記第３の情報位相へと移行したことを指示する
    第３のコントロール信号とを含む、前記ターゲットから
    １つまたはそれ以上のコントロールラインを介して送信
    される情報位相コントロール信号を受信する情報位相コ
    ントロール信号レシーバと、 （ｂ）前記バスのデータラインに結合され、前記第１の
    情報位相中にヘッダ情報を前記ターゲットへと送信し、
    前記第２の情報位相中にデータ情報を前記ターゲットへ
    と送信する情報トランスミッタと、 （ｃ）前記バスのデータラインに結合され、前記第３の
    情報位相中にステータス情報を前記ターゲットから受信
    するステータスレシーバと、 を備えており、前記ターゲットは、 （ａ）前記バスの前記コントロールラインのうちの１つ
    またはそれ以上のコントロールラインに結合され、前記
    バスが前記第１の情報位相にあることを指示する第１の
    コントロール信号と、前記バスが前記第２の情報位相へ
    と移行したことを指示する第２のコントロール信号と、
    前記バスが前記第３の情報位相へと移行したことを指示
    する第３のコントロール信号とを含む、前記イニシエー
    タへ前記１つまたはそれ以上のコントロールラインを介
    して送信される情報位相コントロール信号を発生する情
    報位相コントロール信号ジェネレータと、 （ｂ）前記バスのデータラインに結合され、前記第１の
    情報位相中に前記イニシエータからヘッダ情報を受信
    し、前記第２の情報位相中に前記イニシエータからデー
    タ情報を受信する情報レシーバと、 （ｃ）前記バスのデータラインに結合され、前記第３の
    情報位相中に前記ターゲットから前記イニシエータへと
    ステータス情報を送信するステータストランスミッタ
    と、 （ｄ）前記情報レシーバに結合され、前記第１の情報位
    相中にヘッダ情報の一部として受信したイニシエータID
    を、選択位相中に受信したイニシエータIDと比較し、且
    つ前記第１の情報位相中にヘッダ情報の一部として受信
    したターゲットIDを、前記選択位相中に受信したターゲ
    ットIDと比較して、１つまたはそれ以上のエラー状態が
    生じたかを判定するコンパレータと、 を備えており、 （ｄ）前記情報位相コントロール信号ジェネレータは、
    前記コンパレータの前記判定に応答して、情報位相コン
    トロール信号を発生し、 （ｉ）もし、１つまたはそれ以上のエラー状態が生じな
    かった場合には、前記情報転送位相中に前記イニシエー
    タと前記ターゲットとの間での情報転送は、常に、ヘッ
    ダ情報が前記イニシエータから前記ターゲットへと転送
    され、それから、データ情報が前記イニシエータから前
    記ターゲットへと転送され、次いで、ステータス情報が
    前記ターゲットから前記イニシエータへと転送されるよ
    うな順番でのみ行われるようにし、また、 （ii）もし、１つまたはそれ以上のエラー状態が生じた
    場合には、前記情報転送位相中に前記イニシエータと前
    記ターゲットとの間での情報転送は、ヘッダ情報が前記
    イニシエータから前記ターゲットへと転送され、それか
    ら、ステータス情報が前記ターゲットから前記イニシエ
    ータへと転送されるような順番でのみ行われるように
    し、 前記（ｉ）および（ii）における位相移行の順番は、前
    記イニシエータおよび前記ターゲットの構成および情報
    転送の型と無関係であるようにする、 ことを特徴とするコンピュータシステム。
  5. 【請求項５】共通並列バスに結合するイニシエータ装置
    であって、前記バスには、ターゲット装置が結合され、
    前記バスは、別々のデータおよびコントロールラインを
    有し、前記イニシエータ装置と前記ターゲット装置との
    間での情報転送を許す情報位相を含むバス位相のシーケ
    ンスに従って作動し、前記情報位相は、前記バスを介し
    てのヘッダ情報の転送を許す第１の情報位相と、前記バ
    スを介してのデータ情報の転送を許す第２の情報位相
    と、前記バスを介してのステータス情報の転送を許す第
    ３の情報位相とからなるようなイニシエータ装置におい
    て、 （ａ）前記バスのコントロールラインのうちの１つまた
    はそれ以上のコントロールラインに結合され、前記バス
    が前記第１の情報位相にあることを指示する第１のコン
    トロール信号と、前記バスが前記第１の情報位相から前
    記第２の情報位相へと移行したことを指示する第２のコ
    ントロール信号と、前記バスが前記第２に情報位相から
    前記第３の情報位相へと移行したことを指示する第３の
    コントロール信号とを含む、前記ターゲット装置から前
    記イニシエータ装置へと１つまたはそれ以上のコントロ
    ールラインを介して送信される情報位相コントロール信
    号を受信する情報位相コントロール信号レシーバと、 （ｂ）前記バスのデータラインに結合され、前記第１の
    情報位相中にヘッダ情報を前記ターゲット装置へと送信
    し、前記第２の情報位相中にデータ情報を前記ターゲッ
    ト装置へと送信する情報トランスミッタと、 （ｃ）前記バスのデータラインに結合され、前記第３の
    情報位相中にステータス情報を前記ターゲット装置から
    受信するステータスレシーバと、 を備えており、 （ｄ）前記情報位相コントロール信号レシーバは、前記
    情報転送位相中に前記イニシエータ装置と前記ターゲッ
    ト装置との間での情報転送のすべてが、ヘッダ情報が前
    記イニシエータ装置から前記ターゲット装置へと転送さ
    れ、それから、データ情報が前記イニシエータ装置から
    前記ターゲット装置へと転送され、次いで、ステータス
    情報が前記ターゲット装置から前記イニシエータ装置へ
    と転送されるような順番でのみ行われるように、一定の
    所定の順番にて情報位相コントロール信号を受信するよ
    うに構成された信号レシーバからなり、前記順番は、前
    記イニシエータおよび前記ターゲットの構成および情報
    転送の型とは無関係とされる、 ことを特徴とするイニシエータ装置。
  6. 【請求項６】共通並列バスに結合するターゲット装置で
    あって、前記バスには、イニシエータ装置が結合され、
    前記バスは、別々のデータおよびコントロールラインを
    有し、前記イニシエータ装置と前記ターゲット装置との
    間での情報転送を許す選択位相および情報位相を含むバ
    ス位相のシーケンスに従って作動し、前記選択位相は、
    前記イニシエータから前記ターゲットへのイニシエータ
    IDおよびターゲットIDの転送を含み、前記情報位相は、
    前記バスを介してのヘッダ情報の転送を許す第１の情報
    位相と、前記バスを介してのデータ情報の転送を許す第
    ２の情報位相と、前記バスを介してのステータス情報の
    転送を許す第３の情報位相とからなるようなターゲット
    装置において、 （ａ）前記バスの前記コントロールラインのうちの１つ
    またはそれ以上のコントロールラインに結合され、前記
    バスが前記第１の情報位相にあることを指示する第１の
    コントロール信号と、前記バスが前記第２の情報位相へ
    と移行したことを指示する第２のコントロール信号と、
    前記バスが前記第３の情報位相へと移行したことを指示
    する第３のコントロール信号とを含む、前記イニシエー
    タ装置へ前記１つまたはそれ以上のコントロールライン
    を介して送信される情報位相コントロール信号を発生す
    る情報位相コントロール信号ジェネレータと、 （ｂ）前記バスのデータラインに結合され、前記第１の
    情報位相中に前記イニシエータ装置からヘッダ情報を受
    信し、前記第２の情報位相中に前記イニシエータ装置か
    らデータ情報を受信する情報レシーバと、 （ｃ）前記バスのデータラインに結合され、前記第３の
    情報位相中に前記ターゲットから前記イニシエータ装置
    へとステータス情報を送信するステータストランスミッ
    タと、 （ｄ）前記情報レシーバに結合され、前記第１の情報位
    相中にヘッダ情報の一部として受信したイニシエータID
    を、選択位相中に受信したイニシエータIDと比較し、且
    つ前記第１の情報位相中にヘッダ情報の一部として受信
    したターゲットIDを、前記選択位相中に受信したターゲ
    ットIDと比較して、１つまたはそれ以上のエラー状態が
    生じたかを判定するコンパレータと、 を備えており、 （ｄ）前記情報位相コントロール信号ジェネレータは、
    前記コンパレータの前記判定に応答して、情報位相コン
    トロール信号を発生し、 （ｉ）もし、１つまたはそれ以上のエラー状態が生じな
    かった場合には、前記情報転送位相中に前記イニシエー
    タ装置と前記ターゲット装置との間での情報転送は、常
    に、ヘッダ情報が前記イニシエータ装置から前記ターゲ
    ット装置へと転送され、それから、データ情報が前記イ
    ニシエータ装置から前記ターゲット装置へと転送され、
    次いで、ステータス情報が前記ターゲット装置から前記
    イニシエータ装置へと転送されるような順番でのみ行わ
    れるようにし、また、 （ii）もし、１つまたはそれ以上のエラー状態が生じた
    場合には、前記情報転送位相中に前記イニシエータ装置
    と前記ターゲット装置との間での情報転送は、ヘッダ情
    報が前記イニシエータ装置から前記ターゲット装置へと
    転送され、それから、ステータス情報が前記ターゲット
    装置から前記イニシエータ装置へと転送されるような順
    番でのみ行われるようにし、 前記（ｉ）および（ii）における位相移行の順番は、前
    記イニシエータおよび前記ターゲットの構成および情報
    転送の型と無関係であるようにする、 ことを特徴とするターゲット装置。
  7. 【請求項７】共通並列バスに結合するターゲット装置で
    あって、前記バスには、イニシエータ装置が結合され、
    前記バスは、別々のデータおよびコントロールラインを
    有し、前記イニシエータ装置と前記ターゲット装置との
    間での情報転送を許す情報位相を含むバス位相のシーケ
    ンスに従って作動し、前記情報位相は、前記バスを介し
    てのヘッダ情報の転送を許す第１の情報位相と、前記バ
    スを介してのデータ情報の転送を許す第２の情報位相
    と、前記バスを介してのステータス情報の転送を許す第
    ３の情報位相とからなるようなターゲット装置におい
    て、 （ａ）前記バスが前記第１の情報位相にあることを指示
    する第１のコントロール信号を１つまたはそれ以上のコ
    ントロールラインに付与する手段と、 （ｂ）前記バスが前記第１の情報位相にあることに応答
    して前記イニシエータ装置から前記バスを介してヘッダ
    情報を受信する手段と、 （ｃ）前記バスが前記第２の情報位相にあり、前記第１
    の情報位相から移行していることを示す第２のコントロ
    ール信号を１つまたはそれ以上のコントロールラインに
    付与する手段と、 （ｄ）前記バスが前記第２の情報位相にあることに応答
    して前記イニシエータ装置から前記バスを介してデータ
    情報を受信する手段と、 （ｅ）前記バスが前記第３の情報位相にあり、前記第２
    の情報位相から前記第３の情報位相へと移行されている
    ことを指示する第３のコントロール信号を１つまたはそ
    れ以上のコントロールラインに付与する手段と、 （ｆ）前記バスが前記第３の情報位相にあることに応答
    して前記ターゲット装置から前記イニシエータ装置へと
    前記バスを介してステータス情報を転送する手段と、 （ｇ）前記第１のコントロール信号を付与する手段、前
    記第２のコントロール信号を付与する手段および前記第
    ３のコントロール信号を付与する手段を、情報位相移行
    の一定の所定の順番に従って制御し、前記情報転送位相
    中における前記ターゲット装置と前記イニシエータ装置
    との間での情報転送のすべてが、常に、ヘッダ情報が前
    記イニシエータ装置から前記ターゲット装置へと転送さ
    れ、それから、データ情報が前記イニシエータ装置から
    前記ターゲット装置へと転送され、次いで、ステータス
    情報が前記ターゲット装置かた前記イニシエータ装置へ
    と転送されるような順番でのみ行われるようにし、前記
    順番が前記イニシエータ装置および前記ターゲット装置
    の構成および情報転送の型とは無関係であるようにする
    手段と、 を備えることを特徴とするターゲット装置。
  8. 【請求項８】前記第１、第２および第３のコントロール
    信号のバスへの付与は、前記ターゲットによって行われ
    る請求項（１）または（２）記載の方法。
  9. 【請求項９】前記バスが前記第３の情報位相にあると
    き、前記ステータス情報は、 （ａ）もし、データ情報が前記第２の情報位相中に転送
    され、エラーが検出されない場合には、ACK信号、また
    は、 （ｂ）もし、データ情報が前記第２の情報位相中に転送
    され、エラーが検出される場合には、NAK信号、 を含む請求項（１）または（２）記載の方法。
  10. 【請求項１０】前記バスが前記第１の情報位相にあると
    き、 （ａ）期待宛先IDおよび期待転送元IDを有するターゲッ
    トへ宛先IDおよび転送元IDを転送し、 （ｂ）前記転送された宛先IDを前記期待宛先IDと比較
    し、前記転送された転送元IDを前記期待転送元IDと比較
    する、 請求項（１）記載の方法。
  11. 【請求項１１】前記転送される宛先IDおよび転送元ID
    は、ヘッダ情報の一部として転送される請求項（10）記
    載の方法。
  12. 【請求項１２】前記ヘッダ情報は、７バイトフォーマッ
    トからなる請求項（１）または（２）記載の方法。
  13. 【請求項１３】前記ヘッダ情報は、前記第２の情報位相
    にて転送される情報バイトの量を指定する数である請求
    項（１）または（２）記載の方法。
  14. 【請求項１４】前記第２の情報位相にて転送される情報
    バイトの量を指定する前記数は、２バイトフォーマット
    にて構成される請求項（13）記載の方法。
  15. 【請求項１５】前記ヘッダ情報は、データリンクオペレ
    ーションコードを含む請求項（１）または（２）記載の
    方法。
  16. 【請求項１６】前記ヘッダ情報は、REQ/ACKオフセット
    を含む請求項（１）または（２）記載の方法。
  17. 【請求項１７】前記ヘッダ情報は、宛先ID情報を含む請
    求項（１）または（２）記載の方法。
  18. 【請求項１８】前記ヘッダ情報は、転送元ID情報を含む
    請求項（１）または（２）記載の方法。
  19. 【請求項１９】前記ヘッダ情報は、検査合計を含む請求
    項（１）または（２）記載の方法。
  20. 【請求項２０】前記ヘッダ情報は、 （ａ）データリンクオペレーションコードと、 （ｂ）REQ/ACKオフセットと、 （ｃ）宛先ID情報と、 （ｄ）転送元ID情報と、 （ｅ）前記第２の情報位相において転送される前記デー
    タ情報の一部を構成する情報バイトの量を指定する数
    と、 （ｆ）検査合計と、 を含む請求項（１）または（２）記載の方法。
  21. 【請求項２１】前記ステータス情報は、オペレーション
    コードを含む請求項（１）または（２）記載の方法。
  22. 【請求項２２】前記データ情報は、オペレーションコー
    ドを含む請求項（１）または（２）記載の方法。
  23. 【請求項２３】前記データ情報は、フラグバイトを含む
    請求項（１）または（２）記載の方法。
  24. 【請求項２４】前記データ情報は、１つまたはそれ以上
    の情報バイトを含む請求項（１）または（２）記載の方
    法。
  25. 【請求項２５】前記データ情報は、検査合計を含む請求
    項（１）または（２）記載の方法。
  26. 【請求項２６】前記データ情報は、 （ａ）オペレーションコードと、 （ｂ）フラグバイトと、 （ｃ）１つまたはそれ以上の情報バイトと、 （ｄ）検査合計と、 を含む請求項（１）または（２）記載の方法。
  27. 【請求項２７】前記ターゲットは、第１の状態マシンを
    備え、該状態マシンは、前記バスの前記第１、第２およ
    び第３の情報位相に対応する状態を含む請求項（１）ま
    たは（２）記載の方法。
  28. 【請求項２８】前記イニシエータは、第１の状態マシン
    を備え、該状態マシンは、前記バスの前記第１、第２お
    よび第３の情報位相に対応する状態を含む請求項（１）
    または（２）記載の方法。
  29. 【請求項２９】前記第１の状態マシンは、第２の状態マ
    シンをイネーブルし、該第２の状態マシンは、前記バス
    を介しての情報の転送のための前記イニシエータの準備
    を制御する請求項（27）記載の方法。
  30. 【請求項３０】前記第１の状態マシンは、第２の状態マ
    シンをイネーブルし、該第２の状態マシンは、前記バス
    を介しての情報の転送のための前記イニシエータの準備
    を制御する請求項（28）記載の方法。
  31. 【請求項３１】前記第１の状態マシンは、第３の状態マ
    シンをイネーブルし、該第３の状態マシンは、前記第１
    および第２の情報位相における情報の受信および前記第
    ３の情報位相における情報の送信での前記ターゲットの
    動作を制御する請求項（27）記載の方法。
  32. 【請求項３２】前記第１の状態マシンは、第３の状態マ
    シンをイネーブルし、該第３の状態マシンは、前記第１
    および第２の情報位相における情報の送信および前記第
    ３の情報位相における情報の受信での前記イニシエータ
    の動作を制御する請求項（28）記載の方法。
  33. 【請求項３３】前記第１の状態マシンは、さらに、第３
    の状態マシンをイネーブルし、該第３の状態マシンは、
    前記第１および第２の情報位相における情報の受信およ
    び前記第３の情報位相における情報の送信での前記ター
    ゲットの動作を制御する請求項（29）記載の方法。
  34. 【請求項３４】前記第１の状態マシンは、さらに、第３
    の状態マシンをイネーブルし、該第３の状態マシンは、
    前記第１および第２の情報位相における情報の送信およ
    び前記第３の情報位相における情報の受信での前記イニ
    シエータの動作を制御する請求項（30）記載の方法。
  35. 【請求項３５】前記バスが前記第１の情報位相にあると
    き、 （ａ）前記イニシエータから第１の値を、第２の値を関
    連して有するターゲットへ転送し、 （ｂ）前記第１の値を前記第２の値と比較し、 （ｃ）情報転送のためのREQ/ACKオフセット値として前
    記第１の値および第２の値のうちの小さい方の値を選択
    する、 請求項（１）または（２）記載の方法。
  36. 【請求項３６】前記第１の値は、前記イニシエータの最
    大REQ/ACKオフセット値である請求項（35）記載の方
    法。
  37. 【請求項３７】前記第２の値は、前記ターゲットにおけ
    るバッファのサイズに対応する請求項（35）記載の方
    法。
  38. 【請求項３８】前記第１の値は、前記ヘッダ情報の一部
    を構成する請求項（35）記載の方法。
  39. 【請求項３９】前記データ情報は、コマンド情報を含む
    請求項（１）または（２）記載の方法。
  40. 【請求項４０】前記バスが前記第１の情報位相にあると
    き、期待宛先IDおよび期待転送元IDを有するターゲット
    へ宛先IDおよび転送元IDを転送し、前記ヘッダ情報の転
    送を監視するステップは、前記転送される宛先IDを前記
    期待宛先IDと比較し、前記転送される転送元IDを前記期
    待転送元IDと比較することを含む請求項（２）記載の方
    法。
  41. 【請求項４１】前記ターゲット装置は、さらに、前記情
    報レシーバに結合され、前記第１の情報位相中にヘッダ
    情報の一部として受信された転送元IDを期待転送元IDと
    比較し、前記第１の情報位相中にヘッダ情報の一部とし
    て受信される宛先IDを期待宛先IDと比較するコンパレー
    タを備える請求項（３）記載のコンピュータシステム。
  42. 【請求項４２】前記制御信号ジェネレータは、少なくと
    も第１、第２および第３の状態を有する第１の状態マシ
    ンを備え、前記第１のコントロール信号の発生は、前記
    第１の状態マシンが前記第１の状態にあることに応答し
    て行われ、前記第２のコントロール信号の発生は、前記
    第１の状態マシンが前記第２の状態にあることに応答し
    て行われ、前記第３のコントロール信号の発生は、前記
    第１の状態マシンが前記第１の状態にあることに応答し
    て行われる、 請求項（３）または（４）記載のコンピュータシステ
    ム。
  43. 【請求項４３】前記ステータストランスミッタは、前記
    第１の状態マシンに応答して、前記第１の状態マシンが
    前記第３の状態にあるとき、ステータス情報を送信する
    ようにされている請求項（42）記載のコンピュータシス
    テム。
  44. 【請求項４４】前記情報レシーバは、前記状態マシンに
    応答して、前記状態マシンが前記第１および第２の状態
    にあるとき、ヘッダ情報およびデータ情報を受信するよ
    うにされている請求項（42）記載のコンピュータシステ
    ム。
  45. 【請求項４５】前記ヘッダ情報は、データリンクオペレ
    ーションコードを含む請求項（３）または（４）記載の
    コンピュータシステム。
  46. 【請求項４６】前記ヘッダ情報は、REQ/ACKオフセット
    を含む請求項（３）または（４）記載のコンピュータシ
    ステム。
  47. 【請求項４７】前記ヘッダ情報は、宛先ID情報を含む請
    求項（３）または（４）記載のコンピュータシステム。
  48. 【請求項４８】前記ヘッダ情報は、転送元ID情報を含む
    請求項（３）または（４）記載のコンピュータシステ
    ム。
  49. 【請求項４９】前記ヘッダ情報は、前記第２の情報位相
    にて転送されるデータ情報の一部を構成する情報バイト
    の量を指定する数を含む請求項（３）または（４）記載
    のコンピュータシステム。
  50. 【請求項５０】前記ヘッダ情報は、検査合計を含む請求
    項（３）または（４）記載のコンピュータシステム。
  51. 【請求項５１】前記ヘッダ情報は、 （ａ）データリンクオペレーションコードと、 （ｂ）REQ/ACKオフセットと、 （ｃ）宛先ID情報と、 （ｄ）転送元ID情報と、 （ｅ）前記第２の情報位相において転送される前記デー
    タ情報の一部を構成する情報バイト量を指定する数と、 （ｆ）検査合計と、 を含む請求項（３）または（４）記載のコンピュータシ
    ステム。
  52. 【請求項５２】前記データ情報は、オペレーションコー
    ドを含む請求項（３）または（４）記載のコンピュータ
    システム。
  53. 【請求項５３】前記データ情報は、フラグバイトを含む
    請求項（３）または（４）記載のコンピュータシステ
    ム。
  54. 【請求項５４】前記データ情報は、１つまたはそれ以上
    の情報バイトを含む請求項（３）または（４）記載のコ
    ンピュータシステム。
  55. 【請求項５５】前記データ情報は、検査合計を含む請求
    項（３）または（４）記載のコンピュータシステム。
  56. 【請求項５６】前記データ情報は、 （ａ）オペレーションコードと、 （ｂ）フラグバイトと、 （ｃ）１つまたはそれ以上の情報バイトと、 （ｄ）検査合計と、 を含む請求項（３）または（４）記載のコンピュータシ
    ステム。
  57. 【請求項５７】前記データ情報は、コマンド情報を含む
    請求項（３）または（４）記載のコンピュータシステ
    ム。
  58. 【請求項５８】前記ターゲットは、マスストレージ装置
    を備える請求項（３）または（４）記載のコンピュータ
    システム。
  59. 【請求項５９】前記ターゲット装置は、インターフェイ
    スを備える請求項（３）または（４）記載のコンピュー
    タシステム。
  60. 【請求項６０】前記ターゲット装置は、さらに、前記情
    報レシーバに結合され、（ｉ）前記イニシエータ装置か
    ら受信される第１の値、および（ii）前記ターゲット装
    置のためのREQ/ACKオフセットとしてそのターゲット装
    置に関連付けられた第２の値のうちの小さい方の値を、
    選択するためのREQ/ACKオフセットセレクタを備える請
    求項（３）または（４）記載のコンピュータシステム。
  61. 【請求項６１】前記第１の値は、前記イニシエータ装置
    の最大REQ/ACKオフセット値である請求項（60）記載の
    コンピュータシステム。
  62. 【請求項６２】前記第２の値は、前記ターゲット装置に
    おけるバッファのサイズに対応する請求項（60）または
    （61）記載のコンピュータシステム。
  63. 【請求項６３】前記第１の値は、前記ヘッダ情報の一部
    を構成する請求項（４）または（60）記載のコンピュー
    タシステム。
  64. 【請求項６４】前記コントロール信号レシーバは、少な
    くとも第１、第２および第３の状態を有する第１の状態
    マシンを備え、該第１の状態マシンは、前記ターゲット
    装置から受信される前記第１のコントロール信号に応答
    して第１の状態にあり、前記ターゲット装置から受信さ
    れる前記第２のコントロール信号に応答して前記第２の
    状態にあり、前記ターゲット装置から受信される前記第
    ３のコントロール信号に応答して前記第３の状態にある
    請求項（３）または（４）記載のコンピュータシステ
    ム。
  65. 【請求項６５】前記情報トランスミッタは、前記第１の
    状態マシンに応答して、前記第１の状態マシンが前記第
    １の状態にあるときにヘッダ情報を送信し、前記第１の
    状態マシンが前記第２の状態にあるときにデータ情報を
    送信するようになっている請求項（64）記載のコンピュ
    ータシステム。
  66. 【請求項６６】前記ステータスレシーバは、前記状態マ
    シンに応答して、前記状態マシンが前記第３の状態にあ
    るときに前記ステータス情報を受信するようにされてい
    る請求項（64）記載のコンピュータシステム。
  67. 【請求項６７】前記イニシエータ装置は、マスストレー
    ジ装置を備える請求項（３）または（４）記載のコンピ
    ュータシステム。
  68. 【請求項６８】前記イニシエータ装置は、インターフェ
    イスを備える請求項（３）または（４）記載のコンピュ
    ータシステム。
JP1118511A 1988-05-11 1989-05-11 位相変換のための原子シーケンス Expired - Fee Related JPH0682349B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US19265988A 1988-05-11 1988-05-11
US192659 1988-05-11

Publications (2)

Publication Number Publication Date
JPH0223453A JPH0223453A (ja) 1990-01-25
JPH0682349B2 true JPH0682349B2 (ja) 1994-10-19

Family

ID=22710551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1118511A Expired - Fee Related JPH0682349B2 (ja) 1988-05-11 1989-05-11 位相変換のための原子シーケンス

Country Status (5)

Country Link
US (1) US5287463A (ja)
EP (1) EP0341710B1 (ja)
JP (1) JPH0682349B2 (ja)
CA (1) CA1320767C (ja)
DE (1) DE68926725T2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5850573A (en) * 1990-08-16 1998-12-15 Canon Kabushiki Kaisha Control method for peripheral device in host computer connectable to a plurality of peripheral devices
US5276900A (en) * 1990-12-14 1994-01-04 Stream Computers Master connected to common bus providing synchronous, contiguous time periods having an instruction followed by data from different time period not immediately contiguous thereto
US5655147A (en) * 1991-02-28 1997-08-05 Adaptec, Inc. SCSI host adapter integrated circuit utilizing a sequencer circuit to control at least one non-data SCSI phase without use of any processor
IL100127A0 (en) * 1991-03-11 1992-08-18 Future Domain Corp Scsi controller
US5659690A (en) * 1992-10-15 1997-08-19 Adaptec, Inc. Programmably configurable host adapter integrated circuit including a RISC processor
US5553308A (en) * 1993-03-05 1996-09-03 Alcatel Network Systems, Inc. Serial communication format and methodology
CA2116826C (en) * 1993-03-11 1998-11-24 Timothy J. Sullivan Data processing system using a non-multiplexed, asynchronous address/data bus system
CA2115731C (en) * 1993-05-17 2000-01-25 Mikiel Loyal Larson Dynamically programmable bus arbiter with provisions for historical feedback and error detection and correction
US5634081A (en) * 1994-03-01 1997-05-27 Adaptec, Inc. System for starting and completing a data transfer for a subsequently received autotransfer command after receiving a first SCSI data transfer command that is not autotransfer
US5729719A (en) * 1994-09-07 1998-03-17 Adaptec, Inc. Synchronization circuit for clocked signals of similar frequencies
US5613076A (en) * 1994-11-30 1997-03-18 Unisys Corporation System and method for providing uniform access to a SCSI bus by altering the arbitration phase associated with the SCSI bus
US5784390A (en) * 1995-06-19 1998-07-21 Seagate Technology, Inc. Fast AtA-compatible drive interface with error detection and/or error correction
US7072380B2 (en) * 1995-06-30 2006-07-04 Interdigital Technology Corporation Apparatus for initial power control for spread-spectrum communications
US6697350B2 (en) 1995-06-30 2004-02-24 Interdigital Technology Corporation Adaptive vector correlator for spread-spectrum communications
ZA965340B (en) * 1995-06-30 1997-01-27 Interdigital Tech Corp Code division multiple access (cdma) communication system
US7123600B2 (en) * 1995-06-30 2006-10-17 Interdigital Technology Corporation Initial power control for spread-spectrum communications
US7929498B2 (en) * 1995-06-30 2011-04-19 Interdigital Technology Corporation Adaptive forward power control and adaptive reverse power control for spread-spectrum communications
US6885652B1 (en) * 1995-06-30 2005-04-26 Interdigital Technology Corporation Code division multiple access (CDMA) communication system
US6816473B2 (en) 1995-06-30 2004-11-09 Interdigital Technology Corporation Method for adaptive forward power control for spread-spectrum communications
US6788662B2 (en) 1995-06-30 2004-09-07 Interdigital Technology Corporation Method for adaptive reverse power control for spread-spectrum communications
US7020111B2 (en) * 1996-06-27 2006-03-28 Interdigital Technology Corporation System for using rapid acquisition spreading codes for spread-spectrum communications
US6940840B2 (en) 1995-06-30 2005-09-06 Interdigital Technology Corporation Apparatus for adaptive reverse power control for spread-spectrum communications
US5754803A (en) 1996-06-27 1998-05-19 Interdigital Technology Corporation Parallel packetized intermodule arbitrated high speed control and data bus
US6240474B1 (en) * 1997-09-16 2001-05-29 International Business Machines Corporation Pipelined read transfers
US20020051434A1 (en) * 1997-10-23 2002-05-02 Ozluturk Fatih M. Method for using rapid acquisition spreading codes for spread-spectrum communications
US6134617A (en) * 1998-04-03 2000-10-17 Lsi Logic Corporation Method and apparatus for managing access to a loop in a data processing system
US7047327B1 (en) 2000-12-20 2006-05-16 Adaptec, Inc. Method and structure for supporting flow control by a SCSI initiator during the data out phase of the packetized SCSI protocol
US6769037B1 (en) 2000-12-20 2004-07-27 Adaptec, Inc. Method and system for flow control during the data out phase of the packetized SCSI protocol
US6728815B1 (en) 2000-12-20 2004-04-27 Adaptec, Inc. Method and structure for supporting data streaming by a SCSI target during the data in phase of the packetized SCSI protocol
US6745260B1 (en) 2000-12-20 2004-06-01 Adaptec, Inc. Method and system for data streaming during the data in phase of the packetized SCSI protocol
US6842798B1 (en) 2000-12-20 2005-01-11 Adaptec, Inc. Method and structure for supporting flow control by a SCSI target during the data out phase of the packetized SCSI protocol
US6826646B1 (en) * 2000-12-20 2004-11-30 Adaptec, Inc. Method and structure for supporting data streaming by a SCSI initiator during the data in phase of the packetized SCSI protocol
US6766479B2 (en) * 2001-02-28 2004-07-20 Stratus Technologies Bermuda, Ltd. Apparatus and methods for identifying bus protocol violations
US6801975B1 (en) * 2001-12-05 2004-10-05 Adaptec, Inc. Parallel SCSI host adapter and method for fast capture of shadow state data
US6895709B1 (en) * 2002-04-30 2005-05-24 Gary L. Krien Portable seat and platform support
US7129753B2 (en) * 2004-05-26 2006-10-31 Infineon Technologies Ag Chip to chip interface
US7376809B2 (en) * 2005-03-09 2008-05-20 International Business Machines Corporation Systems and methods for multi-frame control blocks
CN100373361C (zh) * 2006-03-14 2008-03-05 杭州华三通信技术有限公司 外设lpc总线接口时序转换方法、装置及输入输出系统
US8266488B2 (en) * 2007-03-26 2012-09-11 Marvell Israel (MIL) Ltd. Encoding and decoding systems with header and data transmission success indication
GB201507495D0 (en) * 2015-04-30 2015-06-17 Cooper Technologies Co Bus network terminator

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4205200A (en) * 1977-10-04 1980-05-27 Ncr Corporation Digital communications system utilizing controllable field size
US4225919A (en) * 1978-06-30 1980-09-30 Motorola, Inc. Advanced data link controller
US4354229A (en) * 1980-03-10 1982-10-12 International Business Machines Corporation Loop initialization mechanism for a peer-to-peer communication system
US4390944A (en) * 1980-05-13 1983-06-28 Bti Computer Systems System for controlling access to a common bus in a computer system
US4453211A (en) * 1981-04-28 1984-06-05 Formation, Inc. System bus for an emulated multichannel system
US4574362A (en) * 1982-04-12 1986-03-04 Tektronix, Inc. Block mode digital signal conditioning method and apparatus
US4590468A (en) * 1983-03-10 1986-05-20 Western Digital Corporation Token access controller protocol and architecture
US4766536A (en) * 1984-04-19 1988-08-23 Rational Computer bus apparatus with distributed arbitration
US4769818A (en) * 1984-05-30 1988-09-06 Canadian Patents And Development Limited-Societe Canadienne Des Brevets Et D'exploitation Limitee Method and apparatus for coding digital data to permit correction of one or two incorrect data packets (bytes)
US4688168A (en) * 1984-08-23 1987-08-18 Picker International Inc. High speed data transfer method and apparatus
US4715045A (en) * 1984-09-13 1987-12-22 Gridcomm, Inc. System protocol for composite shift keying communication system
US4716525A (en) * 1985-04-15 1987-12-29 Concurrent Computer Corporation Peripheral controller for coupling data buses having different protocol and transfer rates
US4908749A (en) * 1985-11-15 1990-03-13 Data General Corporation System for controlling access to computer bus having address phase and data phase by prolonging the generation of request signal
US4783705A (en) * 1986-02-27 1988-11-08 Quantum Corporation High capacity disk file with embedded sector servo and SCSI interface
JPS62271033A (ja) * 1986-05-19 1987-11-25 Nec Corp デ−タ転送処理装置
US4821170A (en) * 1987-04-17 1989-04-11 Tandem Computers Incorporated Input/output system for multiprocessors
US4839793A (en) * 1987-07-01 1989-06-13 Baytec, Inc. Multiple computer interface
US4864532A (en) * 1987-09-21 1989-09-05 Unisys Corporation Small computer systems interface--data link processor
US4864291A (en) * 1988-06-21 1989-09-05 Tandem Computers Incorporated SCSI converter

Also Published As

Publication number Publication date
CA1320767C (en) 1993-07-27
DE68926725T2 (de) 1997-01-23
EP0341710A2 (en) 1989-11-15
EP0341710A3 (en) 1991-09-04
US5287463A (en) 1994-02-15
EP0341710B1 (en) 1996-06-26
JPH0223453A (ja) 1990-01-25
DE68926725D1 (de) 1996-08-01

Similar Documents

Publication Publication Date Title
JPH0682349B2 (ja) 位相変換のための原子シーケンス
CA1227879A (en) Buffer system for input/output portion of digital data processing system
EP0870239B1 (en) Burst-broadcasting on a peripheral component interconnect bus
US4562533A (en) Data communications system to system adapter
JPH0775016B2 (ja) データ処理システム及びデータ通信バス・システム
EP0165600A2 (en) Input/output bus for computer
US5404462A (en) Dual bus interface transfer system for central processing module
JPH05509423A (ja) 高速柔軟なソース／宛先データバースト直接メモリアクセスコントローラ
JPH0223456A (ja) データバーストの高速並列転送方法及び装置
US6477165B1 (en) Broadcast command packet protocol for SCSI interface
EP0534529A1 (en) Apparatus and method for burst data transfer
KR910007643B1 (ko) 펜디드 버스를 이용하는 인터럽트를 제공하기 위한 장치 및 방법
EP1010085B1 (en) System and method of flow control for a high speed bus
JPH05197677A (ja) 高性能非同期バスインタフェース
US5961624A (en) Connection apparatus which facilitates conflict-free interfacing between host apparatuses and one or more peripherals
US5471638A (en) Bus interface state machines with independent access to memory, processor and registers for concurrent processing of different types of requests
US5884044A (en) Dedicated DDC integrable multimode communications cell
JPS6115263A (ja) 処理装置間指令転送制御方式
EP0514080B1 (en) Transition signalling data communications
JPH0337221B2 (ja)
JPH0727501B2 (ja) 待ち行列を使用してトランザクションを発生する装置及びその方法
US20040255061A1 (en) Apparatus and method for high speed data transfer
JP2988879B2 (ja) バス変換装置
US6883042B1 (en) Method and structure for automatic SCSI command delivery using the packetized SCSI protocol
KR970011888B1 (ko) 컴퓨터 시스템용 정보 처리 시스템 및 컴퓨터 시스템내의 데이타 전송 관리 방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees