JPH0681047B2 - Ａ／ｄコンバータ内臓マイクロコンピュータ - Google Patents
Ａ／ｄコンバータ内臓マイクロコンピュータInfo
- Publication number
- JPH0681047B2 JPH0681047B2 JP63065119A JP6511988A JPH0681047B2 JP H0681047 B2 JPH0681047 B2 JP H0681047B2 JP 63065119 A JP63065119 A JP 63065119A JP 6511988 A JP6511988 A JP 6511988A JP H0681047 B2 JPH0681047 B2 JP H0681047B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- selector
- power supply
- voltage
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はA/Dコンバータ内蔵マイクロコンピュータに関
する。
する。
従来のA/Dコンバータ内蔵マイクロコンピュータは、例
えば第３図に示す如く、A/Dコンバータ３−１に専用のA
/Dコンバータ部電源端子３−５とA/Dコンバータ部グラ
ンド端子３−７を設け、基準電位端子３−４に外部基準
電位を与えて、アナログ入力端子３−６に入力された外
部アナログ電圧をA/D変換し、データ・制御線３−３を
介してCPU3−２にA/D変換されたデータを転送して必要
な処理を行なっていた。
えば第３図に示す如く、A/Dコンバータ３−１に専用のA
/Dコンバータ部電源端子３−５とA/Dコンバータ部グラ
ンド端子３−７を設け、基準電位端子３−４に外部基準
電位を与えて、アナログ入力端子３−６に入力された外
部アナログ電圧をA/D変換し、データ・制御線３−３を
介してCPU3−２にA/D変換されたデータを転送して必要
な処理を行なっていた。
上述した従来のA/Dコンバータ内蔵マイクロコンピュー
タは、アナログ入力がアナログ入力端子３−６に固定的
に接続されている為、外部のアナログ電圧しかA/D変換
することができないので、マイクロコンピュータのディ
ジタル部の電源が異常に低下した場合にも、内蔵したA/
Dコンバータで検出することはできず、誤動作を生じる
ことがあったり、誤動作を回避する対応策がとれないと
いう欠点があった。
タは、アナログ入力がアナログ入力端子３−６に固定的
に接続されている為、外部のアナログ電圧しかA/D変換
することができないので、マイクロコンピュータのディ
ジタル部の電源が異常に低下した場合にも、内蔵したA/
Dコンバータで検出することはできず、誤動作を生じる
ことがあったり、誤動作を回避する対応策がとれないと
いう欠点があった。
本発明のA/Dコンバータ内蔵マイクロコンピュータは、
通常のA/D変換となる外部からのアナログ入力電圧と、C
PUを含む処理ブロックに供給されるデジタル電源電圧と
のうちの一つを前記CPUからの制御信号によって選択す
るセレクタを設け、 該セレクタが選択した電圧をA/D変換し、その結果を前
記CPUに供給するようにしたことを特徴とする。
通常のA/D変換となる外部からのアナログ入力電圧と、C
PUを含む処理ブロックに供給されるデジタル電源電圧と
のうちの一つを前記CPUからの制御信号によって選択す
るセレクタを設け、 該セレクタが選択した電圧をA/D変換し、その結果を前
記CPUに供給するようにしたことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例である１チップマイクロ
コンピュータのブロックを示し、A/Dコンバータ１−1,
セレクタ１−2,CPU1−3,基準電位端子１−7,A/Dコンバ
ータ部電源端子１−8,A/Dコンバータ部グランド端子１
−9,アナログ入力端子１−10,デジタル部電源端子１−1
1およびデジタル部グランド端子１−12から成る。な
お、１−４はデータ・制御線、１−５はセレクタ制御
線、１−６はセレクタ出力である。
コンピュータのブロックを示し、A/Dコンバータ１−1,
セレクタ１−2,CPU1−3,基準電位端子１−7,A/Dコンバ
ータ部電源端子１−8,A/Dコンバータ部グランド端子１
−9,アナログ入力端子１−10,デジタル部電源端子１−1
1およびデジタル部グランド端子１−12から成る。な
お、１−４はデータ・制御線、１−５はセレクタ制御
線、１−６はセレクタ出力である。
外部のアナログ電圧を処理する場合は、CPU1−３よりセ
レクタ制御線１−５により、セレクタ１−２にてアナロ
グ入力端子１−10をセレクタ出力１−６に接続する。A/
Dコンバータ１−１は、A/D変換の比較対象となる基準電
位端子１−７上の基準電圧により、アナログ入力端子１
−10上の電圧をA/D変換し、変換結果をデータ・制御線
１−４よりCPU1−３に転送する。CPU1−３はこれに対し
て必要な処理を行なう。
レクタ制御線１−５により、セレクタ１−２にてアナロ
グ入力端子１−10をセレクタ出力１−６に接続する。A/
Dコンバータ１−１は、A/D変換の比較対象となる基準電
位端子１−７上の基準電圧により、アナログ入力端子１
−10上の電圧をA/D変換し、変換結果をデータ・制御線
１−４よりCPU1−３に転送する。CPU1−３はこれに対し
て必要な処理を行なう。
内部のデジタル部の電源電圧をA/D変換する場合は、CPU
1−３よりセレクタ制御線１−５により、セレクタ１−
２にてデジタル部電源端子１−11をセレクタ出力１−６
に接続する。A/Dコンバータ１−１は、基準電位端子１
−７上の基準電圧によりA/D変換し、変換結果をデータ
・制御線１−４よりCPU1−３に転送する。CPU1−３は、
デジタル部電源端子１−11上の電圧が低下している場合
は、例えば必要データをレジスタに退避させHALTモード
に入る等の必要な処理を行なう。
1−３よりセレクタ制御線１−５により、セレクタ１−
２にてデジタル部電源端子１−11をセレクタ出力１−６
に接続する。A/Dコンバータ１−１は、基準電位端子１
−７上の基準電圧によりA/D変換し、変換結果をデータ
・制御線１−４よりCPU1−３に転送する。CPU1−３は、
デジタル部電源端子１−11上の電圧が低下している場合
は、例えば必要データをレジスタに退避させHALTモード
に入る等の必要な処理を行なう。
第２図は本発明の第２の実施例のブロックを示し、A/D
コンバータ２−1,セレクタ２−2,CPU2−3,2つの周辺回
路ブロック２−4,2−5,基準電源端子２−9,A/Dコンバー
タ部電源端子２−10,A/Dコンバータ部グランド端子２−
11,アナログ入力端子２−12,2つのデジタル部電源端子
２−13,2−14およびデジタル部グランド端子２−15から
成る。２−６はデータ・制御線、２−７はセレクタ制御
線、２−８はセレクタ出力線である。
コンバータ２−1,セレクタ２−2,CPU2−3,2つの周辺回
路ブロック２−4,2−5,基準電源端子２−9,A/Dコンバー
タ部電源端子２−10,A/Dコンバータ部グランド端子２−
11,アナログ入力端子２−12,2つのデジタル部電源端子
２−13,2−14およびデジタル部グランド端子２−15から
成る。２−６はデータ・制御線、２−７はセレクタ制御
線、２−８はセレクタ出力線である。
CPU2−３および周辺回路ブロック２−4,2−５の電源電
圧は、セレクタ２−２に接続され、セレクタ２−２は、
これらの電源電圧とアナログ入力端子２−12上の電圧と
のうちの一つをセレクタ制御線２−７により選択してセ
レクタ出力２−８に接続できるようになっている。
圧は、セレクタ２−２に接続され、セレクタ２−２は、
これらの電源電圧とアナログ入力端子２−12上の電圧と
のうちの一つをセレクタ制御線２−７により選択してセ
レクタ出力２−８に接続できるようになっている。
以上説明したように本発明は、１チップのマイクロコン
ピュータに内蔵するA/Dコンバータの前段にセレクタを
設け、外部アナログ電圧に加えて、内部デジタル部の電
源も選択してA/D変換できるようにしたことにより、デ
ジタル部の電圧降下を検出することが可能となり、動作
不能となる以前の電圧降下発生時点でCPUが必要な対応
策がとることができたり、またはデジタル部の電圧降下
があったか否かをレジスタに記憶しておき、誤動作が発
生した場合の原因究明に役立てる等の効果がある。
ピュータに内蔵するA/Dコンバータの前段にセレクタを
設け、外部アナログ電圧に加えて、内部デジタル部の電
源も選択してA/D変換できるようにしたことにより、デ
ジタル部の電圧降下を検出することが可能となり、動作
不能となる以前の電圧降下発生時点でCPUが必要な対応
策がとることができたり、またはデジタル部の電圧降下
があったか否かをレジスタに記憶しておき、誤動作が発
生した場合の原因究明に役立てる等の効果がある。
第１図，第２図は本発明のそれぞれ第1,第２の実施例の
ブロック図であり、第３図は従来例のブロック図であ
る。 １−1,2−1,3−１……A/Dコンバータ、１−2,2−２……
セレクタ、１−3,2−3,3−２……CPU、２−4,2−５……
周辺回路ブロック、１−4,2−6,3−３……データ・制御
線、１−5,2−７……セレクタ制御線、１−6,2−８……
セレクタ出力、１−7,2−9,3−４……基準電位端子、１
−8,2−10,3−５……A/Dコンバータ部電源端子、１−9,
2−11,3−７……A/Dコンバータ部グランド端子、１−1
0,2−12,3−６……アナログ入力端子、１−11,3−８…
…デジタル部電源端子、２−13,2−14……デジタル部電
源端子、１−12,2−15,3−９……デジタル部グランド端
子。
ブロック図であり、第３図は従来例のブロック図であ
る。 １−1,2−1,3−１……A/Dコンバータ、１−2,2−２……
セレクタ、１−3,2−3,3−２……CPU、２−4,2−５……
周辺回路ブロック、１−4,2−6,3−３……データ・制御
線、１−5,2−７……セレクタ制御線、１−6,2−８……
セレクタ出力、１−7,2−9,3−４……基準電位端子、１
−8,2−10,3−５……A/Dコンバータ部電源端子、１−9,
2−11,3−７……A/Dコンバータ部グランド端子、１−1
0,2−12,3−６……アナログ入力端子、１−11,3−８…
…デジタル部電源端子、２−13,2−14……デジタル部電
源端子、１−12,2−15,3−９……デジタル部グランド端
子。
Claims (1)
- 【請求項１】通常のA/D変換となる外部からのアナログ
入力電圧と、CPUを含む処理ブロックに供給されるデジ
タル電源電圧とのうちの一つを前記CPUからの制御信号
によって選択するセレクタを設け、 該セレクタが選択した電圧をA/D変換し、その結果を前
記CPUに供給するようにしたことを特徴とするA/Dコンバ
ータ内蔵マイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63065119A JPH0681047B2 (ja) | 1988-03-17 | 1988-03-17 | Ａ／ｄコンバータ内臓マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63065119A JPH0681047B2 (ja) | 1988-03-17 | 1988-03-17 | Ａ／ｄコンバータ内臓マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01238224A JPH01238224A (ja) | 1989-09-22 |
| JPH0681047B2 true JPH0681047B2 (ja) | 1994-10-12 |
Family
ID=13277677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63065119A Expired - Fee Related JPH0681047B2 (ja) | 1988-03-17 | 1988-03-17 | Ａ／ｄコンバータ内臓マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681047B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4806688B2 (ja) * | 2008-01-31 | 2011-11-02 | Ｏｋｉセミコンダクタ株式会社 | アナログ／デジタル変換方法及びこれを用いた半導体装置 |
-
1988
- 1988-03-17 JP JP63065119A patent/JPH0681047B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01238224A (ja) | 1989-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69530141D1 (de) | Integrierter Prozessor der Indizen über interne Aktivitäten an einen externen Leistungssteuerungsbus liefert | |
| JPH0681047B2 (ja) | Ａ／ｄコンバータ内臓マイクロコンピュータ | |
| EP0464393A2 (en) | Signal processor | |
| JPS63173361A (ja) | 集積回路 | |
| JPS58189728A (ja) | キ−入力装置 | |
| US6650579B1 (en) | Semiconductor device having test and read modes and protection such that ROM data reading is prevented in the test mode | |
| JP2661364B2 (ja) | テスト回路方式 | |
| SU1541709A1 (ru) | Устройство дл автоматического управлени числом работающих силовых трансформаторов двухтрансформаторной подстанции | |
| JPH0430058B2 (ja) | ||
| JPS6068167A (ja) | ア−ク溶接用直流電源装置 | |
| JPS6250915A (ja) | 半導体集積回路装置 | |
| JPS58122107U (ja) | プラント制御装置異常診断装置 | |
| JPS59229652A (ja) | アダプテイブ・システム・エバリエ−タ− | |
| JPH03225484A (ja) | マイクロコンピュータ | |
| RU97107751A (ru) | Система диагностирования цифровых устройств | |
| JPH02117215A (ja) | ２重化クロック切換回路 | |
| JPS59127845A (ja) | 集積回路のテスト回路 | |
| JPH0377406A (ja) | 発振制御回路 | |
| JPS62241054A (ja) | デ−タ処理装置の初期起動方式 | |
| JPS6158074A (ja) | マイクロコンピユ−タ | |
| JPH01211058A (ja) | 状態設定回路 | |
| JPH03232008A (ja) | メモリーカードの電池電圧検出回路 | |
| JPH0315179U (ja) | ||
| JPS6038037U (ja) | 電源装置 | |
| JPH0332805B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |