JPH0678008A

JPH0678008A - 符号受信機

Info

Publication number: JPH0678008A
Application number: JP4245969A
Authority: JP
Inventors: Kiyoshi Tanaka; 喜好田中
Original assignee: Uniden Corp
Current assignee: Uniden Corp
Priority date: 1992-08-24
Filing date: 1992-08-24
Publication date: 1994-03-18
Also published as: US5452472A

Abstract

(57)【要約】【目的】簡単な回路で高感度なプリアンブル検出機能
を有する符号受信機を提供する。【構成】レシーバ32の検波出力をロー・パス・フィル
タ52に入力する。ロー・パス・フィルタ52の遮断周波数
は、プリアンブルに関する伝送符号速度の半分の値以下
とする。ロー・パス・フィルタ52の出力を全波整流回路
53を介した後、比較器54に入力し、所定の閾値と比較す
る。比較器54の入力電圧値が閾値以下である状態が所定
時間続いたとき、プリアンブルの入感と判断する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は符号受信機に関し、特
に、無線周波を介して送られてくるプリアンブルを検出
したときにのみ、それに引き続くデジタル符号の受信動
作に入る符号受信機における改良に関する。

【０００２】

【従来の技術】無線周波を介して送られてくるデジタル
符号を受信する受信機として代表的なものの一つに、国
際的には「ページャ」と呼ばれ、我が国ではポケット・
ベルとも呼ばれる種類の受信機がある。本発明は、特に
このようなページャに関する改良として説明すると理解
が早いので、従来例としてもこのようなページャを例示
する。

【０００３】ページャ・システムに広く使われている、
無線周波を利用したデータ転送のためのプロトコル（通
信規約）の一つに、POCSAG（ポクサグと略読する）コー
ディング・プロトコルがある。このプロトコルでは、送
信局側から所定周波数の無線周波に載せて個々のページ
ャに送信されるデータ・ストリームは、図４に示される
ようになっている。

【０００４】すなわち、最初に５７６ビット以上と決め
られているプリアンブル・データがあり、これは論理
「１」，「０」の交互反転直列ビット列「1010 ・・・・・・
10」である。このプリアンブル・データの後には任意の
数で良い複数のデータ・バッチ１，２，３,・・・・・・が続
く。各々のデータ・バッチは、所定の同期コードScから
開始し、これに^#0から^#7までの８つのデータ・フレーム
が続く。図４中にあって第一バッチ１中の^#4フレームで
例示されるように、その一つのフレームを拡大して示す
と、各データ・フレームは、それぞれ３２ビットづつの
二つのコードワード10，20から成っていて、POCSAGフォ
ーマットの下での各データ・フレーム内のビット割り当
てはまた、次のようになっている。

【０００５】まず、各コードワード10，20内の最初のビ
ット（^#1ビット）はアドレス／メッセージ・フラグ11，
21であって、最初のアドレス／メッセージ・フラグ11の
方に示すように、そのビット論理値が「０」のとき、そ
のコードワードはアドレス・コードワード10であり、対
してアドレス／メッセージ・フラグ21に示されるよう
に、その論理値が「１」のとき、そのコードワードはメ
ッセージ・コードワード20である。

【０００６】アドレス・コードワード10では、^#2ビット
から ^#19ビットまでの１８ビットはそれと同一のキャッ
プコード（後述：ＩＤコードとも呼ばれる）を持つペー
ジャを呼出すためのアドレス・データ12に使われ、次の
^#20, ^#21 ビットはファンクションデータ13であって、
全部で４種類のファンクションのいずれかを表すため
に、「００」，「０１」，「１０」，「１１」のいずれ
かとなる。次の ^#22から^#31までのビット群は Bose-Cha
udhuri-Hocquenghem(略称：ＢＣＨ) ビット14であり、
最後の ^#32ビットはパリティ・ビットである。

【０００７】これに対し、３２ビットのコードワードが
メッセージ・コードワードの場合、すなわち^#1ビットの
アドレス／メッセージ・フラグの論理値が「１」の場
合、これに続く^#2〜 ^#21ビットはメッセージ・データ22
を表すのに用いられ、その後の^#22〜 ^#32ビットはＢＣ
Ｈ23とパリティ・ビット24とから成るエラー訂正ビット
群を構成する。POCSAGコーディング・プロトコルではメ
ッセージの長さに制限はなく、メッセージが長い場合に
は、次のデータ・フレーム以降のコードワード群を引き
続いてメッセージ・コードワードとして利用することが
できる。メッセージ・コードワードはまた、要すれば次
のバッチ以降の各バッチの同期コードScに続くデータ・
フレーム群にも格納できる。

【０００８】なお、ＢＣＨ14，23やパリティ・ビット1
5，24の使用は、この種の二値情報転送技術分野でデー
タ転送の誤りを訂正し、かつ訂正結果の成否を確認する
ために用いられている周知の技術でもあるし、本発明に
は直接の関係がないので、これらについての詳しい説明
は省略する。

【０００９】POCSAG伝送フォーマットに従う各ページャ
には、少なくとも一つ、最近では複数の互いに異なるキ
ャップコードが与えられる。以下、図５に代表的な一例
を示す従来のページャ30をも参照して説明すると、これ
らキャップコードはページャ30のキャップコード・メモ
リ39に格納される。キャップコードコード・メモリは一
般にプログラム可能な読み出し専用メモリ（ＰＲＯ
Ｍ）、特に最近では電気的に消去（書き替え）可能なＰ
ＲＯＭ（ＥＥＰＲＯＭ）39の一部により構成され、各キ
ャップコードは当該キャップコード・メモリ39内のそれ
ぞれ専用のメモリ・スロット内に格納される。

【００１０】しかるに、この種のページャ30は図４中に
バッテリ電源40として示すように、バッテリ・ドライブ
のポータブル・ユニットであり、長時間の使用に堪えね
ばならないので、その電力消費を低減するため、POCSAG
フォーマットではバッテリ・コンザベィションとかバッ
テリ・セイビングと呼ばれるバッテリ電力の節約につい
ても考慮されている。すなわち、ページャは、他のこの
種の無線符号受信機と同様に、アンテナ31に入感してく
る所定周波数の周波数変調波、特にＦＳＫ（フリークエ
ンシィ・シフト・キーイング）方式に従って伝送すべき
各ビットの論理値を表す無線周波信号を受信し、復調し
て検波出力を発するレシーバ32と、当該レシーバ32から
の検波出力を波形整形し、デジタル信号として読み取り
可能な波形にする波形整形回路33（デジタル・ディテク
タとも呼ばれる）とを有しているが、これら二つの回路
32，33の双方、または少なくともレシーバ32に対して
は、バッテリ電力は時間間隔ΔＴをおいて間歇的に与え
られる。このための制御回路は、図示の場合、後述する
デコーダ34内に組込まれている。また、ページャ内のコ
ントローラ（制御回路）としてマイクロ・コンピュータ
（以下、マイコンと略記）35を利用することも最近の風
潮であるが、このような場合にはマイコンの動作モード
も変更し、レシーバ32に対して、あるいはレシーバ32と
波形整形回路33に対してバッテリ電力の供給が絶たれて
いる場合には、マイコン35の動作モードをも変更し、低
消費電力のロー・クロック・モードにするものもある。

【００１１】もう一度図４を参照すると、これにはレシ
ーバ32のモードが併示されている。選択的に動作可能に
されるレシーバ32のモードが「オン」と示されている図
示の状態は、レシーバ32にバッテリ電力が与えられてか
ら一般に数msecから十数msecを経過し、当該レシーバ32
が安定な動作状態になったことを表しており、一方、
「オフ」で示されている状態は、電力供給が絶たれ、レ
シーバ32が休止状態に付けられたことを表している。一
般にレシーバ32のモードがオンになると言うことは、ペ
ージャがターンオンするとも言い、オフになることはペ
ージャがターンオフするとも言うことがある。

【００１２】しかるに、デコーダ34内の時間計測機能を
持つ電源供給制御回路の指令によって時間間隔ΔＴごと
にレシーバ32のモードはオンとなるが、オンを続けるべ
き一定時間の間にプリアンブルが検出されなかったとき
には、当該一定時間経過後にレシーバ・モードはオフと
され、再度、所定の時間間隔ΔＴの経過を待ってオンモ
ードになる。オンモードにあるときにプリアンブルを検
出すると、図４に示されているように、レシーバ32はそ
のままオンモードを続け、引き続いて送られてくる同期
データないし同期コードScを受ける。同期が取れると、
そのページャにあらかじめ定められているデータ・フレ
ーム、例えば^#4フレームが送られてくるまで、レシーバ
32モードは一旦オフになり、^#4フレームを受けることが
できるまでの時間を経過した後、オンになる。そして、
^#4フレーム中のデータや、必要に応じて（例えばメッセ
ージ長が長いような場合には）以降のデータ・フレーム
中のデータを受信し、復調、解読するときは、そのまま
レシーバ32モードはオンを保つが、その後は再度オフに
なる。

【００１３】なお、POCSAGフォーマットでは、各ページ
ャがどのフレームを見るべきかは、当該ページャに与え
られるキャップコードの如何によって決めることができ
るように計画されている。すなわち、POCSAGフォーマッ
トでは、一部の特殊コードを除き、十進数で０から２０
９７１５２（＝２²¹）までの任意の数をコードとして用
いることができるが、図４に示されているように、各キ
ャップコードとの一致の如何を見るべきアドレス・デー
タ12は１８ビットしかない。これは全２１ビットの中、
下位三桁はフレームを特定するビットとして使えるよう
にするためである。すなわち、下位三桁は、二進数で
「０００」から「１１１」まで、十進数にして「０」か
ら「７」までを表すことができる。そこで、一台のペー
ジャに対し複数のキャップコードを与える場合、その下
位三桁が全て同じ数になるようにしておけば、残りの上
位十八桁で各キャップコードを特定できる一方で、それ
ら全てのキャップコードを同一のフレームに対応させる
ことができる。例えば、一台のページャに複数のキャッ
プコードを与え、かつ、フレームを^#4に特定するときに
は、与えるべき各キャップコードは十進数値で「８」か
ら「２０９７１５２」までの数であって、それを８で除
したとき、その余りが４になるような数の中から選択す
れば良い。具体的には例えば１２，２０，２８となる。
もちろん、全てのキャップコードを同一のフレームに関
連させるのは、上述したバッテリ節約機能を最大限に発
揮させるためである。仮に各キャップコードごとに異な
るフレームをチェックしなければならないと、その分、
レシーバがオンモードになっている時間が長くなり、バ
ッテリの寿命を縮めることになる。また、POCSAGコーデ
ィング・プロトコルには直接の規定はないが、通常、十
進数で「０」から「７」までの数はキャップコードとし
て使用しない。これは、アドレス・コードワード10内の
全ビットが全て「０」になる可能性があり、そうなると
誤動作を生ずる危険が極めて高くなるからである。

【００１４】このように、POCSAGフォーマットでは、本
来的にバッテリ節約動作を期待しているが、以上のよう
にして個々のページャごとに決定したフレーム、例えば
^#4フレームに関し、図４に示されている最初のコードワ
ードの ^#1 ビットの論理値が「０」であるコードワー
ド、つまり、アドレス／メッセージ・フラグ11が「０」
のアドレス・コードワード10に関しては、 ^#2 〜 ^#19ビ
ットのアドレスデータ12がページャ内に備えられている
デコーダ34により、そのページャに割り当てられている
全てのキャップコードと比較される。そして、そのどれ
にもアドレスデータ12が一致ないし整合しなかった場合
には、レシーバ32はオフモードになり、再度、所定の時
間間隔ΔＴの経過を待ってオンモードになる。これに対
し、デコーダ34に入力したアドレスデータ12が、与えら
れているキャップコードのどれか一つに一致ないし整合
すると、ページャは所定のサービスの実行に向けての動
作を継続する。なお、上記で「整合」とは、一対一の一
致対応関係の外、例えば参照テーブルを用いる等、他の
整合検出手法を包含する。

【００１５】ファンクション・データ13は、先に述べた
ように四種類のデータであるが、その一つづつが特定の
ファンクションＡ，Ｂ，Ｃ，Ｄを表している。例えばフ
ァンクション・データ13が「００」であり、これがファ
ンクションＡを指示する場合には、ページャはビーパと
呼ばれるスピーカ42から発せられるビープ音を長音の連
続で「ピー，ピー」という感じにし、また必要に応じ、
後述するメッセージ・データをディスプレイ41上に表示
する時に、当該ディスプレイの所定位置にアルファベッ
ト「Ａ」の表示を付加する。ファンクション・データ13
が「０１」である場合、ファンクションＢがこれに対応
し、ビープ音は例えば短音と長音の組合せで「ピッ、ピ
ー」という感じになり、ディスプレイ41の所定位置には
アルファベット「Ｂ」が表示される。同様に、ファンク
ション・データ13が「１０」である場合にはファンクシ
ョンＣがこれに対応し、ビープ音は例えば「ピッ、ピ
ッ、ピッ」という感じになり、ディスプレイ41の所定位
置にはアルファベット「Ｃ」が表示され、ファンクショ
ン・データ13が「１１」である場合、ファンクションＤ
がこれに対応し、ビープ音は例えば「ピッ、ピッ、ピ
ッ、ピッ」という感じになり、ディスプレイ41の所定位
置にはアルファベット「Ｄ」が表示される。ファンクシ
ョンＡ〜Ｄはその他の用途にも用いることができ、例え
ば、送信局の側から無線周波を介しページャ内の各デー
タを書き替える、いわゆる「オーバ・ザ・エア(over-th
e-air)」リモート・プログラミング時の制御データ等と
しても利用できるが、本発明には直接の関係がないの
で、これについては省略する。

【００１６】上述のようにしてデコーダ34により受信し
たアドレス・データが、与えられている複数のキャップ
コードのどれかに整合したことが確認されると、デコー
ダ34はマイコン35をハイ・クロック・モードに立ち上げ
（クロック・モード切り換えを行わない機種ではもちろ
んこの動作は無い）、続いて第二のコードワードである
メッセージ・コードワード20（アドレス／メッセージ・
フラグ 21 のビット値が「１」）を受け、メッセージ・
データ22をデコードする。このデコード処理には引き続
くＢＣＨ23やパリティ・ビット24も周知の方法で利用さ
れ、解読エラーの訂正や訂正結果の成否が確認される。
確認されたメッセージ・データ22は、マイコン35の制御
の下、メッセージ・メモリ内に格納される。メッセージ
・データ長が長い場合には、先に述べたように、次のフ
レーム以降のフレーム、さらには次のバッチ以降の^#1以
降のフレーム中にも存在するメッセージ・データの続き
分も順次デコードされ、メッセージ・メモリ内に格納さ
れる。

【００１７】このようにして、メッセージ・データの読
み取り、転送が終了すると、一般に複数種類の報知手段
42，43，44の中、定められた報知手段を駆動し、特にそ
の中にビーパ42が入っている場合には、先のファンクシ
ョン・データ13により特定される鳴らし方でこれを鳴ら
し、使用者に新しいメッセージが到来したことを知らせ
る。メッセージ・メモリに格納されたメッセージは、機
種によっては報知手段の駆動と同時に直ちにディスプレ
イ41上に表記するものもあるが、通常は使用者が自身の
意志でページャに備えられている入力キー群38のどれか
を操作するか、または特定の入力キー38を特定の仕方で
操作することにより、メッセージ・メモリから読み出さ
れ、ディスプレイ41上に数字（ニューメリック）表示ま
たは英数字（アルファ・ニューメリック）表示される。
英数字表示可能なディスプレイ41を用いているもので
は、当該ディスプレイ41の所定個所にファンクション・
データ13に応じた「Ａ」〜「Ｄ」のいずれかの表記もな
されるものが多い。

【００１８】一方、報知手段の種類として基本的なの
は、発光ダイオード等による発光表示手段44、モータを
利用して振動を生ずるバイブレータ43、そして上述のビ
ーパ42である。これら全ての報知手段を有しているが、
ページャ内に設けられている例えばＥＥＰＲＯＭ39内
に、あらかじめその中から使用する報知手段を決定する
情報を書き込んでおいたり、使用者の指定操作により、
使用する報知手段を選択的に決定することのできるペー
ジャもあるし、逆に例えば、ビーパ42とバイブレータ43
しか有さないようなものもある。これらのこともまた、
以下に説明する本発明には直接の関係がないので、さら
なる説明は省略する。メッセージ・メモリ領域について
も、複数のメッセージを格納できることが最早普通にな
っており、したがってまた、ディスプレイ41上に各メッ
セージの表示をなす時にその到着の順番を知らせたり、
あるいは到着の順番に応じ、例えば最新のメッセージか
ら順に表示する等の処理も行われるが、これらのことも
直接には本発明に関与しないので、詳しい説明は省略す
る。

【００１９】上記のようにして、メッセージ・メモリ内
へのメッセージ・データの格納が完了すると、デコーダ
34内の電源供給制御回路ないしバッテリ・セイビング制
御回路はレシーバ32を再びオフモードに付け、その後、
次のプリアンブルを検出するまで、時間間隔ΔＴをおい
て周期的にターンオンする。

【００２０】しかるに、一台のページャに与えられてい
る複数のキャップコードは、それぞれが特定の機能を果
たすように約束されている。例えば、ここで三つのキャ
ップコード１，２，３があるとすると（最近のものでは
もっと多いが）、第１番目のキャップコード１はたった
一台のページャにのみ、割り当てられる。そのため、送
信局側からこのキャップコードに整合するアドレス・デ
ータを送信した場合、報知手段が駆動されることでペー
ジングされる（呼び出される）のは当該一台のページャ
のみである。したがってこのキャップコード１は、いわ
ゆる「個別コール」用のキャップコードであると言え
る。これに対し、互いに関係の深い人達、例えば同一の
会社に属する複数人に賦与する複数のページャに対し、
第２番目のキャップコード２として同一のキャップコー
ドを与えておけば、送信局側から当該キャップコード２
に整合するアドレス・データを送信すると、それら複数
台のページャが一斉に呼び出される。したがってこのキ
ャップコード２は、いわゆる「グループ・コール」用の
キャップコードとなる。さらに、第３番目のキャップコ
ード３は、各ページャに専用である点では上述の個別コ
ール用と同じではあるが、このキャップコード３に整合
するアドレス・データにより呼び出された場合には、例
えばビーパ42が他の場合とは異なる鳴り方や異なる音色
で鳴るとか、さらにはディスプレイ41の所定個所に
「Ｕ」の文字が表示される。そのため、このキャップコ
ード３は、いわゆる「緊急(urgent)コール」用であると
することができる。その他にも、最近では特に米国にお
いて、種々有料のページング・サービスが考えられてお
り、例えばメイルドロップ・サービスと呼ばれるサービ
スがあり、その具体的な利用例の一つとしては、株式市
況の経時的な変化をディスプレイ上に定期的に、あるい
は逐次、表示させようとする試みもある。もちろん、一
般には各サービスにそれぞれ専用のキャップコードを設
定するので、最近のページャには少なくとも四つから六
つ程度のキャップコードを設定可能なことが要求されて
おり、将来的にはもっと多い数が要求されることも十分
考えられる。

【００２１】なお、上記においては、デコーダ34は波形
整形回路33の出力に現れるデジタルパルス列に基づき、
プリアンブル、同期コード、そしてコードワードを解読
しているが、原理的にはそれら検出ないし解読回路は個
々に独立のハード・ウエアであっても良いし、限られた
入出力ポート数であっても、将来的にマイコンのより一
層の高速化、大容量化が進めば、逆に上述したデコーダ
34の機能はマイコン35にて行うこともできる。また、最
近の製品では、既述のように、デコーダ34を構成する集
積回路モジュール内に、バッテリ・セイビングのための
時間計測機能付きの（すなわちタイミング制御機能付き
の）電源供給制御回路も内蔵されているが、原理的には
当然、これを独立の回路とすることもできるし、さらに
マイコン35のクロック・モードを変更制御しない場合に
は、ソフト的な処理により、当該マイコン35自体を所定
のタイミングに従う各回路への電源供給制御回路として
流用することもできる。ちなみにこれらの点は、後述す
る本発明実施例におけるデコーダ36や電源供給制限回路
56に対しても適用できる議論である。

【００２２】

【発明が解決しようとする課題】上述のように、ページ
ャに代表される符号受信機では、プリアンブルの検出か
ら実質的に全ての機能動作が始まるといって過言ではな
い。換言すれば、それだけプリアンブルの検出は重要で
あり、受信すべき必要なデジタル・データを得るための
外、バッテリ・セイビングのためのタイミング制御上も
これは正確に検出されねばならない。しかも、例え搬送
波対ノイズ比（Ｃ／Ｎ比）が良好ではない場合でも、高
い感度で検出可能なことが望ましい。その一方で、特に
バッテリ・ドライブ型のポータブル・ユニットであるべ
き受信機では、各回路はできるだけ小型、簡単な構成
で、低消費電力である程良い。

【００２３】このような観点に立つと、上述した従来例
におけるプリアンブル検出方式には未だ改良の余地があ
る。従来の方式では、既述のように、レシーバ32のＦＭ
検波出力に現れるアナログ・ベース・バンド信号は全
て、波形整形回路33にてデジタル波形に整形した後、デ
コーダ34に与えられる。ところが、デコーダ34は、回路
の小型化のため、すでに述べた多くの機能を実現する集
積回路モジュールとして構成されていることが多いた
め、現在入力しているデジタル信号列が果たしてプリア
ンブルであるのか否かを解読する際にも、当該デコーダ
内の他の全ての機能部分、例えば電源投入の当初にマイ
コン35によりＥＥＰＲＯＭ39から転送され、自身のバッ
ファ・メモリに格納されている幾つかのキャップコード
群の各々と、入力して来るアドレス・データとの並列比
較回路等にも電源を供給し、稼働させた状態にある。少
なくともプリアンブルを検出するまでは、これは無駄な
電力消費である。また、性能的に見ても現段階で完璧と
言える程のものではなく、特にデジタル処理したからと
いってＣ／Ｎ比を高く取れることもないし、むしろ内部
ノイズの問題等も生ずる。

【００２４】本発明は、このような従来の実情に鑑みて
なされたもので、簡単かつ信頼性の高いプリアンブル検
出機能を有し、要すればプリアンブル検出時にはそのプ
リアンブル検出のために必要な回路のみを稼働させるこ
ともでき、また、性能的にも高い性能を得られる符号受
信機を提供せんとするものである。

【００２５】

【課題を解決するための手段】本発明では上記目的を達
成するため、デジタル信号を取扱う符号受信機において
も、必要な部分はデジタル処理に拘ることはないとの発
想に基づいており（従来、図５に示されるように、レシ
ーバ検波出力以降は全てデジタル信号処理されるのが常
識であった）、こうした観点からさらに、論理値
「１」、「０」の交互反転論理の繰返しで定義されると
いう、プリアンブルの持つ特殊性に鑑み、次のような構
成の符号受信機を提供する。

【００２６】まず、周波数変調信号を検波してアナログ
・ベース・バンド信号を出力するレシーバの出力に、検
出すべきプリアンブルの伝送符号速度の半分以下の数値
の周波数を遮断周波数とするロー・パス・フィルタを接
続する。次に、このロー・パス・フィルタの出力に接続
され、当該ロー・パス・フィルタ出力電圧と所定の閾値
とを比較する比較回路を設ける。その上で、この比較回
路による比較により、ロー・パス・フィルタの出力電圧
が所定の時間以上に亙り絶対値において所定の閾値以下
であった場合、プリアンブルの検出と判断する判断回路
を設ける。

【００２７】なお、既述したページャ等の場合、主たる
制御回路として内部にマイコンが設けられているので、
上記の判断回路は当該マイコンによって構成することが
でき理。対して、ロー・パス・フィルタと比較回路は、
後述するバッテリ・セイビング上の理由により、マイコ
ンとは別個独立なプリアンブル検出回路モジュールとし
て外付けした方が有利である。

【００２８】上述の基本構成を満たした上で、本発明は
ある一つの態様として、レシーバ検波出力であるアナロ
グ・ベース・バンド信号が基準電位を中心に正負に振れ
る場合に、上記所定の閾値を、基準電位に対して互いに
絶対値においては等しく、正負の符号においては逆の一
対の閾値とした符号受信機を提案し、また別な態様とし
ては、ロー・パス・フィルタの出力電圧は全波整流回路
を介して比較回路に与えるように構成し、当該比較回路
に与えるべき上記閾値は、基準電位に対して正の単一閾
値とした符号受信機も提案する。基準電位は通常、ペー
ジャ内回路系の接地電位零ボルト（避け得ないオフセッ
トも含めて）であるが、必要があれば、意図的に直流的
なオフセットが掛けられていても良い。

【００２９】本発明ではさらに、ロー・パス・フィルタ
と比較回路、あるいは全波整流回路を設ける場合にはこ
の全波整流回路をも含めてプリアンブル検出回路モジュ
ールを構成し、このプリアンブル検出回路モジュールと
レシーバとには、所定の時間間隔で電源を供給するよう
にした符号受信機も提案する。

【００３０】この場合、本発明ではまた、レシーバ出力
にはアナログ・ベース・バンド信号をデジタル波形列に
整形する波形整形回路も接続され、波形整形回路の出力
には当該整形されたデジタル波形列を解読するデコーダ
が接続されている符号受信機に対する改良として、上記
のようにレシーバ及びプリアンブル検出回路モジュール
に対し電源が供給されているときには当該波形整形回路
とデコーダには電源を供給せず、その一方で、上記した
判断回路によりプリアンブルの検出が判断されると、当
該プリアンブル検出回路モジュールへの電源を断ち、レ
シーバへの電源供給を続けながら波形整形回路及びデコ
ーダに対しても電源を供給する制御手段を有する符号受
信機も提案する。

【００３１】

【実施例】図１には本発明の原理を実現できる一実施例
の符号受信機として、図５に示したと同様のマルチ・キ
ャップコード・ページャ50が示されている。このページ
ャ50でも、すでに述べたPOCSAGコーディング・プロトコ
ルに従うことを予定しており、したがって、先に従来例
として挙げたページャ30に関して説明した基本的な動作
や、図４に即するPOCSAGフォーマットに関する説明は、
本実施例でもほぼそのままに援用できる。そのため、特
に本発明のために変更を要しないか、同様の構成で良い
構成要素には、図５におけると同一の符号を付してお
り、それらについては、以下において特に本発明には適
用不能でない旨を明記しない限り、先に挙げた説明を適
用することができる。換言すれば、以下に明らかにされ
る本発明の特徴部分以外は、既存の、そして将来提供さ
れるであろう如何なる種類のページャにおける構成や動
作原理をも適宜に利用することができる。

【００３２】図１に示されているページャ50は、アンテ
ナ31に入感した所定周波数の周波数変調無線信号を受
信、復調し、検波出力としてアナログ・ベース・バンド
信号を生ずるレシーバ32を有している。このレシーバ32
の出力には、先の従来例と同様に、この実施例の場合、
波形整形回路（デジタル・ディテクタ）33の入力も接続
しており、したがって、後述する本発明独自のメカニズ
ムによりプリアンブルが検出された後には、それ以降、
レシーバ32により受信、復調される信号は、これまでと
同様、波形整形回路33にて波形整形されて二値デジタル
論理信号として判読可能な波形列ないしデータ・ストリ
ームとされ、これは後続のデコーダ36により解読され
る。デコーダ36により解読処理された情報内容に応じて
のその後の動作に関しては、これも本発明で特に改変を
及ぼす必要はなく、すでに従来例に即して述べた通りで
良い。

【００３３】しかし、本発明に用いるデコーダ36には、
従来例では必要であったプリアンブルに関する検出機能
は必要なく、その分、回路系は簡単になっている。ま
た、本実施例では、本発明の望ましい特定の態様に従う
場合を例示しているので、バッテリ・セイビングのため
の時間計測機能付きの電源供給制御回路56は外付け回路
として例示しており、したがって、従来例におけるデコ
ーダ34内に組込まれていた当該制御回路は本実施例中の
デコーダ36には必要ない。

【００３４】改めて述べるに、図示実施例における電源
供給制御回路56は、クロック（図示せず）を受けること
で時間計測機能を有し、バッテリ電源40から得られる電
源電力を所定のタイミングで所定の時間に亙り、そのと
きどきで所定の回路に供給するために設けられている。
まず、ページャ50がいわゆる待ち受け状態にあるときに
は、所定の時間間隔ΔＴをおいて、アンテナ31に接続し
たレシーバ32と、本発明により新たに設けられたプリア
ンブル検出回路モジュール51とに対してのみ、バッテリ
電源40からの電源電力を供給する。すでに図４，５に即
して説明したように、このような間歇動作はバッテリ・
セイビングのためである。

【００３５】この望ましい実施例におけるデコーダ36は
また、レシーバ32及びプリアンブル検出回路モジュール
51に対しても電源の供給を断っているとき、すなわち、
それら回路32，56に加え、波形整形回路33やデコーダ36
を含むデジタル信号処理系に対してもバッテリ電力供給
を止めているとき、主制御回路としてこの実施例で用い
られているマイコン35の動作モードをロー・クロック・
モードに付ける制御信号も発しており、当該マイコン35
での電力消費も低減している。したがって上記の時間間
隔ΔＴの期間中は、実質的に、電源供給制御回路56がそ
の間に必要となる各種機能の制御手段として機能する。

【００３６】マイコン35にはＰＲＯＭ，望ましくは図示
のようにＥＥＰＲＯＭ39が結合しており、この中にはす
でに述べたように、少なくとも一つ、一般には複数のキ
ャップコードや、駆動させるべき報知手段41，42，43，
44に関し、どれを選択的に駆動させるか等、ページャ50
の動作に必要な各種情報が書き込まれている。なお、こ
のようなデータ群は、高速処理と電力消費低減のため、
図示しない電源スイッチが投入された当初にだけ、マイ
コン35により読出され、読出された各データ群は、当該
マイコン35に付属のメモリ領域（ＲＡＭ：図示せず）に
転送されて用いられる。

【００３７】さて、所定の時間間隔ΔＴをおいてレシー
バ32のオン・オフが繰返されている中に、安定な動作状
態となっているタイミングでアンテナ31にプリアンブル
を周波数変調（ＦＳＫ変調）した無線周波が入感する
と、当該プリアンブルは既述のように論理「１」、
「０」の交互反転論理信号列であるため、レシーバ32の
出力に現れる検波出力であるアナログ・ベース・バンド
信号は、当該プリアンブル信号の符号伝送速度の半分の
周波数の交番波形となる。

【００３８】図２には、このときのアナログ・ベース・
バンド信号を仮想線の波形により、プリアンブル検波信
号fbとして示してあるが、例えば最近の開発に係るペー
ジャの符号伝送速度は1.2Kbps であるので、当該プリア
ンブルを検出したときのアナログ・ベース・バンド信号
であるプリアンブル検波信号fbの周波数は600Hz とな
る。すでに市場に流れているページャの多くにおいては
512bpsであるので、この場合にはfb＝256Hz となる。逆
に、近い将来、2.4Kbps まで、符号伝送速度を上げるこ
とが予定されているので、この場合にはfb＝1.2KHzとな
る。一方、このプリアンブル検波信号fbの正負ピーク電
圧V_M,-V_Mは、通常、回路系の正負電源電圧に等しくな
る。なお、図示の場合、通常の通り、当該プリアンブル
検波信号fbは接地電位零を基準電位とし、正負に互いに
等しい絶対値V_Mで振れる波形となっているが、避け得な
いオフセットを除き、意図的に直流オフセットを掛ける
場合も考えられる。例えば±ｘボルトのオフセットを掛
けた場合には、図２において零ボルトと示されている基
準電位を当該±ｘボルトに置き換えて読めば良い。その
ためまた、以下の説明は、正負両極性電源ではなく、単
極性電源を採用した回路系においても適用可能である。
例えば単極性電源電圧の半分の電位を基準電位と設定す
れば良い。

【００３９】しかるに、本発明では、電源供給制御回路
56は、上述した通り、待ち受け状態ではレシーバ32とプ
リアンブル検出回路モジュール51とにしか、電源を供給
していないので、アンテナ31にプリアンブル情報を持つ
無線周波が入感した場合、レシーバ32の出力に現れるプ
リアンブル検波信号fbは、そのときに稼働しているプリ
アンブル検出回路モジュール51にてのみ捕えられ、処理
される。この実施例におけるプリアンブル検出回路モジ
ュール51は、まず入力段にロー・パス・フィルタ（ＬＰ
Ｆ）52を有しており、このロー・パス・フィルタ52の出
力は全波整流回路53を介した後、比較器54に与えられ
る。

【００４０】ここで、ロー・パス・フィルタ52の-6dB遮
断周波数は、プリアンブルに関する符号伝送速度の半分
の数値に相当する周波数以下に設定される。すなわち、
符号伝送速度が例えば1.2Kbps の場合には、当該ロー・
パス・フィルタ52の遮断周波数（-6dB点）は600Hz 以下
に選ばれる。このようにすると、ロー・パス・フィルタ
52の入力に上記したように±V_Mのピーク電圧を持つプリ
アンブル検波信号fbが与えられても、その出力ではピー
ク電圧が圧縮された周波数信号を得ることができる。こ
の周波数信号は、図２中においてプリアンブル信号f_Pと
して示されている信号、ただし、実線と仮想線が交互に
繋がる交番信号である。

【００４１】本発明のこの実施例においては、当該ロー
・パス・フィルタ52の出力はさらに全波整流回路53にも
通されるので、上述のロー・パス・フィルタ出力に現れ
るプリアンブル信号f_Pは、その負の成分が正の側に折り
返され、図２中において実線の連続でのみ示される信号
となる。して見るに、このように処理されたプリアンブ
ル信号f_Pは、次いで比較器54にて所定の閾値Vth と比較
される。明らかなように、ロー・パス・フィルタ52を通
す前のプリアンブル検波信号fbの正負ピーク電圧±V
_Mは、ロー・パス・フィルタ52を通すことにより十分圧
縮されるので、プリアンブルが検波された場合には比較
器54に設定する閾値Vth に対し、常に必ず、プリアンブ
ル信号f_Pの電圧値が低い状態を作ることができ、逆にそ
のようになるように、閾値Vth を設定することができ
る。ただし、この条件が守られる限りにおいては、原則
としては当該閾値Vth は電源電位V_Mに対し、低い方が良
い。待ち受け状態下におけるノイズ信号による誤応答を
避け易くなるからである。

【００４２】すなわち、間歇的にレシーバ32とプリアン
ブル検出回路モジュール51に対し、電源が供給されたタ
イミングで、プリアンブルを担う無線周波がアンテナ31
に入感していなかった場合には、レシーバ32の検波出力
は一般にホワイト・ノイズ的になり、受信帯域幅Ｂの半
分Ｂ／２に対する電力密度でのスペクトル特性で表すな
らば、図３に示されるような雑音スペクトラム（いわゆ
る三角雑音）となる。したがって、上記でロー・パス・
フィルタ52に設定した遮断周波数よりもさらに低い周波
数領域まで高い電圧を示し得る周波数成分が混入してい
るため、これがロー・パス・フィルタ52、全波整流回路
53を介して比較器54に与えられるとき、そうした周波数
成分の一つを図２中で模式的にノイズ信号f_Nとして示す
ように、設定してある閾値Vth を越える周波数成分が必
ず生ずる。

【００４３】こうしたことから、プリアンブル検出回路
モジュール51に対し電源が供給されているタイミングに
おいて、プリアンブル検波信号の周波数の半サイクル以
上、できればもう少し余裕を取った数サイクルに及ぶ所
定の時間に亙り、比較器54に設定されている閾値Vth に
対し、比較器入力信号レベルの方が低い状態が継続する
ことで、当該比較器54の出力が定められた論理レベル、
例えば低レベルを維持した場合には、プリアンブルの入
感と判断できる。

【００４４】このための判断回路は、実質的にマイコン
35にて構成することができる。ただし、既述のように、
マイコン35の動作モードをロー・クロック・モードとハ
イ・クロック・モードとで切り換える場合には、比較器
53の出力に低レベル信号が現れた場合、マイコン35のモ
ードを直ちにハイ・クロック・モードに切り換え、その
後、所定時間に亙って比較器54の出力が低レベル信号を
維持するか否かの判断をなし得る回路としての機能を確
保する必要がある。動作モード切り換えを行わない機種
ではこの必要はないのは当然である。もちろん、判断回
路は別個独立な外付け回路として、例えばプリアンブル
検出回路モジュール51内に設けることもできる。ただ、
マイコン35が判断回路を兼ねる場合にも、プリアンブル
検出回路51は外付けの回路となっていることは、上記の
バッテリ・セイビング動作を兼ねると有利なことは明ら
かである。マイコン35自体の動作モードの変更が可能だ
からである。

【００４５】さらに、これもまた明らかなように、比較
器54の出力がどのくらいの時間、低レベルを維持した場
合にプリアンブル入信と判断するかは本来的には設計的
問題である。しかし、従前のページャでは十msecから数
十msecを要しているので、少なくともこれと同じオーダ
に上記所定時間を設定して良いことはもちろん、本発明
の原理上、もっと短くすることができる。

【００４６】また、図１中にあって仮想線のバイパス線
路55で示すように、全波整流回路53は省略し、ロー・パ
ス・フィルタ52の出力を直接に比較器54に与えることも
可能である。すなわち、この場合には、比較器54に与え
られるプリアンブル信号f_Pの波形は、図２中にあって括
弧書きで示されている負方向の成分も有するので、基準
電位に対し、絶対値においては等しいが正負符号が逆の
関係にある一対の閾値±Vth を比較器54に設定すれば良
い。こうすれば、上記と実質的には同様のメカニズムに
より、当該絶対値において閾値Vth より小さい値のプリ
アンブル信号f_Pの入力時にのみ、当該比較器54の出力を
所定のレベルに付けることでプリアンブル信号f_Pを検出
できる。

【００４７】プリアンブル信号f_Pが検出された後は、電
源供給制御回路56はレシーバ32への電源供給を続けなが
ら、波形整形回路33及びデコーダ36にも電源を供給し、
すでに述べたように、同期コードScの検出以降に基づく
これまでと同様のページャ動作に移らせる。このときに
は、最早プリアンブル検出回路モジュール51に電源を与
える必要はないので、これを断っても良い。

【００４８】ロー・パス・フィルタ52の遮断周波数につ
いても、符号伝送速度の半分の数値に相当する周波数以
下という限定に従う限り、具体的な値の設定は任意設計
的な問題ではある。ただ、余り低くては、図３に示した
ような雑音スペクトルからも理解できるように旨くない
が、少し低目の方が良く、本出願人の実験では、伝送符
号速度の３５％ないし３１％程度の周波数を遮断周波数
に設定することで良好な結果が得られた。

【００４９】また、Ｃ／Ｎの観点からも、送信側の帯域
制限の如何によって異なるが、従来方式に比し、本発明
に従った方がいずれも良好な結果が得られた。例えば、
本発明によるプリアンブル検出手法は、検波信号の正負
いずれか一方の半サイクルにのみ着目し、その半サイク
ルに関して閾値Vth を設定すれば符号の再生回路として
も用い得るが、本発明の効果の追認のため、そのような
符号再生回路を構築してビット誤り率10^-3となるＣ／Ｎ
比を取った所、送信側でのベースバンド帯域制限がない
場合（遮断周波数無限大の場合）、従来方式では10.8dB
であったものが本発明方式では10.2dBにまで向上し、伝
送符号速度に対し送信側での当該帯域制限遮断周波数が
1.4倍のときには従来方式の場合に11.4dB、本発明の場
合10.6dBとなり、0.7倍のときには特に、従来方式で13.0
dB、本発明の場合に11.1dBと大きく向上した。

【００５０】以上、本発明の望ましい一実施例につき説
明したが、本発明の要旨構成に即する限り、任意の改変
は自由である。例えば、結局はバッテリ・セイビング回
路とも読むことのできる電源供給制御回路56も、マイコ
ンの進歩、特に低消費電力化と高速化の両立が満足され
れば、これを図示実施例中のマイコン35として用いるこ
とにより、これによって構成することも可能である。デ
コーダ36についても、マイコン35の容量や速度が許す限
り、これによって構成することもできる。

【００５１】さらに、本発明の適用対象となる通信機器
は、上記実施例中におけるページャには限らない。交互
反転論理の論理信号列で定義できるプリアンブルを検出
する受信機であれば、等しく本発明の恩恵を受けること
ができる。

【００５２】

【発明の効果】本発明によると、簡単で合理的なプリア
ンブル検出メカニズムを持つ符号受信機が提供でき、回
路自体極めて簡単であるのに、その特性は優秀である。
また、従来の符号受信機では、プリアンブル再生、検出
に際し、検波出力後には余り帯域制限を掛けられないの
で、特性が劣化し易いが、本発明においては、プリアン
ブル検出のために用いているロー・パス・フィルタが図
３に示したような三角雑音を抑圧する作用も呈するの
で、Ｃ／Ｎ比を高く取れない状況下においても高い感度
を確保することができる。さらに、プリアンブル以降に
各種デジタル・データ信号列が続く場合、プリアンブル
検出時にはそれ以降のデジタル・データ検出回路系を動
作させる必要はないので、特にバッテリ駆動型ページャ
のような符号受信機に本発明を応用する場合、より一層
の消費電力低減効果が期待できる。

【図面の簡単な説明】

【図１】本発明に従って構成された符号受信機の一実施
例としてのページャにおける概略的な回路構成図であ
る。

【図２】図１に示された符号受信機中、プリアンブル検
出回路の動作に関する説明図である。

【図３】図１に示された符号受信機中、レシーバ検波出
力に現れる三角雑音に関する説明図である。

【図４】符号受信機の通信規約の一つであるPOCSAGフォ
ーマットをレシーバの動作と共に説明する説明図であ
る。

【図５】従来におけるページャの一例の概略的な回路構
成図である。

【符号の説明】

30 従来のページャ 31 アンテナ 32 レシーバ 33 波形整形回路 34 従来のページャにおけるデコーダ 35 マイクロ・コンピュータ 36 本発明実施例のページャにおけるデコーダ 40 バッテリ電源 50 本発明実施例としてのページャ 51 プリアンブル検出回路（モジュール） 52 ロー・パス・フィルタ 53 全波整流回路 54 比較器 56 電源供給制御回路

Claims

【特許請求の範囲】

【請求項１】周波数変調された交互反転論理の繰返し
信号であるプリアンブルを検出すると、これに引き続き
所定の動作を行う符号受信機であって；上記周波数変調
信号を検波しアナログ・ベース・バンド信号を出力する
レシーバの当該出力に接続され、上記プリアンブルの伝
送符号速度の半分以下の数値の周波数を遮断周波数とす
るロー・パス・フィルタと；該ロー・パス・フィルタの
出力に接続され、該ロー・パス・フィルタ出力電圧と所
定の閾値とを比較する比較回路と；該比較回路による比
較により、上記ロー・パス・フィルタの上記出力電圧が
所定の時間以上に亙り絶対値において上記所定の閾値以
下であった場合、プリアンブルの検出と判断する判断回
路と；を有することを特徴とする符号受信機。
【請求項２】請求項１記載の符号受信機であって；上
記アナログ・ベース・バンド信号は、上記プリアンブル
検波時に基準電位を中心に正負に振れる信号であり；上
記比較回路に与えられる上記閾値は、上記基準電位に対
し、互いに絶対値においては等しく、正負の符号におい
ては逆の一対の閾値であること；を特徴とする符号受信
機。
【請求項３】請求項２記載の符号受信機であって；上
記ロー・パス・フィルタと上記比較回路はプリアンブル
検出回路モジュールを構成していること；を特徴とする
符号受信機。
【請求項４】請求項１記載の符号受信機であって；上
記アナログ・ベース・バンド信号は、上記プリアンブル
検波時に基準電位を中心に正負に振れる信号であり；上
記ロー・パス・フィルタの上記出力電圧は、全波整流回
路を介して上記比較回路に与えられ；該比較回路に与え
られる上記閾値は、上記基準電位に対して正の単一閾値
であること；を特徴とする符号受信機。
【請求項５】請求項４記載の符号受信機であって；上
記ロー・パス・フィルタと上記全波整流回路、及び上記
比較回路はプリアンブル検出回路モジュールを構成して
いること；を特徴とする符号受信機。
【請求項６】請求項３または５記載の符号受信機であ
って；上記レシーバ及び上記プリアンブル検出回路モジ
ュールには所定の時間間隔で電源が供給されること；を
特徴とする符号受信機。
【請求項７】請求項６記載の符号受信機であって；上
記判断回路はマイクロ・コンピュータにより構成されて
いること；を特徴とする符号受信機。
【請求項８】請求項６または７記載の符号受信機であ
って；上記レシーバ出力には上記アナログ・ベース・バ
ンド信号をデジタル波形列に整形する波形整形回路が接
続され；該波形整形回路の出力には上記整形されたデジ
タル波形列を解読するデコーダが接続されており；上記
レシーバ及びプリアンブル検出回路モジュールに対し上
記電源が供給されているときには上記波形整形回路及び
上記デコーダには電源を供給せず、上記判断回路により
上記プリアンブルの検出が判断されると、該プリアンブ
ル検出回路モジュールへの電源を断ち、上記レシーバへ
の電源供給を続けながら該波形整形回路及び該デコーダ
に対しても電源を供給する制御回路を有すること；を特
徴とする符号受信機。
【請求項９】請求項１，２，３，４，５，６，７また
は８記載の符号受信機であって；該符号受信機は、マル
チ・キャップコードを持つページャであること；を特徴
とする符号受信機。