JPH0677740A - Envelope signal generating circuit and linear transmitter - Google Patents
Envelope signal generating circuit and linear transmitterInfo
- Publication number
- JPH0677740A JPH0677740A JP4228298A JP22829892A JPH0677740A JP H0677740 A JPH0677740 A JP H0677740A JP 4228298 A JP4228298 A JP 4228298A JP 22829892 A JP22829892 A JP 22829892A JP H0677740 A JPH0677740 A JP H0677740A
- Authority
- JP
- Japan
- Prior art keywords
- envelope signal
- envelope
- square
- squared value
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、回路規模を抑えＩＣ化
に適した構成の包絡線信号生成回路と、これを１構成要
素として含む線形送信装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an envelope signal generation circuit having a configuration suitable for IC implementation with a reduced circuit scale, and a linear transmission device including the envelope signal generation circuit.
【０００２】[0002]
【従来の技術】これまで、高周波帯の線形送信装置とし
ては、Ａ級、あるいはＢ級の電力増幅器が用いられてい
るが、包絡線のレベル変化が大きい変調波を増幅する場
合には、低レベル領域において電力効率が著しく低下す
る、といった不具合があるものとなっている。このた
め、例えば電源として電池を用いる可搬型、あるいは携
帯型の無線機では、送信可能時間が短くなったり、大形
で重い電池が必要となっているのが実情である。このよ
うな不具合を解決すべく、ドレイン電圧を変調波の包絡
線にもとづいて制御する方法が特開昭６２−２７４９０
６号公報に、また、ベースバンド帯域のディジタル信号
処理によりドレイン電圧制御信号を得る方法が特開平３
−３４７０９号公報に示されたものとなっている。2. Description of the Related Art Up to now, a class A or class B power amplifier has been used as a high frequency band linear transmitter, but it is low when amplifying a modulated wave with a large envelope level change. There is a problem that the power efficiency is significantly reduced in the level region. For this reason, for example, in a portable or portable wireless device that uses a battery as a power source, the transmittable time becomes short, and a large and heavy battery is required. In order to solve such a problem, a method of controlling the drain voltage based on the envelope of the modulated wave is disclosed in JP-A-62-27490.
Japanese Unexamined Patent Publication No. HEI 6 (1994), and a method for obtaining a drain voltage control signal by digital signal processing in the baseband band.
-34709.
【０００３】図６はその特開平３−３４７０９号公報に
記載の線形送信装置のブロック構成を示したものであ
る。これによる場合、変調入力端子１にはアナログ信
号、またはディジタル信号の変調情報が入力されるが、
変調部２からは、その変調情報にもとづき線形変調波が
発生されるものとなっている。この線形変調波は飽和型
線形電力増幅器３で増幅された上、送信出力端子６より
出力されているわけであるが、その際に、飽和型線形電
力増幅器３は電力効率が大となるべく所定に制御される
ものとなっている。即ち、飽和型線形電力増幅器３には
増幅素子として、例えば電界効果トランジスタが含まれ
ているが、この電界効果トランジスタのドレインバイア
ス電圧ＶDを入力信号（変調情報）の包絡線にほぼ比例
して制御することによって、飽和線形電力増幅器３の出
力レベルを入力信号の包絡線に追従させるようにすれ
ば、その結果として、飽和型線形増幅器３を高効率の飽
和状態に保ったまま線形増幅器として動作させ得ること
から、出力の歪は大きく低減され得るものである。具体
的には、図示のように、包絡線信号生成回路１２からの
ドレイン電圧制御信号ＶCにもとづき、電源電圧制御回
路（ＤＣ−ＤＣコンバータ、またはシリーズ制御トラン
ジスタを含む）４で電源端子５からの電源電圧を制御す
れば、所望のドレインバイアス電圧ＶDが得られるもの
となっている。FIG. 6 shows a block configuration of a linear transmission device disclosed in Japanese Patent Laid-Open No. 3-34709. In this case, the modulation information of the analog signal or the digital signal is input to the modulation input terminal 1,
The modulator 2 generates a linear modulation wave based on the modulation information. This linear modulation wave is amplified by the saturation type linear power amplifier 3 and then output from the transmission output terminal 6. At that time, the saturation type linear power amplifier 3 is set to a predetermined level so that the power efficiency is high. It is controlled. That is, the saturation linear power amplifier 3 includes, for example, a field effect transistor as an amplification element, and the drain bias voltage V D of this field effect transistor is approximately proportional to the envelope of the input signal (modulation information). If the output level of the saturated linear power amplifier 3 is made to follow the envelope of the input signal by controlling, as a result, the saturated linear amplifier 3 operates as a linear amplifier while maintaining a highly efficient saturated state. Therefore, the distortion of the output can be greatly reduced. Specifically, as shown in the drawing, based on the drain voltage control signal V C from the envelope signal generation circuit 12, a power supply voltage control circuit (including a DC-DC converter or a series control transistor) 4 from a power supply terminal 5 A desired drain bias voltage V D can be obtained by controlling the power supply voltage of.
【０００４】ここで、変調部２での動作とドレイン電圧
制御信号ＶCの生成についてより詳細に説明すれば以下
のようである。◆即ち、変調部２では包絡線および位相
が変化する変調信号が発生されているが、変調波の搬送
波角振動周波数をωC、包絡線信号をＲ（ｔ）、変調波
位相をφ（ｔ）とすれば、変調波ｅ（ｔ）は一搬に数式
１として、以下のように表されるものとなっている。The operation of the modulator 2 and the generation of the drain voltage control signal V C will be described in more detail below. In other words, the modulator 2 generates a modulation signal whose envelope and phase change. The carrier angular vibration frequency of the modulation wave is ω C , the envelope signal is R (t), and the phase of the modulation wave is φ (t. ), The modulated wave e (t) can be expressed as the following equation 1 as a whole.
【０００５】[0005]
【数１】 [Equation 1]
【０００６】但し、Ｒe［ｆ］は関数ｆの実数部を表
す。また、Ｅ（ｔ）は同相包絡線成分Ｉ（ｔ）および直
交包絡線成分Ｑ（ｔ）よりなる複素包絡線であり、数式
２として表され、同相包絡線成分Ｉ（ｔ）および直交包
絡線成分Ｑ（ｔ）は数式３として表され得るものとなっ
ている。However, R e [f] represents the real part of the function f. Further, E (t) is a complex envelope composed of the in-phase envelope component I (t) and the quadrature envelope component Q (t), and is represented by Formula 2, and the in-phase envelope component I (t) and the quadrature envelope component are represented. The component Q (t) can be expressed as Equation 3.
【０００７】[0007]
【数２】 [Equation 2]
【０００８】[0008]
【数３】 [Equation 3]
【０００９】複素包絡線生成回路７でのディジタル処理
によって、変調入力に応じた同相包絡線成分Ｉ（ｔ）お
よび直交包絡線成分Ｑ（ｔ）が算出されているわけであ
るが、これら同相包絡線成分Ｉ（ｔ）、直交包絡線成分
Ｑ（ｔ）はそれぞれＤ／Ａ変換器８，９でアナログ電圧
に変換された後は、直交変調器１０で搬送波発振器１１
からの同相搬送波、直交搬送波が乗算された上、加算さ
れることで、変調波ｅ（ｔ）が求められるものである。The in-phase envelope component I (t) and the quadrature envelope component Q (t) corresponding to the modulation input are calculated by digital processing in the complex envelope generating circuit 7. These in-phase envelopes are calculated. The line component I (t) and the quadrature envelope component Q (t) are converted into analog voltages by the D / A converters 8 and 9, respectively, and then the carrier wave oscillator 11 is transmitted by the quadrature modulator 10.
The modulated wave e (t) is obtained by multiplying by the in-phase carrier wave and the quadrature carrier wave from and then adding them.
【００１０】一方、包絡線信号生成回路１２では、複素
包絡線生成回路７からの同相包絡線成分Ｉ（ｔ）、直交
包絡線成分Ｑ（ｔ）を以下の数式４、または数式５に従
い演算することによって、包絡線信号Ｒ（ｔ）、または
包絡線信号Ｒ2（ｔ）が生成されるものとなっている。On the other hand, in the envelope signal generating circuit 12, the in-phase envelope component I (t) and the quadrature envelope component Q (t) from the complex envelope generating circuit 7 are calculated according to the following formula 4 or formula 5. As a result, the envelope signal R (t) or the envelope signal R 2 (t) is generated.
【００１１】[0011]
【数４】 [Equation 4]
【００１２】[0012]
【数５】 [Equation 5]
【００１３】この包絡線信号Ｒ（ｔ）、または包絡線信
号Ｒ2（ｔ）はそのまま、あるいはドレイン電圧制御が
最適化されるべく補正が施された後に、Ｄ／Ａ変換器に
よりアナログ電圧に変換された上、ドレイン電圧制御信
号Ｖcとして電源電圧制御回路４に入力されているもの
である。The envelope signal R (t) or the envelope signal R 2 (t) is used as it is, or after being corrected to optimize the drain voltage control, it is converted into an analog voltage by the D / A converter. The converted voltage is input to the power supply voltage control circuit 4 as the drain voltage control signal V c .
【００１４】図７にはまた、包絡線信号生成回路１２の
一例での構成が示されているが、図示のように、本例で
は、ＲＯＭ３０がメモリテーブルとして利用されたもの
となっている。即ち、同相包絡線成分Ｉ（ｔ）および直
交包絡線成分Ｑ（ｔ）がそれぞれｍビットデータである
とすれば、そのアドレスＡo〜Ａm-1には同相包絡線成分
Ｉ（ｔ）のｍビットデータが、また、アドレスＡm〜Ａ
2m-1には直交包絡線成分Ｑ（ｔ）のｍビットデータが入
力されるものとなっている。アドレス空間が０ よび直交包絡線成分Ｑ（ｔ）のデータをアドレスとする
包絡線信号Ｒ（ｔ）、または包絡線信号Ｒ2（ｔ）の
値、あるいはそれを補正した値が予め記憶されているこ
とから、ＲＯＭ３０からの、同相包絡線成分Ｉ（ｔ）お
よび直交包絡線成分Ｑ（ｔ）対応の読出出力は、Ｄ／Ａ
変換器３２を介しドレイン電圧制御信号Ｖcとして得ら
れるものとなっている。FIG. 7 also shows the configuration of an example of the envelope signal generating circuit 12, but as shown in the figure, the ROM 30 is used as a memory table in this example. That is, if in-phase envelope component I (t) and quadrature envelope component Q (t) is the m-bit data, respectively, the address A o to A in m-1 phase envelope component I of (t) The m-bit data also has addresses A m to A
The m- bit data of the orthogonal envelope component Q (t) is input to 2m-1 . Address space is 0 And the value of the envelope signal R (t) or the envelope signal R 2 (t) whose address is the data of the orthogonal envelope component Q (t), or a value obtained by correcting it is stored in advance. The read output corresponding to the in-phase envelope component I (t) and the quadrature envelope component Q (t) from the ROM 30 is D / A.
It is obtained as the drain voltage control signal V c via the converter 32.
【００１５】同じく図８には、包絡線信号生成回路１２
の他の例での構成が示されているが、図示のように、本
例では、ＲＯＭ３０の代わりに、数値演算プロセッサ３
１が用いられたものとなっている。数値演算プロセッサ
３１では、複素包絡線生成回路７からの同相包絡線成分
Ｉ（ｔ）および直交包絡線成分Ｑ（ｔ）から、数式４に
従い包絡線信号Ｒ（ｔ）か、または数式５に従い包絡線
信号Ｒ2（ｔ）が求められた上、これはそのままか、あ
るいは若干の補正が加えられた上、Ｄ／Ａ変換器３２よ
りドレイン電圧制御信号Ｖcとして出力されるものとな
っている。Similarly, FIG. 8 shows an envelope signal generating circuit 12
Although the configuration of another example is shown, as shown in the figure, in this example, the numerical processor 3 is used instead of the ROM 30.
1 has been used. In the numerical operation processor 31, from the in-phase envelope component I (t) and the quadrature envelope component Q (t) from the complex envelope generating circuit 7, the envelope signal R (t) is calculated according to Expression 4 or the envelope signal is calculated according to Expression 5. The line signal R 2 (t) is obtained and, as it is, or after being slightly corrected, is output from the D / A converter 32 as the drain voltage control signal V c . .
【００１６】[0016]
【発明が解決しようとする課題】しかしながら、従来技
術に係る包絡線信号生成回路では、複素包絡線生成回路
からの出力データ、即ち、同相包絡線成分Ｉ（ｔ）およ
び直交包絡線成分Ｑ（ｔ）のデータが同時にそのままＲ
ＯＭへの読み出しアドレスとして直接に用いられている
ことから、いきおいＲＯＭとして容量大のものを使用せ
ざるを得なく、線形送信装置全体の小形化，ＬＳＩ化を
進める上で不利なものとなっている。また、数値演算プ
ロセッサなどを用いる数値演算方式では、ＲＯＭテーブ
ルによる場合に比し消費電力が徒に増加する、といった
不具合があるものとなっている。However, in the envelope signal generating circuit according to the prior art, the output data from the complex envelope generating circuit, that is, the in-phase envelope component I (t) and the quadrature envelope component Q (t). ) Data is R at the same time
Since it is directly used as a read address to the OM, it is unavoidable to use a large capacity ROM as a read-out address, which is a disadvantage in promoting miniaturization and LSI of the linear transmission device as a whole. There is. Further, the numerical calculation method using a numerical calculation processor has a problem that power consumption is significantly increased as compared with the case of using a ROM table.
【００１７】本発明の第１の目的は、メモリ容量，消費
電力がともに少なく済まされた状態で、包絡線信号を生
成し得る包絡線信号生成回路を供するにある。◆本発明
の第２の目的は、その全体が小形化，ＬＳＩ化されるに
際し、好適とされた構成の線形送信装置を供するにあ
る。A first object of the present invention is to provide an envelope signal generating circuit capable of generating an envelope signal in a state where both memory capacity and power consumption are reduced. A second object of the present invention is to provide a linear transmission device having a suitable configuration when it is miniaturized and integrated into an LSI.
【００１８】[0018]
【課題を解決するための手段】上記第１の目的は、基本
的には、２系列の変調信号各々をアドレスとして、該変
調信号各々に対する２乗値を出力する２乗値変換手段
と、該２乗値変換手段からの、上記変調信号対応の２乗
値を加算する加算手段と、該加算手段からの加算結果を
Ｄ／Ａ変換するＤ／Ａ変換手段と、を含むべく構成する
か、または２系列の変調信号各々をアドレスとして、該
変調信号各々に対する２乗値を出力する２乗値変換手段
と、該２乗値変換手段からの、上記変調信号対応の２乗
値を加算する加算手段と、該加算手段からの加算結果を
アドレスとして、該加算結果に対する平方根を出力する
平方根変換手段と、該平方根変換手段からの平方根をＤ
／Ａ変換するＤ／Ａ変換手段と、を含むべく構成するこ
とで達成される。A first object of the present invention is basically a square value conversion means for outputting a squared value for each of two modulated signals as an address, and Is it configured to include addition means for adding the squared values corresponding to the modulated signals from the squared value conversion means, and D / A conversion means for D / A converting the addition result from the addition means? Alternatively, with each of the two series of modulated signals as an address, a squared value converting means for outputting a squared value for each of the modulated signals, and an addition for adding the squared value corresponding to the modulated signal from the squared value converting means. Means, a square root conversion means for outputting a square root for the addition result using the addition result from the addition means as an address, and a square root from the square root conversion means for D
And D / A conversion means for A / A conversion.
【００１９】上記第２の目的は、線形送信装置における
包絡線信号生成手段として、以上のようにしてなる包絡
線信号生成回路を具備せしめることで達成される。The second object can be achieved by providing the envelope signal generating circuit as described above as the envelope signal generating means in the linear transmitter.
【００２０】[0020]
【作用】要は、包絡線信号Ｒ（ｔ）、または包絡線信号
Ｒ2（ｔ）をＲＯＭ容量，消費電力ともに少なくして得
るべく包絡線信号生成回路を回路構成したものである。
即ち、２つの同一データ格納のＲＯＭ（２乗値変換手
段）それぞれを同相包絡線成分Ｉ（ｔ）、直交包絡線成
分Ｑ（ｔ）をアドレスとして同時にアクセスした上、加
算することによっては、包絡線信号Ｒ2（ｔ）がメモリ
容量少なくして得られるものであり、また、共通ＲＯＭ
（２乗値変換手段）を同相包絡線成分Ｉ（ｔ）、直交包
絡線成分Ｑ（ｔ）をアドレスとして時分割にアクセスし
た上、加算することによっては、包絡線信号Ｒ2（ｔ）
が時分割アクセスによらない場合に比し、１／２のＲＯ
Ｍ容量で得られるものである。包絡線信号Ｒ（ｔ）を包
絡線信号Ｒ2（ｔ）より得る場合には、包絡線信号Ｒ
2（ｔ）をアドレスとして、平方根変換手段としてのＲ
ＯＭをアクセスすればよいものである。◆The point is that the envelope signal generating circuit is configured to obtain the envelope signal R (t) or the envelope signal R 2 (t) by reducing both ROM capacity and power consumption.
That is, the two ROMs (square value conversion means) storing the same data are simultaneously accessed using the in-phase envelope component I (t) and the quadrature envelope component Q (t) as addresses, and then the envelopes are added. The line signal R 2 (t) is obtained by reducing the memory capacity, and the common ROM
An envelope signal R 2 (t) is obtained by time-divisionally accessing the (square value conversion means) using the in-phase envelope component I (t) and the quadrature envelope component Q (t) as addresses, and then adding them.
Is 1/2 the RO compared to when not using time division access
It is obtained with M capacity. When the envelope signal R (t) is obtained from the envelope signal R 2 (t), the envelope signal R
2 (t) as address, R as square root conversion means
All you have to do is access the OM. ◆
【００２１】[0021]
【実施例】以下、本発明を図１から図５により説明す
る。◆先ず本発明による線形送信装置について説明すれ
ば、そのブロック構成は図６に示す従来技術に係る線形
送信装置のそれにほぼ同様である。ただ、実質的に異な
るところは、包絡線信号生成回路１２での構成が異なっ
ているだけである。◆即ち、先ず包絡線信号Ｒ2（ｔ）
を生成せしめる場合について説明すれば、図１はその一
例での包絡線信号生成回路の構成を示したものである。
図示のように、既述の複素包絡線生成回路からの同相包
絡線成分Ｉ（ｔ）および直交包絡線成分Ｑ（ｔ）は、ス
イッチ２０による切替接続制御下に、時分割にアドレス
としてＲＯＭ（２乗値変換手段）２１を順次アクセスす
ることによって、ＲＯＭ２１からは同相包絡線成分Ｉ
（ｔ）、直交包絡線成分Ｑ（ｔ）対応の２乗値Ｉ
2（ｔ），Ｑ2（ｔ）が順次得られるものとなっている。
これら２乗値Ｉ2（ｔ），Ｑ2（ｔ）各々はまた、スイッ
チ２０に連動して切替接続制御されているスイッチ２２
を介しラッチ２３，２４に一時的に保持された上、加算
器２５で加算されることによって、Ｉ2（ｔ）＋Ｑ
2（ｔ）、即ち、包絡線信号Ｒ2（ｔ）が生成されるもの
である。この包絡線信号Ｒ2（ｔ）は更にＤ／Ａ変換器
３２でＤ／Ａ変換された後は、ローパスフィルタ（ＬＰ
Ｆ）３３で帯域制限された状態で、出力端子２６を介し
既述の電源電圧制御回路に出力されているものである。
なお、ラッチ２４は高速動作時でのタイミング調整用と
して設けられたものであるが、その際、高速動作が必要
とされない場合には、保持回路２８は、図２に示すもの
に置換されればよい。ラッチ２３出力としてのＱ
2（ｔ）と、ＲＯＭ２１からの直接出力Ｉ2(ｔ）とは加
算器２５で加算されることで、包絡線信号Ｒ2（ｔ）が
生成されればよいものである。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to FIGS. First, the linear transmitter according to the present invention will be described. The block configuration thereof is almost the same as that of the linear transmitter according to the related art shown in FIG. However, what is substantially different is only the configuration of the envelope signal generation circuit 12 is different. ◆ That is, first, the envelope signal R 2 (t)
1 will be described. FIG. 1 shows a configuration of an envelope signal generation circuit as an example.
As shown in the figure, the in-phase envelope component I (t) and the quadrature envelope component Q (t) from the complex envelope generating circuit described above are ROM (time-divisionally) as addresses under the switching connection control by the switch 20. By sequentially accessing the square value conversion means) 21, the in-phase envelope component I from the ROM 21 is accessed.
(T), the squared value I corresponding to the orthogonal envelope component Q (t)
2 (t) and Q 2 (t) are sequentially obtained.
Each of the squared values I 2 (t) and Q 2 (t) is also linked to the switch 20 and is switch-controlled to switch 22.
It is temporarily held in the latches 23 and 24 via I and is added by the adder 25 to obtain I 2 (t) + Q.
2 (t), that is, the envelope signal R 2 (t) is generated. The envelope signal R 2 (t) is further D / A converted by the D / A converter 32, and then the low pass filter (LP
F) The signal is output to the power supply voltage control circuit described above through the output terminal 26 in the band-limited state.
The latch 24 is provided for timing adjustment during high-speed operation. At that time, if high-speed operation is not required, the holding circuit 28 may be replaced with that shown in FIG. Good. Q as latch 23 output
2 (t) and the direct output I 2 (t) from the ROM 21 may be added by the adder 25 to generate the envelope signal R 2 (t).
【００２２】さて、Ｉ（ｔ），Ｑ（ｔ）の量子化ビット
数をＮとすれば、従来技術に係る図７におけるＲＯＭ３
０では、Ｉ（ｔ），Ｑ（ｔ）は読出アドレスとして時分
割入力されていなく、Ｉ（ｔ），Ｑ（ｔ）の全ての組合
せに対する数式５の演算結果 対し図１におけるＲＯＭ２１では、Ｉ（ｔ），Ｑ（ｔ）
は読出アドレスとして時 、包絡線信号Ｒ2（ｔ）を生成するのに、ＲＯＭ３０の
容量に比しＲＯＭ２１の Now, assuming that the number of quantization bits of I (t) and Q (t) is N, the ROM 3 in FIG.
At 0, I (t) and Q (t) are not time-divisionally input as read addresses, and the calculation result of Equation 5 for all combinations of I (t) and Q (t) On the other hand, in the ROM 21 in FIG. 1, I (t), Q (t)
Is the read address , The envelope signal R 2 (t) is generated by comparing the capacity of the ROM 30 with that of the ROM 21.
【００２３】図３にはまた、同じく包絡線信号Ｒ
2（ｔ）を生成せしめる場合での、他の例での包絡線信
号生成回路の構成が示されているが、図示のように、本
例でのＲＯＭ２１は、Ｉ（ｔ），Ｑ（ｔ）対応にＲＯＭ
２１Ａ，２１Ｂが設けられたものとなっている。即ち、
Ｉ（ｔ），Ｑ（ｔ）は読出アドレスとして時分割に入力
されることなく、Ｉ（ｔ），Ｑ（ｔ）各々は読出アドレ
スとしてＲＯＭ２１Ａ，２１Ｂを同時にアクセスし得る
ことから、時分割による場合に比し２倍の速度で動作す
ることが可能となっている。しかし、その分、ＲＯＭ容
量としては２倍（＝２ ものとなっている。Also shown in FIG. 3 is the envelope signal R
2 (t) is generated, the configuration of the envelope signal generating circuit in another example is shown. However, as shown in the figure, the ROM 21 in this example has I (t), Q (t ) Corresponding ROM
21A and 21B are provided. That is,
Since I (t) and Q (t) are not input as read addresses in a time-sharing manner, and each of I (t) and Q (t) can access the ROMs 21A and 21B as read addresses at the same time, the time division is used. It is possible to operate at twice the speed as compared with the case. However, the ROM capacity is doubled (= 2 It has become a thing.
【００２４】なお、飽和型線形増幅器を制御するに際し
包絡線信号に温度信号Ｋが付加される場合、上記ＲＯＭ
２１としては、温度信号Ｋのビット数分だけ余分なビッ
トをもつことによって実現し得る。また、図１における
ローパスフィルタ３３の後に増幅器を設けるか、あるい
はＤ／Ａ変換器３２の前でその利得を調整する構成にし
てもよい。When the temperature signal K is added to the envelope signal when controlling the saturation type linear amplifier, the ROM is used.
21 can be realized by having extra bits for the number of bits of the temperature signal K. Further, an amplifier may be provided after the low-pass filter 33 in FIG. 1, or the gain may be adjusted before the D / A converter 32.
【００２５】以上は包絡線信号Ｒ2（ｔ）に係る包絡線
信号生成回路であるが、包絡線信号Ｒ（ｔ）に係る包絡
線信号生成回路としては、以上の加算器２５とＤ／Ａ変
換器３２との間に、平方根変換手段としてのＲＯＭを介
在せしめればよいものである。即ち、図４は図１に対応
する、包絡線信号Ｒ（ｔ）に係る包絡線信号生成回路の
一例での構成を示したものである。図示のように、加算
器２５からの加算結果としてのＩ2（ｔ）＋Ｑ2（ｔ）は
読出アドレスとしてＲＯＭ２７をアクセスしており、し
たがって、ＲＯＭ２７に予めＩ2（ｔ）＋Ｑ2（ｔ）に対
する平方根を格 、包絡線信号Ｒ（ｔ）が得られるものである。この包絡
線信号Ｒ（ｔ）はＤ／Ａ変換器３２でアナログ信号に変
換された後は、ローパスフィルタ３３で帯域制限された
状態で、出力端子２６上にドレイン電圧制御信号Ｖcと
して出力されるものである。この場合、保持回路２８と
しては、図２に示すものに場合によっては置換可能であ
ることは勿論である。◆図５にはまた、図３に対応す
る、包絡線信号Ｒ（ｔ）に係る包絡線信号生成回路の他
の例での構成が示されているが、これについては特に説
明は要しないものとなっている。The above is the envelope signal generating circuit for the envelope signal R 2 (t), but as the envelope signal generating circuit for the envelope signal R (t), the above adder 25 and D / A are used. It suffices to interpose a ROM as a square root converting means between the converter 32 and the converter 32. That is, FIG. 4 shows a configuration of an example of an envelope signal generation circuit for the envelope signal R (t) corresponding to FIG. As shown, I 2 (t) + Q 2 (t) as the addition result from the adder 25 accesses the ROM 27 as a read address, and therefore the ROM 27 is preliminarily I 2 (t) + Q 2 (t). Square root of , The envelope signal R (t) is obtained. The envelope signal R (t) is converted into an analog signal by the D / A converter 32 and then output as the drain voltage control signal V c on the output terminal 26 in a band-limited state by the low-pass filter 33. It is something. In this case, it is needless to say that the holding circuit 28 can be replaced with the one shown in FIG. 2 in some cases. FIG. 5 also shows the configuration of another example of the envelope signal generating circuit relating to the envelope signal R (t) corresponding to FIG. 3, but this does not require particular explanation. Has become.
【００２６】以下、本発明を説明したが、本発明による
包絡線信号生成回路で生成された包絡線信号は振幅変調
回路等、他の制御信号にも利用し得ることは云うまでも
ないことである。また、本発明による包絡線信号生成回
路が、包絡線信号生成手段として線形送信装置に具備せ
しめられる場合は、その線形送信装置全体は容易に小形
化，ＬＳＩ化され得るものである。Although the present invention has been described below, it goes without saying that the envelope signal generated by the envelope signal generating circuit according to the present invention can also be used for other control signals such as an amplitude modulation circuit. is there. When the envelope signal generating circuit according to the present invention is provided in the linear transmission device as the envelope signal generation means, the entire linear transmission device can be easily miniaturized and integrated into an LSI.
【００２７】[0027]
【発明の効果】以上、説明したように、請求項１〜３，
５〜７による場合は、メモリ容量，消費電力がともに少
なく済まされた状態で、包絡線信号を生成し得る包絡線
信号生成回路が、また、請求項４，８によれば、その全
体が小形化，ＬＳＩ化されるに際し、好適とされた構成
の線形送信装置がそれぞれ得られるものとなっている。As described above, according to claims 1 to 3,
In the case of 5 to 7, an envelope signal generating circuit capable of generating an envelope signal in a state where both the memory capacity and the power consumption are reduced, and according to claims 4 and 8, the whole is small in size. A linear transmission device having a suitable configuration can be obtained when each of them is made into an LSI or an LSI.
【図１】図１は、包絡線信号Ｒ2（ｔ）を生成せしめる
場合での、本発明による包絡線信号生成回路の一例での
構成を示す図。FIG. 1 is a diagram showing a configuration of an example of an envelope signal generation circuit according to the present invention when an envelope signal R 2 (t) is generated.
【図２】図２は、図１に示す保持回路の他の例での構成
を示す図。FIG. 2 is a diagram showing a configuration of another example of the holding circuit shown in FIG.
【図３】図３は、包絡線信号Ｒ2（ｔ）を生成せしめる
場合での、本発明による包絡線信号生成回路の他の例で
の構成を示す図。FIG. 3 is a diagram showing a configuration of another example of the envelope signal generation circuit according to the present invention when the envelope signal R 2 (t) is generated.
【図４】図４は、包絡線信号Ｒ（ｔ）を生成せしめる場
合での、本発明による包絡線信号生成回路の一例での構
成を示す図。FIG. 4 is a diagram showing a configuration of an example of an envelope signal generation circuit according to the present invention when an envelope signal R (t) is generated.
【図５】図５は、包絡線信号Ｒ（ｔ）を生成せしめる場
合での、本発明による包絡線信号生成回路の他の例での
構成を示す図。FIG. 5 is a diagram showing a configuration of another example of the envelope signal generation circuit according to the present invention when the envelope signal R (t) is generated.
【図６】図６は、従来技術に係る線形送信装置のブロッ
ク構成を示す図。FIG. 6 is a diagram showing a block configuration of a linear transmission device according to a conventional technique.
【図７】図７は、従来技術に係る包絡線信号生成回路の
一例での構成を示す図。FIG. 7 is a diagram showing a configuration of an example of an envelope signal generation circuit according to a conventional technique.
【図８】図８は、従来技術に係る包絡線信号生成回路の
他の例での構成を示す図。FIG. 8 is a diagram showing the configuration of another example of the envelope signal generation circuit according to the related art.
２…変調部、３…飽和型線形増幅器、４…電源電圧制御
回路、７…複素包絡線生成回路、８，９，３２…Ｄ／Ａ
変換器、１０…直交変調器、１１…搬送波発振器、１２
…包絡線信号生成回路、２０，２２…スイッチ、２１，
２７…ＲＯＭ、２３，２４…ラッチ、２５…加算器、３
３…ローパスフィルタ（ＬＰＦ）。2 ... Modulator, 3 ... Saturation type linear amplifier, 4 ... Power supply voltage control circuit, 7 ... Complex envelope generation circuit, 8, 9, 32 ... D / A
Converter, 10 ... Quadrature modulator, 11 ... Carrier oscillator, 12
... Envelope signal generation circuit, 20, 22 ... Switch 21,
27 ... ROM, 23, 24 ... Latch, 25 ... Adder, 3
3 ... Low-pass filter (LPF).
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 純 横浜市戸塚区戸塚町216番地株式会社日立 製作所情報通信事業部内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Jun Yamada 216 Totsuka-cho, Totsuka-ku, Yokohama-shi Hitachi Ltd. Information & Communication Division
Claims (8)
に直交する２系列の変調信号各々から包絡線信号を生成
するための包絡線信号生成回路であって、２系列の変調
信号各々をアドレスとして、該変調信号各々に対する２
乗値を出力する２乗値変換手段と、該２乗値変換手段か
らの、上記変調信号対応の２乗値を加算する加算手段
と、該加算手段からの加算結果をＤ／Ａ変換するＤ／Ａ
変換手段と、を含む包絡線信号生成回路。1. An envelope signal generating circuit for generating an envelope signal from each of two series of modulation signals orthogonal to each other, which is created from digital modulation information, wherein each of the two series of modulation signals is used as an address. 2 for each of the modulated signals
Square value converting means for outputting a square value, adding means for adding square values corresponding to the modulated signals from the square value converting means, and D for D / A converting the addition result from the adding means. / A
An envelope signal generation circuit including a conversion unit.
に直交する２系列の変調信号各々から包絡線信号を生成
するための包絡線信号生成回路であって、２系列の変調
信号各々をアドレスとして、該変調信号各々に対する２
乗値を時分割出力する２乗値変換手段と、該２乗値変換
手段からの、上記変調信号対応の２乗値各々を一時的に
保持する２乗値保持手段と、該２乗値保持手段からの２
乗値を加算する加算手段と、該加算手段からの加算結果
をＤ／Ａ変換するＤ／Ａ変換手段と、を含む包絡線信号
生成回路。2. An envelope signal generation circuit for generating an envelope signal from each of two series of modulation signals orthogonal to each other, which is created from digital modulation information, wherein each of the two series of modulation signals is used as an address. 2 for each of the modulated signals
Square value conversion means for time-divisionally outputting a squared value, square value holding means for temporarily holding each square value corresponding to the modulated signal from the square value conversion means, and the square value holding means 2 from the means
An envelope signal generation circuit including: an addition unit that adds a power value; and a D / A conversion unit that performs a D / A conversion on the addition result from the addition unit.
に直交する２系列の変調信号各々から包絡線信号を生成
するための包絡線信号生成回路であって、２系列の変調
信号各々をアドレスとして、該変調信号各々に対する２
乗値を時分割出力する２乗値変換手段と、該２乗値変換
手段からの、上記変調信号の何れか一方に対応する２乗
値を一時的に保持する２乗値保持手段と、該２乗値保持
手段からの２乗値と上記２乗値変換手段からの、他方の
変調信号対応の２乗値とを加算する加算手段と、該加算
手段からの加算結果をＤ／Ａ変換するＤ／Ａ変換手段
と、を含む包絡線信号生成回路。3. An envelope signal generating circuit for generating an envelope signal from each of two series of modulation signals orthogonal to each other, which is created from digital modulation information, wherein each of the two series of modulation signals is used as an address. 2 for each of the modulated signals
A squared value converting means for outputting the squared value in a time division manner; a squared value holding means for temporarily holding a squared value corresponding to one of the modulated signals from the squared value converting means; Adder means for adding the squared value from the squared value holding means and the squared value corresponding to the other modulation signal from the squared value converting means, and the addition result from the adding means is D / A converted. An envelope signal generation circuit including D / A conversion means.
生成回路で作成される、互いに直交する２系列変調信号
としての同相包絡線成分、直交包絡線成分からは直交変
調器で変調波が発生された上、半導体増幅素子からなる
飽和型高周波電力増幅器で増幅される際に、上記２系列
変調信号にもとづき包絡線信号生成回路から生成される
包絡線信号はバイアス電圧制御信号として、上記高周波
増幅器へのバイアス電圧を制御すべく構成された線形送
信装置であって、包絡線信号生成回路は、２系列の変調
信号各々をアドレスとして、該変調信号各々に対する２
乗値を時分割出力する２乗値変換手段と、該２乗値変換
手段からの、上記変調信号対応の２乗値各々を一時的に
保持する２乗値保持手段と、該２乗値保持手段からの２
乗値を加算する加算手段と、該加算手段からの加算結果
をＤ／Ａ変換するＤ／Ａ変換手段と、を含むものとして
構成されている線形送信装置。4. A quadrature modulator generates a modulated wave from an in-phase envelope component and a quadrature envelope component as two series modulation signals which are orthogonal to each other and are created by a complex envelope generation circuit based on digital modulation information. In addition, the envelope signal generated from the envelope signal generating circuit based on the two-series modulation signal when being amplified by the saturation type high frequency power amplifier including the semiconductor amplifying element is supplied to the high frequency amplifier as a bias voltage control signal. A linear transmission device configured to control a bias voltage, wherein an envelope signal generation circuit uses two modulated signals of two series as addresses, and outputs two modulated signals for each modulated signal.
Square value conversion means for time-divisionally outputting a squared value, square value holding means for temporarily holding each square value corresponding to the modulated signal from the square value conversion means, and the square value holding means 2 from the means
A linear transmission device configured to include addition means for adding the power values and D / A conversion means for D / A converting the addition result from the addition means.
に直交する２系列の変調信号各々から包絡線信号を生成
するための包絡線信号生成回路であって、２系列の変調
信号各々をアドレスとして、該変調信号各々に対する２
乗値を出力する２乗値変換手段と、該２乗値変換手段か
らの、上記変調信号対応の２乗値を加算する加算手段
と、該加算手段からの加算結果をアドレスとして、該加
算結果に対する平方根を出力する平方根変換手段と、該
平方根変換手段からの平方根をＤ／Ａ変換するＤ／Ａ変
換手段と、を含む包絡線信号生成回路。5. An envelope signal generating circuit for generating an envelope signal from each of two series of modulation signals orthogonal to each other, which is created from digital modulation information, wherein each of the two series of modulation signals is used as an address. 2 for each of the modulated signals
Squared value conversion means for outputting a squared value, addition means for adding the squared value corresponding to the modulated signal from the squared value conversion means, and the addition result from the addition means as an address An envelope signal generation circuit including: a square root conversion means for outputting a square root of a square root of a square root and a D / A conversion means for D / A converting the square root from the square root conversion means.
に直交する２系列の変調信号各々から包絡線信号を生成
するための包絡線信号生成回路であって、２系列の変調
信号各々をアドレスとして、該変調信号各々に対する２
乗値を時分割出力する２乗値変換手段と、該２乗値変換
手段からの、上記変調信号対応の２乗値各々を一時的に
保持する２乗値保持手段と、該２乗値保持手段からの２
乗値を加算する加算手段と、該加算手段からの加算結果
をアドレスとして、該加算結果に対する平方根を出力す
る平方根変換手段と、該平方根変換手段からの平方根を
Ｄ／Ａ変換するＤ／Ａ変換手段と、を含む包絡線信号生
成回路。6. An envelope signal generation circuit for generating an envelope signal from each of two series of modulation signals orthogonal to each other, which is created from digital modulation information, wherein each of the two series of modulation signals is used as an address. 2 for each of the modulated signals
Square value conversion means for time-divisionally outputting a squared value, square value holding means for temporarily holding each square value corresponding to the modulated signal from the square value conversion means, and the square value holding means 2 from the means
Addition means for adding the power values, square root conversion means for outputting the square root of the addition result using the addition result from the addition means as an address, and D / A conversion for D / A conversion of the square root from the square root conversion means. An envelope signal generating circuit including :.
に直交する２系列の変調信号各々から包絡線信号を生成
するための包絡線信号生成回路であって、２系列の変調
信号各々をアドレスとして、該変調信号各々に対する２
乗値を時分割出力する２乗値変換手段と、該２乗値変換
手段からの、上記変調信号の何れか一方に対応する２乗
値を一時的に保持する２乗値保持手段と、該２乗値保持
手段からの２乗値と上記２乗値変換手段からの、他方の
変調信号対応の２乗値とを加算する加算手段と、該加算
手段からの加算結果をアドレスとして、該加算結果に対
する平方根を出力する平方根変換手段と、該平方根変換
手段からの平方根をＤ／Ａ変換するＤ／Ａ変換手段と、
を含む包絡線信号生成回路。7. An envelope signal generating circuit for generating an envelope signal from each of two series of modulation signals orthogonal to each other, which is created from digital modulation information, wherein each of the two series of modulation signals is used as an address. 2 for each of the modulated signals
A squared value converting means for outputting the squared value in a time division manner; a squared value holding means for temporarily holding a squared value corresponding to one of the modulated signals from the squared value converting means; Addition means for adding the squared value from the squared value holding means and the squared value corresponding to the other modulation signal from the squared value conversion means, and the addition result using the addition result from the addition means as an address. A square root conversion means for outputting a square root of the result, and a D / A conversion means for D / A converting the square root from the square root conversion means,
An envelope signal generation circuit including a.
信号生成回路で作成される、互いに直交する２系列変調
信号としての同相包絡線成分、直交包絡線成分からは直
交変調器で変調波が発生された上、半導体増幅素子から
なる飽和型高周波電力増幅器で増幅される際に、上記２
系列変調信号にもとづき包絡線信号生成回路から生成さ
れる包絡線信号はバイアス電圧制御信号として、上記高
周波増幅器へのバイアス電圧を制御すべく構成された線
形送信装置であって、包絡線信号生成回路は、２系列の
変調信号各々をアドレスとして、該変調信号各々に対す
る２乗値を出力する２乗値変換手段と、該２乗値変換手
段からの、上記変調信号対応の２乗値を加算する加算手
段と、該加算手段からの加算結果をアドレスとして、該
加算結果に対する平方根を出力する平方根変換手段と、
該平方根変換手段からの平方根をＤ／Ａ変換するＤ／Ａ
変換手段と、を含むものとして構成されている線形送信
装置。8. A quadrature modulator generates a modulated wave from an in-phase envelope component and a quadrature envelope component as two series modulation signals which are orthogonal to each other and are created by a complex envelope signal generation circuit based on digital modulation information. In addition, when amplified by a saturation type high frequency power amplifier composed of a semiconductor amplifier,
An envelope signal generated from an envelope signal generating circuit based on a series modulation signal is a linear transmission device configured to control a bias voltage to the high frequency amplifier as a bias voltage control signal. Is a squared value converting means for outputting a squared value for each modulated signal with each of the two series of modulated signals as an address, and a squared value corresponding to the modulated signal from the squared value converting means. Adder means, and a square root conversion means for outputting a square root for the addition result using the addition result from the addition means as an address,
D / A for D / A converting the square root from the square root conversion means
A linear transmitter configured as including: a converting means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4228298A JPH0677740A (en) | 1992-08-27 | 1992-08-27 | Envelope signal generating circuit and linear transmitter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4228298A JPH0677740A (en) | 1992-08-27 | 1992-08-27 | Envelope signal generating circuit and linear transmitter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677740A true JPH0677740A (en) | 1994-03-18 |
Family
ID=16874272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4228298A Pending JPH0677740A (en) | 1992-08-27 | 1992-08-27 | Envelope signal generating circuit and linear transmitter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677740A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001156554A (en) * | 1999-10-08 | 2001-06-08 | Ma-Com Eurotec | System and method for transmitting digital information by using interleaved delta modulation |
| JP2012175286A (en) * | 2011-02-18 | 2012-09-10 | Fujitsu Ltd | Transmission device |
-
1992
- 1992-08-27 JP JP4228298A patent/JPH0677740A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001156554A (en) * | 1999-10-08 | 2001-06-08 | Ma-Com Eurotec | System and method for transmitting digital information by using interleaved delta modulation |
| JP2012175286A (en) * | 2011-02-18 | 2012-09-10 | Fujitsu Ltd | Transmission device |
| US8509715B2 (en) | 2011-02-18 | 2013-08-13 | Fujitsu Limited | Transmitter and power supply control module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404378A (en) | Distortion compensating circuit | |
| KR100398302B1 (en) | Efficient Linear Power Amplification | |
| US5225795A (en) | Digital quadrature modulator | |
| JP2887987B2 (en) | Digital modulation circuit | |
| JPH0622302B2 (en) | Amplifier | |
| JP3698643B2 (en) | Multi-carrier transmission apparatus and method | |
| US6940920B2 (en) | Multiplier arrangement, signal modulator and transmitter | |
| JPH0677740A (en) | Envelope signal generating circuit and linear transmitter | |
| JPH0654878B2 (en) | Variable output transmitter | |
| CN116128064A (en) | Quantum bit state reading circuit, measurement and control circuit and quantum computer | |
| JPH08340361A (en) | Multi-carrier peak voltage suppression transmitter | |
| US5847622A (en) | Quadrature phase shift keying modulating apparatus | |
| JP3097075B2 (en) | Constant amplitude modulator | |
| CN220457383U (en) | Digital modulation module, measurement and control system and quantum computer | |
| JPH11289224A (en) | Frequency synthesizer | |
| JPH06152675A (en) | Digital modulator | |
| JPS58105658A (en) | Adaptive type modulating equipment | |
| JP3344004B2 (en) | Digital modulator | |
| US5475627A (en) | Digital wave synthesizer with address conversion for reducing memory capacity | |
| JPH05300122A (en) | Orthogonal degree stabilizing circuit for modem in multi-channel system | |
| JP2926657B2 (en) | Digital envelope generator | |
| JP3434089B2 (en) | Spread spectrum signal generation circuit | |
| JPH05276203A (en) | Modulation data generation circuit | |
| JP3380618B2 (en) | Digital signal QPSK modulator | |
| JPH03213029A (en) | Quadrature modulator |