JPH0677585A - Semiconductor laser and manufacture thereof - Google Patents

Semiconductor laser and manufacture thereof

Info

Publication number
JPH0677585A
JPH0677585A JP22551892A JP22551892A JPH0677585A JP H0677585 A JPH0677585 A JP H0677585A JP 22551892 A JP22551892 A JP 22551892A JP 22551892 A JP22551892 A JP 22551892A JP H0677585 A JPH0677585 A JP H0677585A
Authority
JP
Japan
Prior art keywords
layer
type
current
semiconductor
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP22551892A
Other languages
Japanese (ja)
Inventor
Chikashi Anayama
親志 穴山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22551892A priority Critical patent/JPH0677585A/en
Publication of JPH0677585A publication Critical patent/JPH0677585A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PURPOSE:To prevent a decrease in yield due to dusts adhering surface of a semiconductor substrate by reducing number of introducing and removing the substrate into and from a growing apparatus in a lateral mode control type visible light semiconductor laser using compound semiconductor such as AlGaInP series. CONSTITUTION:The semiconductor laser comprises an upper p-type clad layer 8 formed in a protrusion stripe state, a p-type current uniform layer 10 formed on the stripe of the layer 8a and having lower resistivity than that of the layer 8, a current narrowing layer 11 in which an oblique part 112 formed on the layers 8, 10 becomes p type and the other parts 111, 112 become n type, and a p-type contact layer 12 formed on the layer 11. The layer 11 in which the part 112 is the p type and the other parts 111, 113 are n type can be formed by simultaneously doping it with n-type impurity and p-type impurity.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、AlGaInP系等の
化合物半導体を用いた横モード制御型の可視光半導体レ
ーザ装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transverse mode control type visible light semiconductor laser device using a compound semiconductor such as AlGaInP.

【0002】[0002]

【従来の技術】近年、0.6μm帯の可視光半導体レー
ザ装置は、POS、光ディスク装置、レーザプリンタ等
の光情報処理装置の高性能化を実現する光源として大い
に期待されている。このような可視光半導体レーザ装置
は、低しきい値電流を有し、高効率であることが要求さ
れるとともに、歩留りが高く、安価に製造できることが
要望され、AlGaInP系のレーザ装置が有望視され
ている。
2. Description of the Related Art In recent years, a 0.6 μm band visible light semiconductor laser device has been greatly expected as a light source for realizing high performance of optical information processing devices such as POS, optical disk devices and laser printers. Such a visible light semiconductor laser device is required to have a low threshold current and high efficiency, and also to be manufactured at a high yield and at a low cost. Therefore, an AlGaInP-based laser device is promising. Has been done.

【0003】ところが、AlGaInP系のレーザ装置
は、従来多用されていたGaAs/AlGaAs系の半
導体レーザ装置とは異なり、Alを含む半導体層の上に
Alを含む半導体層を結晶性よく成長することはきわめ
て困難である。したがって、埋め込みヘテロ型(BH)
レーザ装置のように屈折率変化をAlを含む半導体材料
を埋め込むことによって実現することは困難である。そ
こで、従来から実用化されている横モード制御型AlG
aInP系のレーザ装置は活性層が平坦であり、上部ク
ラッド層をメサストライプ型にすることによって横方向
の屈折率変化をつけている。
However, unlike the GaAs / AlGaAs-based semiconductor laser device which has been widely used in the past, the AlGaInP-based laser device does not allow a semiconductor layer containing Al to grow on the semiconductor layer containing Al with good crystallinity. It's extremely difficult. Therefore, buried hetero type (BH)
It is difficult to realize a refractive index change by embedding a semiconductor material containing Al as in a laser device. Therefore, the lateral mode control type AlG that has been practically used in the past
In the aInP-based laser device, the active layer is flat, and the upper cladding layer is formed into a mesa stripe type to change the refractive index in the lateral direction.

【0004】図4は、従来の横モード制御型半導体レー
ザ装置の構成説明図である。この図において、21はn
−GaAs基板、22はn−(Al0.7 Ga0.3 0.5
In0.5 Pクラッド層、23はアンドープGa0.5 In
0.5 P活性層、24はp−(Al0.7 Ga0.3 0.5
0.5 P第1クラッド層、25はp−(Al 0.7 Ga
0.3 0.5 In0.5 P第2クラッド層、26はp−Ga
0.5 In0.5 Pスパイク防止層、27はp−GaAsバ
ッファ層、28はp−GaAs電流ブロック層、29は
p−GaAsコンタクト層を示している。
FIG. 4 shows a conventional lateral mode control type semiconductor laser.
It is a structure explanatory view of the device. In this figure, 21 is n
-GaAs substrate, 22 is n- (Al0.7Ga0.3) 0.5
In0.5P-clad layer, 23 is undoped Ga0.5In
0.5P active layer, 24 is p- (Al0.7Ga0.3)0.5I
n0.5P first cladding layer, 25 is p- (Al 0.7Ga
0.3)0.5In0.5P second clad layer, 26 is p-Ga
0.5In0.5P spike prevention layer, 27 is p-GaAs
Buffer layer, 28 is a p-GaAs current blocking layer, and 29 is
A p-GaAs contact layer is shown.

【0005】この構成説明図によって、従来の横モード
制御型AlGaInP系半導体レーザ装置の製造方法お
よびその構成を、リッジ型ロスガイドレーザ装置を例に
して説明する。
With reference to this structure explanatory view, a method of manufacturing a conventional lateral mode control type AlGaInP semiconductor laser device and its structure will be described by taking a ridge type loss guide laser device as an example.

【0006】この従来の半導体レーザ装置を製造するに
は、まず、Siドープn−GaAs基板21の上に、S
eドープn−(Al0.7 Ga0.3 0.5 In0.5 Pクラ
ッド層22、アンドープGa0.5 In0.5 P活性層2
3、Mgドープp−(Al0.7Ga0.3 0.5 In0.5
P第1クラッド層24、Mgドープp−(Al0.7 Ga
0.3 0.5 In0.5 P第2クラッド層25となる半導体
層、Znドープp−Ga 0.5 In0.5 Pスパイク防止層
26となる半導体層、Znドープp−GaAsバッファ
層27となる半導体層を順次成長する。
To manufacture this conventional semiconductor laser device
First, on the Si-doped n-GaAs substrate 21, S
e-doped n- (Al0.7Ga0.3)0.5In0.5P class
Dead layer 22, undoped Ga0.5In0.5P active layer 2
3, Mg-doped p- (Al0.7Ga0.3)0.5In0.5
P first cladding layer 24, Mg-doped p- (Al0.7Ga
0.3)0.5In0.5Semiconductor that becomes the second clad layer 25
Layer, Zn-doped p-Ga 0.5In0.5P spike prevention layer
26, semiconductor layer, Zn-doped p-GaAs buffer
A semiconductor layer to be the layer 27 is sequentially grown.

【0007】次いで、p−GaAsバッファ層27とp
−Ga0.5 In0.5 Pスパイク防止層26とp−(Al
0.7 Ga0.3 0.5 In0.5 P第2クラッド層25を選
択的にエッチングしてメサ状に成形する。
Next, the p-GaAs buffer layer 27 and p
-Ga 0.5 In 0.5 P spike prevention layer 26 and p- (Al
0.7 Ga 0.3 ) 0.5 In 0.5 P The second cladding layer 25 is selectively etched to form a mesa.

【0008】その上に、Seドープp−GaAs電流ブ
ロック層28を成長し、その中央部をエッチング除去し
てp−GaAsバッファ層27の頂部を露出する。
A Se-doped p-GaAs current blocking layer 28 is grown thereon, and the central portion thereof is removed by etching to expose the top of the p-GaAs buffer layer 27.

【0009】その上に、Znドープp−GaAsコンタ
クト層29を成長する。そしてp型、n型の電極を形成
して完成する。
A Zn-doped p-GaAs contact layer 29 is grown on it. Then, p-type and n-type electrodes are formed to complete the process.

【0010】この構造ではメサストライプの両端側の埋
め込み層が、光を吸収するp−GaAs電流ブロック層
28であり、ロスガイド構造になっている。
In this structure, the buried layers on both ends of the mesa stripe are p-GaAs current blocking layers 28 that absorb light, and have a loss guide structure.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、図4の
ような構造の半導体レーザ装置においては、p−GaA
s電流ブロック層28がMOPVE法による埋め込み成
長によって形成されるため、3回に分けた半導体層の成
長が必要である。
However, in the semiconductor laser device having the structure as shown in FIG. 4, p-GaA is used.
Since the s current blocking layer 28 is formed by embedded growth by the MOPVE method, it is necessary to grow the semiconductor layer three times.

【0012】このように半導基板をMOPVE成長装置
に出し入れする回数が多くなると、半導体基板を成長装
置に出し入れする際に、その表面に塵埃が付着すること
が避けられず、そのために結晶欠陥が増加したり、結晶
成長不良率が増大して歩留りが低下するという問題があ
った。本発明は、半導体基板の成長装置への出し入れ回
数を減らすことによって、半導体基板を成長装置に出し
入れする際に付着する塵埃による歩留りの低下を防ぐこ
とを目的とする。
As described above, when the semiconductor substrate is moved in and out of the MOPVE growth apparatus many times, it is inevitable that dust is attached to the surface of the semiconductor substrate in and out of the growth apparatus, which causes crystal defects. There is a problem in that the yield rate decreases due to an increase in the crystal growth defect rate. An object of the present invention is to reduce the number of times a semiconductor substrate is taken in and out of a growth apparatus, thereby preventing a decrease in yield due to dust attached when the semiconductor substrate is taken in and out of the growth apparatus.

【0013】[0013]

【課題を解決するための手段】本発明にかかる半導体レ
ーザ装置においては、活性層上に凸ストライプ状に形成
された上側p型クラッド層と、該p型クラッド層の凸ス
トライプの上に形成された該p型クラッド層よりも抵抗
率が低いp型電流均一化層と、該p型クラッド層と電流
均一化層の上に形成された斜面部分がp型となりその他
の部分はn型となっている電流狭窄層と、該電流狭窄層
の上に形成されたp型コンタクト層を含む構成を採用し
た。
In a semiconductor laser device according to the present invention, an upper p-type clad layer formed in a convex stripe shape on an active layer and a convex stripe of the p-type clad layer are formed. In addition, the p-type current equalizing layer having a lower resistivity than the p-type cladding layer, and the slope portion formed on the p-type cladding layer and the current equalizing layer are p-type and the other portions are n-type. The current confinement layer and the p-type contact layer formed on the current confinement layer are used.

【0014】この場合、p型電流均一化層とp型クラッ
ド層の間にヘテロスパイク防止層があり、p型クラッド
層の斜面と電流狭窄層の間にヘテロスパイク防止層がな
い構成を採用することができる。
In this case, the hetero spike prevention layer is provided between the p-type current equalizing layer and the p-type cladding layer, and the hetero spike prevention layer is not provided between the slope of the p-type cladding layer and the current constriction layer. be able to.

【0015】またこの場合、電流狭窄層の材料と電流均
一化層の材料はGaAsまたはGaInPであり、、ク
ラッド層はAlGaInPまたはAlInPである構成
を採用することができる。
Further, in this case, the material of the current confinement layer and the material of the current equalizing layer may be GaAs or GaInP, and the cladding layer may be AlGaInP or AlInP.

【0016】またこの場合、基板は(100)面、p型
クラッド層と電流均一化層の斜面は、(411)A面か
ら(111)A面までの間にあり、電流狭窄層はp型不
純物とn型不純物の同時供給により形成された構成を採
用することができる。
In this case, the substrate is the (100) plane, the slopes of the p-type cladding layer and the current equalizing layer are between the (411) A plane and the (111) A plane, and the current confinement layer is the p-type. A structure formed by supplying impurities and n-type impurities simultaneously can be adopted.

【0017】この半導体レーザ装置の製造方法において
は、半導体基板の(100)面上に形成された活性層の
上に、斜面が(411)A面から(111)A面までの
間にある凸ストライプ状のp型半導体層からなるクラッ
ド層を形成する工程と、該p型半導体層からなるクラッ
ド層の頂部に該クラッド層よりも抵抗率が低いp型半導
体層からなる電流均一化層を形成する工程と、該クラッ
ド層と電流均一化層の上に、該クラッド層の斜面部分は
p型であり、その外の部分はn型である電流狭窄層をp
型不純物とn型不純物を同時供給することによって形成
する工程と、該電流狭窄層の上にp型コンタクト層を形
成する工程を採用した。
In this method of manufacturing a semiconductor laser device, a convex surface having a slope between the (411) A surface and the (111) A surface is formed on the active layer formed on the (100) surface of the semiconductor substrate. Step of forming a clad layer made of a stripe-shaped p-type semiconductor layer, and forming a current equalizing layer made of a p-type semiconductor layer having a resistivity lower than that of the clad layer on top of the clad layer made of the p-type semiconductor layer On the cladding layer and the current equalizing layer, the slope portion of the cladding layer is p-type, and the other portion is an n-type current confinement layer.
The step of forming by supplying the type impurities and the n-type impurities at the same time and the step of forming the p-type contact layer on the current confinement layer were adopted.

【0018】[0018]

【作用】前記のように、半導体基板を成長装置に出し入
れする回数を減らすためには、p型(ドーパント)不純
物とn型不純物の取り込まれ率の半導体結晶の面方位依
存性を利用して、p型およびn型不純物を同時供給(同
時ドーピング)することによって、n型電流ブロック層
111 ,113 と、p型電流チャネル層112 からなる
電流狭窄層を1回の成長によって形成し、その上に引き
続いてp−GaAsコンタクト層12を成長すればよ
い。
As described above, in order to reduce the number of times the semiconductor substrate is taken in and out of the growth apparatus, the plane orientation dependence of the semiconductor crystal of the incorporation rate of p-type (dopant) impurities and n-type impurities is utilized. By simultaneously supplying (simultaneous doping) p-type and n-type impurities, a current confinement layer composed of the n-type current block layers 11 1 and 11 3 and the p-type current channel layer 11 2 is formed by one growth. The p-GaAs contact layer 12 may be subsequently grown thereon.

【0019】図1は、SeとZnのAlGaInPドー
プ面方位依存性説明図である。この図の横軸は(Al
0.7 Ga0.3 0.5 In0.5 P基板の(100)面から
(111)A面への傾き(度)であり、縦軸はキャリア
濃度(cm-3)を示している。
FIG. 1 is an explanatory diagram of AlGaInP-doped plane orientation dependence of Se and Zn. The horizontal axis of this figure is (Al
It is the inclination (degree) from the (100) plane to the (111) A plane of the 0.7 Ga 0.3 ) 0.5 In 0.5 P substrate, and the vertical axis represents the carrier concentration (cm -3 ).

【0020】この説明図に示されているように、(10
0)面と(411)A面における同時ドーピング層のキ
ャリア層のキャリア濃度は、単独でドーピングしたキャ
リア濃度に近づけることができ、(100)面を有する
平面と、(411)A面を有する傾斜面からなるAlG
aInP基板にn型不純物であるSeとp型不純物であ
るZnを同時にドーピングすると、AlGaInP基板
の(411)A面から(111)面までの間の傾斜面部
分ではp型になり、(100)面に沿う水平部分がn型
になる。
As shown in this explanatory diagram, (10
The carrier concentration of the carrier layer of the simultaneous doping layer on the (0) plane and the (411) A plane can be made close to the carrier concentration of the single doping, and the plane having the (100) plane and the slope having the (411) A plane are inclined. AlG consisting of faces
When Se, which is an n-type impurity, and Zn, which is a p-type impurity, are simultaneously doped into the aInP substrate, the inclined surface portion between the (411) A plane and the (111) plane of the AlGaInP substrate becomes p-type, and (100) The horizontal part along the surface becomes n-type.

【0021】これは、(411)A面より傾きが大きい
範囲ではZnやMg等のp型不純物の取り込まれ率が大
きく、逆に、SeやS等のn型不純物の取り込まれ率が
小さくなり、(100)面付近ではSeやS等のn型不
純物の取り込まれ率が大きくなり、ZnやMg等のp型
不純物の取り込まれ率が小さくなるという性質があるた
めである。
This is because in the range where the inclination is larger than the (411) A plane, the rate of incorporation of p-type impurities such as Zn and Mg is large, and conversely, the rate of incorporation of n-type impurities such as Se and S is small. In the vicinity of the (100) plane, the rate of incorporation of n-type impurities such as Se and S increases, and the rate of incorporation of p-type impurities such as Zn and Mg decreases.

【0022】本発明においては、従来技術のように選択
埋め込み層を成長することに代えて、この同時ドーピン
グを用いて、n型電流ブロック層111 ,113 とp型
電流チャネル層112 からなるGaAs電流狭窄層11
の形成に用いている。すなわち、同時ドーピングによっ
て、電流の流れを阻止する電流ブロック層と、斜面部分
から流れてくるp型キャリアを(100)面に集めて均
一にp型クラッド層に供給するための電流均一化層との
組合せからなる電流狭窄層構造を形成すれば、電流狭窄
層構造を成長した成長装置内でそのまま連続してコンタ
クト層を成長することができるため、基板を成長装置か
ら出し入れすることなく電流狭窄層とコンタクト層を形
成することができる。
In the present invention, instead of growing the selective buried layer as in the prior art, this simultaneous doping is used to remove the n-type current block layers 11 1 and 11 3 and the p-type current channel layer 11 2. GaAs current constriction layer 11
Used for the formation of. That is, by co-doping, there are a current blocking layer that blocks the flow of current and a current uniformizing layer that collects p-type carriers flowing from the slope portion on the (100) plane and uniformly supplies them to the p-type cladding layer. If the current confinement layer structure composed of the combination of the above is formed, the contact layer can be continuously grown as it is in the growth device in which the current confinement layer structure is grown. And a contact layer can be formed.

【0023】以上説明したように、同時ドーピングを用
いて、電流狭窄層を1回の成長で形成すると、図1に示
された構造が、半導体基板を成長装置に2回出し入れす
ることによって形成されるため、3回の成長装置への出
し入れを必要とした従来の成長法と比較すると、歩留り
が向上し、半導体レーザ装置を安価に実現することがで
きる。
As described above, when the current confinement layer is formed by one-time growth using co-doping, the structure shown in FIG. 1 is formed by putting the semiconductor substrate in and out of the growth apparatus twice. Therefore, the yield is improved and the semiconductor laser device can be realized at low cost, as compared with the conventional growth method which requires the growth device to be taken in and out three times.

【0024】[0024]

【実施例】以下、本発明の実施例を説明する。図2は、
第1実施例の半導体レーザ装置の構成説明図である。
EXAMPLES Examples of the present invention will be described below. Figure 2
It is a structure explanatory view of the semiconductor laser device of the first embodiment.

【0025】この図において、1はn−GaAs基板、
2はn−GaAs第1バッファ層、3はn−GaInP
第2バッファ層、4はn−(Al0.7 Ga0.3 0.5
0. 5 Pクラッド層、5はアンドープGaInP活性
層、6はp−(Al0.7 Ga0. 3 0.5 In0.5 P第1
クラッド層、7はp−GaInPエッチングストップ
層、8はp−(Al0.7 Ga0.3 0.5 In0.5 P第2
クラッド層、9はp−(Al0.1 Ga0.9 0.5 In
0.5 Pスパイク防止層、10はp−GaAs電流均一化
層、11はZn・Se同時ドープGaAs電流狭窄層、
111 ,113 はn−電流ブロック層、112 はp−電
流チャネル層、12はp−GaAsコンタクト層を示し
ている。
In this figure, 1 is an n-GaAs substrate,
2 is an n-GaAs first buffer layer, 3 is n-GaInP
The second buffer layer, 4 is n- (Al 0.7 Ga 0.3 ) 0.5 I
n 0. 5 P cladding layer, an undoped GaInP active layer 5, 6 p- (Al 0.7 Ga 0. 3) 0.5 In 0.5 P first
Clad layer, 7 is p-GaInP etching stop layer, 8 is p- (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P second
Clad layer, 9 is p- (Al 0.1 Ga 0.9 ) 0.5 In
0.5 P spike prevention layer, 10 p-GaAs current uniformization layer, 11 Zn / Se co-doped GaAs current confinement layer,
Reference numerals 11 1 and 11 3 denote n-current blocking layers, 11 2 denotes a p-current channel layer, and 12 denotes a p-GaAs contact layer.

【0026】この構成説明図によってこの実施例の半導
体レーザ装置の構成とその製造方法を説明する。
The structure of the semiconductor laser device of this embodiment and the method of manufacturing the same will be described with reference to this structure explanatory view.

【0027】第1工程 (100)結晶面を表面に有するSiドープn−GaA
s基板1の上に、厚さ1μmのSeドープn−GaAs
第1バッファ層2、厚さ0.1μmのSeドープn−G
aInP第2バッファ層3、厚さ1.0μmのSeドー
プn−(Al0. 7 Ga0.3 0.5 In0.5 Pクラッド層
4、厚さ300Åで0.5%の歪みを有するアンドープ
GaInP活性層5、厚さ0.2μmのMgドープp−
(Al0. 7 Ga0.3 0.5 In0.5 P第1クラッド層
6、厚さ100ÅのMgドープp−GaInPエッチン
グストップ層7、厚さ0.8μmのMgドープp−(A
0. 7 Ga0.3 0.5 In0.5 P第2クラッド層8とな
る半導体層、厚さ0.1μmのMgドープp−(Al
0.1 Ga0.9 0.5 In0.5 Pスパイク防止層9となる
半導体層、厚さ0.5μmのZnドープp−GaAs電
流均一化層10と半導体層を順次MOVPE法によって
成長する。
First step (100) Si-doped n-GaA having a crystal plane on the surface
Se-doped n-GaAs with a thickness of 1 μm on the s substrate 1
First buffer layer 2, 0.1 μm thick Se-doped n-G
aInP second buffer layer 3, a thickness of 1.0 .mu.m Se doped n- (Al 0. 7 Ga 0.3) 0.5 In 0.5 P cladding layer 4, an undoped GaInP active layer 5 having a strain of 0.5% at a thickness of 300Å , 0.2 μm thick Mg-doped p-
(Al 0. 7 Ga 0.3) 0.5 In 0.5 P first cladding layer 6, the thickness of 100 Å Mg-doped p-GaInP etching stop layer 7, having a thickness of 0.8 [mu] m Mg-doped p-(A
l 0. 7 Ga 0.3) semiconductor layer serving as 0.5 an In 0.5 P second cladding layer 8 having a thickness of 0.1 [mu] m Mg-doped p-(Al
A semiconductor layer to be the 0.1 Ga 0.9 ) 0.5 In 0.5 P spike prevention layer 9, a Zn-doped p-GaAs current equalizing layer 10 having a thickness of 0.5 μm, and a semiconductor layer are sequentially grown by the MOVPE method.

【0028】第2工程 第1工程によって形成された積層構造の上にストライプ
状のSiO2 膜を形成し、このSiO2 膜をマスクにし
てアンモニア過酸化水素溶液によってp−GaAs電流
均一化層10となる半導体層をエッチングしてメサ成形
する。次いで、ブロムメタノールによってp−(Al
0.7 Ga0.3 0.5 In0.5 P第2クラッド層8となる
半導体層の半ばまでエッチングし、最後に、塩酸溶液に
よってp−GaInPエッチングストップ層7までスト
ップエッチングして、この図に示されるようなp−(A
0.7 Ga0.3 0.5 In0.5 P第2クラッド層8を成
形する。
Second Step A stripe-shaped SiO 2 film is formed on the laminated structure formed in the first step, and the p-GaAs current uniformizing layer 10 is formed by ammonia hydrogen peroxide solution using this SiO 2 film as a mask. The semiconductor layer to be the above is etched to form a mesa. Then, p- (Al
0.7 Ga 0.3 ) 0.5 In 0.5 P Etching is performed up to the middle of the semiconductor layer to be the second cladding layer 8, and finally, the p-GaInP etching stop layer 7 is stop-etched with a hydrochloric acid solution to obtain a p-type as shown in FIG. -(A
l 0.7 Ga 0.3 ) 0.5 In 0.5 P The second cladding layer 8 is formed.

【0029】第3工程 第2工程によってメサ成形されたp−GaAs電流均一
化層10とp−(Al 0.7 Ga0.3 0.5 In0.5 P第
2クラッド層8の上に、厚さ1μmのZn・Se同時ド
ープGaAs電流狭窄層11をMOVPE法によって成
長する。このZn・Se同時ドープGaAs電流狭窄層
11の成長によって、(100)面をもつ平面上にはn
−電流ブロック層111 ,113 が形成され、(11
1)A面をもつ斜面上にはp−電流チャネル層112
形成される。その上に厚さの3μmのZnドープp−G
aAsコンタクト層12を同じMOVPE装置内で成長
し、p型およびn型金属電極を形成し、レーザチップを
切り出し、ヒートシンクにボンディングすることによっ
てレーザ装置を完成する。
Third step P-GaAs current uniformed by mesa molding in the second step
Layer 10 and p- (Al 0.7Ga0.3)0.5In0.5P number
On top of the 2 clad layer 8, a 1 μm thick Zn / Se simultaneous layer is formed.
The GaAs current confinement layer 11 is formed by the MOVPE method.
Lengthen. This Zn / Se co-doped GaAs current confinement layer
By the growth of 11, n on a plane with (100) plane
-Current blocking layer 111, 113Is formed, and (11
1) The p-current channel layer 11 is formed on the slope having the A surface.2But
It is formed. Zn-doped p-G with a thickness of 3 μm
Growth of aAs contact layer 12 in the same MOVPE device
Then, the p-type and n-type metal electrodes are formed, and the laser chip is
By cutting out and bonding to a heat sink
Complete the laser device.

【0030】図3は、第1実施例の半導体レーザ装置の
電流経路説明図である。この図において使用した符号
は、後に説明する電流経路a,b,cの他は図2におい
て同符号を付して説明したものと同様である。この電流
経路aは理想的な電流経路、電流経路bは不均一注入に
よる電流経路、電流経路cは同時ドープ電流チャネルか
ら流れる電流経路を示している。
FIG. 3 is an explanatory diagram of a current path of the semiconductor laser device of the first embodiment. The reference numerals used in this figure are the same as those explained with the same reference numerals in FIG. 2, except for the current paths a, b, and c which will be described later. The current path a is an ideal current path, the current path b is a current path due to non-uniform injection, and the current path c is a current path flowing from the simultaneous doped current channel.

【0031】この図において、電流経路aは、この半導
体レーザ装置の素子抵抗を決定する経路であるから、で
きるだけ電流が流れやすいことが必要である。そのた
め、p−GaAs電流均一化層10とp−(Al0.7
0.3 0.5 In0.5 P第2クラッド層8の間にスパイ
クを防止するp−(Al0.1 Ga0.9 0.5 In0.5
スパイク防止層9が必要である。
In this figure, the current path a is this semiconductor.
Since it is a path that determines the element resistance of the body laser device,
It is necessary for the current to flow as easily as possible. That
Therefore, the p-GaAs current equalizing layer 10 and the p- (Al0.7G
a0.3)0.5In0.5Spy between the second clad layer 8
P- (Al0.1Ga0.9) 0.5In0.5P
The spike prevention layer 9 is required.

【0032】また、電流経路bは、活性層への電流注入
を非均一化させ、レーザ発振の横モードの安定性を劣化
させる要因となるから、これを防ぐためには、p−電流
チャネル層112 とp−(Al0.7 Ga0.3 0.5 In
0.5 P第2クラッド層8との間のホール障壁が大きく、
バンドにスパイクが生じると好都合である。このような
条件は、第1実施例の構成によって満足される。
Further, the current path b causes non-uniform current injection into the active layer and deteriorates the stability of the transverse mode of laser oscillation. To prevent this, the p-current channel layer 11 is used. 2 and p- (Al 0.7 Ga 0.3 ) 0.5 In
The hole barrier between the 0.5 P second cladding layer 8 is large,
It is advantageous if the band spikes. Such conditions are satisfied by the configuration of the first embodiment.

【0033】また、p−GaAs電流均一化層10は電
流経路cの電流を均一な一つの電流経路aにするために
設けられており、その下層のp−(Al0.7 Ga0.3
0.5In0.5 P第2クラッド層8よりも低抵抗になるよ
うに高濃度に不純物が導入されている。なお、このp−
GaAs電流均一化層10は抵抗率が低ければよく、n
−電流ブロック層113 との間で電流が流れにくくなけ
れば、n−電流ブロック層11 3 とp−(Al0.1 Ga
0.9 0.5 In0.5 Pスパイク防止層9との中間のバン
ドギャップを有する半導体層で形成することもできる。
すなわち、p−GaAs電流均一化層10に代えて、例
えば、GaInPを用いることができる。
The p-GaAs current equalizing layer 10 is electrically charged.
In order to make the current in the flow path c one uniform current path a
It is provided and p- (Al0.7Ga0.3)
0.5In0.5The resistance is lower than that of the P second cladding layer 8.
As described above, impurities are introduced at a high concentration. In addition, this p-
The GaAs current equalizing layer 10 has only to have a low resistivity.
-Current blocking layer 113It is difficult for current to flow between
Then, the n-current blocking layer 11 3And p- (Al0.1Ga
0.9)0.5In0.5Van in the middle with P spike prevention layer 9
It can also be formed of a semiconductor layer having a gap.
That is, instead of the p-GaAs current equalizing layer 10, an example
For example, GaInP can be used.

【0034】上記の実施例において、特定の化合物半導
体材料を用いた例を示したが、他の化合物半導体材料を
用いても本発明の目的を達成し、本発明と同様の効果を
奏しうることはいうまでもない。
In the above embodiments, an example using a specific compound semiconductor material is shown, but the object of the present invention can be achieved and the same effect as the present invention can be obtained by using other compound semiconductor materials. Needless to say.

【0035】[0035]

【発明の効果】以上説明したように、本発明によれば、
MOVPE装置内での2回の半導体層の連続成長によっ
てロスガイド型のレーザ装置を実現することができ、従
来の3回の半導体層の連続成長より1回減らすことがで
き、その分だけ塵埃の付着による格子欠陥を低減するこ
とができる。
As described above, according to the present invention,
A loss guide type laser device can be realized by continuous growth of the semiconductor layer twice in the MOVPE device, which can be reduced by one time compared with the conventional continuous growth of the semiconductor layer of three times, and dust can be reduced by that amount. Lattice defects due to adhesion can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】SeとZnのAlGaInPドープ面方位依存
性説明図である。
FIG. 1 is an explanatory diagram of AlGaInP-doped plane orientation dependence of Se and Zn.

【図2】第1実施例の半導体レーザ装置の構成説明図で
ある。
FIG. 2 is a structural explanatory view of the semiconductor laser device of the first embodiment.

【図3】第1実施例の半導体レーザ装置の電流経路説明
図である。
FIG. 3 is an explanatory diagram of a current path of the semiconductor laser device of the first embodiment.

【図4】従来の横モード制御型半導体レーザ装置の構成
説明図である。
FIG. 4 is a structural explanatory view of a conventional lateral mode control type semiconductor laser device.

【符号の説明】[Explanation of symbols]

1 n−GaAs基板 2 n−GaAs第1バッファ層 3 n−GaInP第2バッファ層 4 n−(Al0.7 Ga0.3 0.5 In0.5 Pクラッド
層 5 アンドープGaInP活性層 6 p−(Al0.7 Ga0.3 0.5 In0.5 P第1クラ
ッド層 7 p−GaInPエッチングストップ層 8 p−(Al0.7 Ga0.3 0.5 In0.5 P第2クラ
ッド層 9 p−(Al0.1 Ga0.9 0.5 In0.5 Pスパイク
防止層 10 p−GaAs電流均一化層 11 Zn・Se同時ドープGaAs電流狭窄層 111 ,113 n−電流ブロック層 112 p−電流チャネル層 12 p−GaAsコンタクト層
1 n-GaAs substrate 2 n-GaAs first buffer layer 3 n-GaInP second buffer layer 4 n- (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P clad layer 5 undoped GaInP active layer 6 p- (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P first cladding layer 7 p-GaInP etching stop layer 8 p- (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P second cladding layer 9 p- (Al 0.1 Ga 0.9 ) 0.5 In 0.5 P spike prevention layer 10 p -GaAs current homogenizing layer 11 Zn / Se co-doped GaAs current confinement layer 11 1 , 11 3 n-current blocking layer 11 2 p-current channel layer 12 p-GaAs contact layer

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 活性層上に凸ストライプ状に形成された
上側p型クラッド層と、該p型クラッド層の凸ストライ
プの上に形成された該p型クラッド層よりも抵抗率が低
いp型電流均一化層と、該p型クラッド層と電流均一化
層の上に形成された斜面部分がp型となりその他の部分
がn型である電流狭窄層と、該電流狭窄層の上に形成さ
れたp型コンタクト層を含むことを特徴とする半導体レ
ーザ装置。
1. An upper p-type clad layer formed in a convex stripe shape on an active layer, and a p-type having a resistivity lower than that of the p-type clad layer formed on a convex stripe of the p-type clad layer. A current equalizing layer, a current confinement layer in which the sloped portion formed on the p-type cladding layer and the current equalization layer is p-type, and the other portion is n-type, and formed on the current confinement layer. And a p-type contact layer.
【請求項2】 p型電流均一化層とp型クラッド層の間
にヘテロスパイク防止層があり、p型クラッド層の斜面
と電流狭窄層の間にヘテロスパイク防止層がないことを
特徴とする請求項1に記載された半導体レーザ装置。
2. A hetero spike preventing layer is provided between the p type current equalizing layer and the p type cladding layer, and a hetero spike preventing layer is not provided between the slope of the p type cladding layer and the current constricting layer. The semiconductor laser device according to claim 1.
【請求項3】 電流狭窄層の材料と電流均一化層の材料
はGaAsまたはGaInPであり、、クラッド層はA
lGaInPまたはAlInPであることを特徴とする
請求項1に記載された半導体レーザ装置。
3. The material of the current confinement layer and the material of the current equalization layer are GaAs or GaInP, and the cladding layer is A.
The semiconductor laser device according to claim 1, wherein the semiconductor laser device is lGaInP or AlInP.
【請求項4】 基板は(100)面、p型クラッド層と
電流均一化層の斜面は、(411)A面から(111)
A面までの間にあり、電流狭窄層はp型不純物とn型不
純物の同時供給により形成されたことを特徴とする請求
項1に記載された半導体レーザ装置。
4. The substrate is a (100) plane, and the slopes of the p-type clad layer and the current equalizing layer are from (411) A plane to (111) plane.
2. The semiconductor laser device according to claim 1, wherein the current confinement layer, which is located up to the surface A, is formed by simultaneously supplying p-type impurities and n-type impurities.
【請求項5】 半導体基板の(100)面上に形成され
た活性層の上に、斜面が(411)A面から(111)
A面までの間にある凸ストライプ状のp型半導体層から
なるクラッド層を形成する工程と、該p型半導体層から
なるクラッド層の頂部に該クラッド層よりも抵抗率が低
いp型半導体層からなる電流均一化層を形成する工程
と、該クラッド層と電流均一化層の上に、該クラッド層
の斜面部分はp型であり、その外の部分はn型である電
流狭窄層をp型不純物とn型不純物を同時供給すること
によって形成する工程と、該電流狭窄層の上にp型コン
タクト層を形成する工程を含むことを特徴とする半導体
レーザ装置の製造方法。
5. An active layer formed on a (100) plane of a semiconductor substrate, having slopes from (411) A plane to (111) plane.
A step of forming a clad layer made of a convex stripe-shaped p-type semiconductor layer extending up to the A-plane, and a p-type semiconductor layer having a resistivity lower than that of the clad layer on top of the clad layer made of the p-type semiconductor layer And a step of forming a current uniformizing layer consisting of the above, and a slope portion of the clad layer is p-type, and the other part is an n-type current constricting layer on the clad layer and the current uniformizing layer. A method of manufacturing a semiconductor laser device, comprising: a step of simultaneously supplying a type impurity and an n-type impurity; and a step of forming a p-type contact layer on the current confinement layer.
JP22551892A 1992-08-25 1992-08-25 Semiconductor laser and manufacture thereof Withdrawn JPH0677585A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22551892A JPH0677585A (en) 1992-08-25 1992-08-25 Semiconductor laser and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22551892A JPH0677585A (en) 1992-08-25 1992-08-25 Semiconductor laser and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0677585A true JPH0677585A (en) 1994-03-18

Family

ID=16830570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22551892A Withdrawn JPH0677585A (en) 1992-08-25 1992-08-25 Semiconductor laser and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0677585A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495262B2 (en) 2002-06-13 2009-02-24 Panasonic Corporation Compound semiconductor, method for producing the same, semiconductor light-emitting device and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495262B2 (en) 2002-06-13 2009-02-24 Panasonic Corporation Compound semiconductor, method for producing the same, semiconductor light-emitting device and method for fabricating the same

Similar Documents

Publication Publication Date Title
US20020001864A1 (en) Semiconductor device, semiconductor laser, their manufacturing methods and etching methods
JPH065976A (en) Manufacture of semiconductor laser
JPH01239980A (en) Semiconductor laser device
JP2002314203A (en) Group iii nitride semiconductor laser and its manufacturing method
US6888870B2 (en) Semiconductor laser and method for manufacturing the same
JPS6220392A (en) Semiconductor laser element
JP2001057461A (en) Nitride semiconductor laser element
JPH1093198A (en) Gallium nitride compound semiconductor laser and its manufacture thereof
JPH0677585A (en) Semiconductor laser and manufacture thereof
JP3071021B2 (en) Method of manufacturing semiconductor laser device
JP2003046193A (en) Semiconductor laser and its manufacturing method
JPH02116187A (en) Semiconductor laser
JPH0897510A (en) Manufacture of semiconductor laser, and semiconductor laser
JPH1098234A (en) Semiconductor laser and its manufacture
US6647043B2 (en) Semiconductor laser device capable of preventing degradation of characteristics
JP2005175450A (en) Compound semiconductor device, manufacturing method therefor, and optical disk apparatus equipped with this compound semiconductor device
JP2924435B2 (en) Semiconductor laser and method of manufacturing the same
JPH0567836A (en) Algainp semiconductor laser
JP2000252587A (en) Semiconductor laser and its manufacturing method
JP3258990B2 (en) Semiconductor laser device and crystal growth method
JP2001217505A (en) Semiconductor optical element, its manufacturing method, and selective growth method of aluminum based compound semiconductor layer
JP2000312053A (en) Semiconductor optical device
JP2000332359A (en) Semiconductor light emitting device
JPH11346033A (en) Semiconductor laser and manufacture thereof
JP2003060302A (en) Semiconductor laser and manufacturing method therefor method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991102