JP2001217505A - Semiconductor optical element, its manufacturing method, and selective growth method of aluminum based compound semiconductor layer - Google Patents
Semiconductor optical element, its manufacturing method, and selective growth method of aluminum based compound semiconductor layerInfo
- Publication number
- JP2001217505A JP2001217505A JP2000354045A JP2000354045A JP2001217505A JP 2001217505 A JP2001217505 A JP 2001217505A JP 2000354045 A JP2000354045 A JP 2000354045A JP 2000354045 A JP2000354045 A JP 2000354045A JP 2001217505 A JP2001217505 A JP 2001217505A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- growth
- current blocking
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Semiconductor Lasers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体光素子及び
その作製方法に関し、更に詳細には、特性の良好な半導
体光素子、及び半導体光素子を作製する際のエピタキシ
ャル選択成長工程の条件設定の自由度が高い、半導体光
素子の作製方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor optical device and a method for manufacturing the same, and more particularly, to a semiconductor optical device having good characteristics and conditions for setting an epitaxial selective growth step in manufacturing a semiconductor optical device. The present invention relates to a method of manufacturing a semiconductor optical device having a high degree of freedom.
【0002】[0002]
【従来の技術】リッジ状の電流注入層の両側を電流ブロ
ッキング層で埋めたリッジ埋め込み型半導体レーザ素子
は、光源として光通信の分野で多用されている。特に、
電流ブロッキング層としてGaAsを使い、波長650
nmのレーザ光を発光させるAlGaInP/GaAs
系半導体レーザ素子は、その代表的なものである。2. Description of the Related Art A ridge-embedded semiconductor laser device in which both sides of a ridge-shaped current injection layer are filled with a current blocking layer is widely used as a light source in the field of optical communication. In particular,
GaAs is used as the current blocking layer, and the wavelength is 650.
AlGaInP / GaAs that emits laser light of nm
A system semiconductor laser device is a typical one.
【0003】ここで、図9を参照して、従来のリッジ埋
め込み型AlGaInP/GaAs系半導体レーザ素子
の構成を説明する。図9は従来のリッジ埋め込み型Al
GaInP/GaAs系半導体レーザ素子(以下、単に
半導体レーザ素子と言う)の構成を示す断面図である。
従来の半導体レーザ素子10は、図9に示すように、n
−GaAs基板12上に、膜厚1500nmのn−Al
GaInP(Zn=0.7)下クラッド層14、GaI
nP/AlGaInP多重量子井戸構造層(MQW)1
6、膜厚1500nmのp−AlGaInP(Zn=
0.7)上クラッド層18、及び膜厚300nmのp−
GaAsコンタクト層20からなる積層構造を備えてい
る。Here, the configuration of a conventional ridge-embedded AlGaInP / GaAs semiconductor laser device will be described with reference to FIG. FIG. 9 shows a conventional ridge embedded type Al.
FIG. 1 is a cross-sectional view illustrating a configuration of a GaInP / GaAs semiconductor laser device (hereinafter, simply referred to as a semiconductor laser device).
As shown in FIG. 9, a conventional semiconductor laser device 10 has n
-1500 nm thick n-Al on the GaAs substrate 12
GaInP (Zn = 0.7) lower cladding layer 14, GaI
nP / AlGaInP multiple quantum well structure layer (MQW) 1
6. A 1500 nm-thick p-AlGaInP (Zn =
0.7) The upper cladding layer 18 and the p-
It has a laminated structure composed of the GaAs contact layer 20.
【0004】積層構造のうち、上クラッド層18の上部
及びコンタクト層20は、ストライプ状リッジとして形
成され、リッジの両側は、電流ブロッキング層として機
能するSiドープn−GaAs層22で埋め込まれてい
て、これにより、第一の導電型の電流注入領域をn型の
電流ブロッキング層によってpn接合分離にする電流狭
窄構造が形成されている。図示しないが、コンタクト2
0上にはp側電極が、またGaAs基板12の裏面には
n側電極が形成されている。In the laminated structure, the upper part of the upper cladding layer 18 and the contact layer 20 are formed as stripe-shaped ridges, and both sides of the ridge are buried with a Si-doped n-GaAs layer 22 functioning as a current blocking layer. Thus, a current confinement structure is formed in which the current injection region of the first conductivity type is separated from the pn junction by the n-type current blocking layer. Although not shown, contact 2
A p-side electrode is formed on 0, and an n-side electrode is formed on the back surface of the GaAs substrate 12.
【0005】次に、図10を参照して、半導体レーザ素
子10の作製方法を説明する。図10(a)と(b)
は、それぞれ、従来の半導体レーザ素子10を作製する
際の工程毎の基板断面図である。先ず、1回目のエピタ
キシャル成長工程で、図10(a)に示すように、n−
GaAs基板12上に、MOCVD法等によって、順
次、膜厚1500nmのn−AlGaInP下クラッド
層14、GaInP/AlGaInP多重量子井戸構造
層(MQW)16、膜厚1500nmのp−AlGaI
nP上クラッド層18、及びn−GaAsコンタクト層
20をエピタキシャル成長させ、積層構造を形成する。Next, a method of manufacturing the semiconductor laser device 10 will be described with reference to FIG. FIGS. 10A and 10B
FIG. 2 is a cross-sectional view of a substrate in each step when manufacturing a conventional semiconductor laser device 10. First, in the first epitaxial growth step, as shown in FIG.
A 1500 nm-thick n-AlGaInP lower cladding layer 14, a GaInP / AlGaInP multiple quantum well structure layer (MQW) 16 and a 1500 nm-thick p-AlGaI are sequentially formed on a GaAs substrate 12 by MOCVD or the like.
The nP upper cladding layer 18 and the n-GaAs contact layer 20 are epitaxially grown to form a laminated structure.
【0006】次いで、コンタクト層20にSiN膜を成
膜し、次いでパターニングして、図10(b)に示すよ
うに、幅5μmのストライプ状パターンを有するSiN
ストライプマスク24を形成し、続いてSiNストライ
プマスク24をマスクにして、硫酸系及び塩酸系エッチ
ャントを用いて、コンタクト層20及び上クラッド層1
8の上部をエッチングしてリッジ25を形成する。Next, a SiN film is formed on the contact layer 20 and then patterned to form a SiN film having a stripe pattern of 5 μm width as shown in FIG.
A stripe mask 24 is formed, and then, using the SiN stripe mask 24 as a mask, a contact layer 20 and an upper cladding layer 1 are formed using a sulfuric acid-based and hydrochloric acid-based etchant.
8 is etched to form a ridge 25.
【0007】次に、2回目のエピタキシャル成長工程
で、SiNストライプマスク24をそのままマスクに使
った選択成長法によって、図9に示すように、リッジ側
面にSiドープn−GaAs電流ブロッキング層22を
成長させる。その後、コンタクト層20上にp側電極、
GaAs基板12の裏面にn側電極を形成し、さらに、
共振器構造を所望の長さにへき開することにより、半導
体レーザ素子10を形成することができる。Next, in a second epitaxial growth step, a Si-doped n-GaAs current blocking layer 22 is grown on the side surfaces of the ridge as shown in FIG. 9 by a selective growth method using the SiN stripe mask 24 as a mask. . Thereafter, a p-side electrode is formed on the contact layer 20,
An n-side electrode is formed on the back surface of the GaAs substrate 12, and further,
By cleaving the resonator structure to a desired length, the semiconductor laser device 10 can be formed.
【0008】[0008]
【発明が解決しようとする課題】ところで、従来の半導
体レーザ素子で用いられているGaAs電流ブロッキン
グ層は、そのバンドギャップ・エネルギーがGaInP
/AlGaInPMQWのバンドギャップ・エネルギー
より大きいので、MQWからの発光波長の光を吸収し、
発光効率が低くなるというレーザ特性上の問題があっ
た。そこで、GaAsに代えて、発光波長に対しAl
(Ga)InP等の透明な材料で電流ブロッキング層を
形成する試みがなされている。The GaAs current blocking layer used in the conventional semiconductor laser device has a band gap energy of GaInP.
/ AlGaInPMQW absorbs light of the emission wavelength from MQW because it is larger than the band gap energy of
There is a problem on the laser characteristics that the luminous efficiency is reduced. Therefore, instead of GaAs, Al
Attempts have been made to form a current blocking layer with a transparent material such as (Ga) InP.
【0009】ところで、SiNマスクを使って電流ブロ
ッキング層としてAl(Ga)InP層を選択成長させ
る際、原料ガスにTMAl、TMIn等を使ってAl
(Ga)InP層をエピタキシャル成長させると、Al
(Ga)InPは、原料ガスに含まれたAlが核となっ
て原料ガス中の他の成分と反応して、多結晶(ポリクリ
スタル:Polycrystal 、以下、単に「ポリ」と言う)を
形成し、SiNマスク上に堆積するという問題があっ
た。ポリがSiNマスク上に生成すると、選択成長工程
の後でSiNマスクをフッ酸でエッチングにより除去す
る際、ポリはフッ酸によりエッチングされないために残
留し、しかもポリとSiNマスクとの接合性が強いため
に、ポリの下のSiNも残留することになる。その結
果、表面平滑性が損なわれ、その後のエピタキシャル成
長の支障となると共に、ポリ及びSiNが異物となっ
て、化合物半導体層等の組成が変動し、光素子の特性に
悪い影響を与える。そこで、従来のAl(Ga)InP
のエピタキシャル成長工程では、成長温度を高くした
り、或いは成長レートを低くしたりして、ポリの生成を
防止していた。尚、SiNマスクを例にしてポリの発生
による問題を説明したが、これは、SiNマスクに限ら
ず、誘電体膜等のマスクを使って選択成長させる際に普
遍的な問題である。When an Al (Ga) InP layer is selectively grown as a current blocking layer using a SiN mask, an Al (Ga) InP layer is formed using TMAl, TMIn, or the like as a source gas.
When the (Ga) InP layer is epitaxially grown, Al
(Ga) InP reacts with other components in the source gas with Al contained in the source gas serving as a nucleus to form a polycrystal (Polycrystal). , There is a problem of deposition on the SiN mask. When poly is formed on the SiN mask, when the SiN mask is removed by etching with hydrofluoric acid after the selective growth step, the poly remains because it is not etched by hydrofluoric acid, and the bonding between the poly and the SiN mask is strong. Therefore, SiN under the poly will also remain. As a result, the surface smoothness is impaired, which hinders subsequent epitaxial growth, and poly and SiN become foreign substances, which change the composition of the compound semiconductor layer and the like, which adversely affects the characteristics of the optical device. Therefore, conventional Al (Ga) InP
In the epitaxial growth step, the growth temperature is raised or the growth rate is lowered to prevent the generation of poly. Although the problem caused by the generation of poly has been described using a SiN mask as an example, this problem is not limited to the SiN mask, but is a universal problem when selective growth is performed using a mask such as a dielectric film.
【0010】しかし、成長温度を高くすると、p−Al
GaInP上クラッド層中に不純物として注入されたZ
nが、MQWに拡散するために、レーザ特性の低下を招
き、また、成長レートを低くすると、生産性の向上が難
しかった。However, when the growth temperature is increased, p-Al
Z implanted as an impurity in the upper cladding layer of GaInP
Since n is diffused into the MQW, the laser characteristics are lowered, and if the growth rate is lowered, it is difficult to improve the productivity.
【0011】また、電流ブロッキング層の埋め込み成長
とは異なるが、半導体光素子を作製するに際し、AlG
aAsやAlGaInAs等のAlを含む化合物半導体
を選択領域成長させることが多いが、上述の埋め込み成
長のときと同様に、Alが核となって原料ガス中の成分
と反応して「ポリ」を生成するといる現象のために、技
術的に種々の困難な問題に直面している。選択領域成長
法は、層を形成させたくない領域上に一対の成長防止マ
スクを形成し、その成長防止マスク効果により、成長防
止マスクから選択的に露出させた成長領域に化合物半導
体層をエピタキシャル成長させ、かつその層の膜厚や組
成を制御する方法である。Although different from the buried growth of the current blocking layer, when fabricating a semiconductor optical device, an AlG
In many cases, a compound semiconductor containing Al such as aAs or AlGaInAs is grown in the selected region. However, as in the above-described buried growth, Al acts as a nucleus and reacts with a component in the source gas to generate “poly”. Due to this phenomenon, various technical difficulties are faced. In the selective region growth method, a pair of growth prevention masks is formed on a region where a layer is not desired to be formed, and the compound semiconductor layer is epitaxially grown on a growth region selectively exposed from the growth prevention mask by the growth prevention mask effect. And a method for controlling the thickness and composition of the layer.
【0012】そこで、本発明の目的は、良好な素子特性
を有する半導体光素子、及びAlを含む化合物半導体層
を選択成長させる際、「ポリ」を生成させないようし
た、半導体光素子の作製方法を提供することである。Accordingly, an object of the present invention is to provide a semiconductor optical device having good device characteristics and a method of manufacturing a semiconductor optical device which does not generate “poly” when a compound semiconductor layer containing Al is selectively grown. To provide.
【0013】[0013]
【課題を解決するための手段】本発明者は、Al(G
a)InP層を電流ブロッキング層として選択成長させ
る際、その原料ガスを変えることによって、上述した問
題を解決できるのではないかと考え、種々のガスを使っ
てAl(Ga)InP電流ブロッキング層を選択成長さ
せる実験を行った。実験例1 本実験例では、種々のガスを使ってAl(Ga)InP
電流ブロッキング層を選択成長させた。その実験の結
果、CBr4 、CCl4 等の炭素とハロゲンとのハロゲ
ン化合物ガスを原料ガスに混合させると、ハロゲン化合
物ガス中のハロゲン原子の「ポリ」に対するエッチング
効果により、低成長温度においても、前述した「ポリ」
の析出を抑制することができることを見い出した。ま
た、同時に、ハロゲン化合物ガス中のCがAl(Ga)
InP中に進入するので、Cドーピングが行われ、n型
の導電型制御を行うことができることを見い出した。The inventor of the present invention has proposed Al (G
a) When selectively growing the InP layer as a current blocking layer, it is thought that the above-mentioned problem can be solved by changing the source gas, and the Al (Ga) InP current blocking layer is selected using various gases. An experiment to grow was performed. Experimental Example 1 In this experimental example, Al (Ga) InP
The current blocking layer was selectively grown. Results of the experiment, when mixing the halogen compound gas with CBr 4, carbon and halogen CCl 4 such as a source gas, the etching effect against "poly" halogen atom halogen compound gas, even at low growth temperatures, "Poly" mentioned above
Have been found to be able to suppress the precipitation of. At the same time, C in the halogen compound gas is Al (Ga)
Since it enters into InP, it has been found that C doping is performed and n-type conductivity type control can be performed.
【0014】つまり、CBr4 やCCl4 等のハロゲン
原子のエッチング作用により、SiNマスク上に供給さ
れる原料ガス中の成分がAlと反応して生成する「ポ
リ」は、初期の成長核の段階で除去されるため、「ポ
リ」の析出が抑えられる。また、同時にCがAlGaI
nP中に取り込まれ、n型ドーパントとして働き、これ
により、AlGaInP選択成長層を電流ブロッキング
層としての機能させることができるとが判った。That is, the "poly" produced by the reaction of Al in the source gas supplied on the SiN mask with the Al by the etching action of the halogen atoms such as CBr 4 and CCl 4 is formed at the stage of the initial growth nucleus. , The deposition of “poly” is suppressed. At the same time, C is AlGaI
It has been found that the AlGaInP selectively grown layer can function as a current blocking layer by being taken into nP and acting as an n-type dopant.
【0015】本実験例では、同じく、AlGaInAs
/InP系半導体レーザ素子をInP基板上に作製する
に当たり、AlInAsによるリッジ埋め込みを行う場
合も、同様に、電流ブロッキング層としてCドープAl
(Ga)InAsを成長させることができることが判っ
た。更には、AlGaAs/GaAs系の半導体レーザ
素子をp型GaAs基板上に作製するに当たり、AlG
aAsによるリッジ埋め込みを行う場合にも、同様に、
電流ブロッキング層としてCドープp−AlGaAs層
を選択成長させることができることが判った。In this experimental example, AlGaInAs
In the case where a ridge is buried with AlInAs when fabricating an / InP-based semiconductor laser device on an InP substrate, similarly, C-doped Al is used as a current blocking layer.
It was found that (Ga) InAs could be grown. Further, in manufacturing an AlGaAs / GaAs semiconductor laser device on a p-type GaAs substrate, an AlG
Similarly, when performing ridge embedding with aAs,
It was found that a C-doped p-AlGaAs layer could be selectively grown as a current blocking layer.
【0016】実験例2 また、前述のように、選択領域成長法によってAlを含
む化合物半導体層を選択領域成長させる際には、電流ブ
ロッキング層の埋め込み成長と同様に、「ポリ」の析出
が問題となっていた。実験の結果、CBr4 やCCl4
等の炭素とハロゲンとの化合物ガスを原料ガスに混合し
てエピタキシャル成長させる方法は、上述の電流ブロッ
キング層の埋め込み成長と同様に、選択領域成長法に適
用しても、効果的であると判った。 EXPERIMENTAL EXAMPLE 2 As described above, when a compound semiconductor layer containing Al is grown in a selected region by the selected region growing method, the deposition of "poly" is a problem similarly to the buried growth of the current blocking layer. Had become. As a result of the experiment, CBr 4 and CCl 4
It has been found that the method of mixing the compound gas of carbon and halogen with the source gas and performing epitaxial growth is effective even when applied to the selective region growth method, similarly to the above-described buried growth of the current blocking layer. .
【0017】前述の目的を達成するために、上述の知見
に基づいて、本発明に係る半導体光素子は、リッジ状に
形成された第一の導電型の電流注入層と、リッジ状の電
流注入層の両側を埋め込んだ、Alを含む第二の導電型
の電流ブロッキング層とを備えた半導体光素子におい
て、電流ブロッキング層が、少なくともCを含む不純物
でドーピングされていることを特徴としている。In order to achieve the above-mentioned object, based on the above-mentioned findings, a semiconductor optical device according to the present invention comprises a ridge-shaped current injection layer of the first conductivity type and a ridge-shaped current injection layer. A semiconductor optical device comprising a current blocking layer of the second conductivity type containing Al, in which both sides of the layer are buried, wherein the current blocking layer is doped with an impurity containing at least C.
【0018】本発明で、半導体光素子とは、本発明で特
定した構成を備える受発光半導体素子、光導波路、光増
幅器等を言う。Alを含む電流ブロッキング層は、例え
ば、GaAs系半導体光素子では、AlGaInP層又
はAlGaAs層であり、InP系半導体光素子では、
AlGaInAs層である。また、電流ブロッキング層
には、不純物としてCに加えてSi、Se及びZnのう
ちの少なくともいずれかがドーピングされているように
することもできる。これにより、導電型及びキャリア濃
度の制御が良好で、所望の電流ブロッキング層を備える
半導体素子を実現できる。In the present invention, the term "semiconductor optical device" refers to a light emitting / receiving semiconductor device, an optical waveguide, an optical amplifier or the like having the configuration specified in the present invention. The current blocking layer containing Al is, for example, an AlGaInP layer or an AlGaAs layer in a GaAs-based semiconductor optical device, and an InP-based semiconductor optical device.
This is an AlGaInAs layer. In addition, the current blocking layer may be doped with at least one of Si, Se, and Zn in addition to C as an impurity. This makes it possible to realize a semiconductor element having good control of the conductivity type and carrier concentration and having a desired current blocking layer.
【0019】本発明に係る半導体光素子の作製方法(以
下、第1の発明方法と言う)は、リッジ状に形成された
第一の導電型の電流注入層の両側をAlを含む第二の導
電型の電流ブロッキング層で埋め込む工程を備えた、半
導体光素子の作製方法において、電流ブロッキング層を
埋め込み成長させる際、電流ブロッキング層成長の原料
ガスに、炭素原子(C)とハロゲン原子とを含むハロゲ
ン化合物ガスを混入させ、Cでドーピングされた電流ブ
ロッキング層をエピタキシャル成長させることを特徴と
している。The method for fabricating a semiconductor optical device according to the present invention (hereinafter referred to as the first invention method) is characterized in that a ridge-shaped first conductivity type current injection layer is formed on both sides with Al containing both sides. In the method for fabricating a semiconductor optical device, the method further includes a step of burying a conductive type current blocking layer. When the current blocking layer is buried and grown, the source gas for growing the current blocking layer contains a carbon atom (C) and a halogen atom. It is characterized in that a current blocking layer doped with C is epitaxially grown by mixing a halogen compound gas.
【0020】第1の発明方法では、例えば、Alを含む
電流ブロッキング層として、GaAs系半導体光素子を
作製する際には、AlGaInP層又はAlGaAs層
を埋め込み成長させ、InP系半導体光素子を作製する
際には、AlGaInAs層を埋め込み成長させる。ま
た、Alを含む電流ブロッキング層を埋め込み成長させ
る際には、不純物としてCに加えてSi、Se及びZn
のうちの少なくともいずれかをドーピングする。これに
より、導電型の制御が更に容易になる。In the first invention method, for example, when manufacturing a GaAs-based semiconductor optical device as a current blocking layer containing Al, an AlGaInP layer or an AlGaAs layer is buried and grown to manufacture an InP-based semiconductor optical device. In this case, an AlGaInAs layer is buried and grown. When the current blocking layer containing Al is buried and grown, Si, Se and Zn are added in addition to C as an impurity.
At least one of them is doped. This further facilitates control of the conductivity type.
【0021】本発明に係る半導体光素子の別の作製方法
(以下、第2の発明方法と言う)は、誘電体からなる選
択成長マスクを使ってAlを含む化合物半導体層を選択
領域成長させる工程を備えた、半導体光素子の作製方法
において、Alを含む化合物半導体層を成長させる原料
ガスに、炭素原子(C)とハロゲン原子とを含むハロゲ
ン化合物ガスを混入させて、Alを含む化合物半導体層
をエピタキシャル成長させることを特徴としている。Another method for fabricating a semiconductor optical device according to the present invention (hereinafter referred to as a second invention method) is a step of growing a compound semiconductor layer containing Al in a selected region using a selective growth mask made of a dielectric. A method of manufacturing a semiconductor optical device, comprising: mixing a halogen compound gas containing a carbon atom (C) and a halogen atom with a raw material gas for growing a compound semiconductor layer containing Al; Is grown epitaxially.
【0022】第1及び第2の発明方法では、炭素原子と
ハロゲン原子とを含むハロゲン化合物ガスとして、CC
l4、及びCBr4、の少なくとも一方を用いると効果的
である。In the first and second invention methods, CC is used as the halogen compound gas containing carbon atoms and halogen atoms.
l 4, and CBr 4, it is effective to use at least one of.
【0023】Alを含む化合物半導体層を選択領域に選
択的に成長させる場合、成長する膜厚が電流ブロッキン
グ層の膜厚に比べて比較的小さいため、成長レートやV
/III比の低減によって「ポリ」の成長を抑制するこ
とが可能であるものの、少量のCBr4 を原料ガスに供
給する第2の発明方法と組み合わせることにより、より
確実に「ポリ」の析出をなくし、かつ、エピタキシャル
成長膜中へのCのドープ量を十分に低く抑えて、キャリ
ア濃度を制御することができる。これは、例えば、活性
層等のエピタキシャル選択領域成長にも適用できる。In the case where a compound semiconductor layer containing Al is selectively grown in a selected region, the grown film thickness is relatively smaller than the thickness of the current blocking layer.
Although it is possible to suppress the growth of “poly” by reducing the / III ratio, by combining with the second invention method in which a small amount of CBr 4 is supplied to the source gas, the precipitation of “poly” can be more reliably performed. In addition, the carrier concentration can be controlled by eliminating the doping amount of C in the epitaxial growth film sufficiently. This can be applied to, for example, the growth of an epitaxial selective region such as an active layer.
【0024】更には、CBr4 を導入しながら成長させ
ることによる第2の発明方法のCドーピング効果を利用
して、第2の発明方法を障壁層の成長に適用すると、変
調ドープ量子井戸構造を容易に作製することが可能とな
る。この場合、選択成長特性の向上の他、拡散し難いC
のドーピングが可能となるため、変調ドープとしての効
果を有効に果たすことが可能となる。Further, when the second invention method is applied to the growth of the barrier layer by utilizing the C doping effect of the second invention method by growing while introducing CBr 4 , the modulation-doped quantum well structure becomes It can be easily manufactured. In this case, in addition to improving the selective growth characteristics, C that is difficult to diffuse
Is possible, so that the effect as modulation doping can be effectively achieved.
【0025】前述したように、SiNマスクを使った選
択成長法によって、AlGaInAs、AlGaIn
P、AlGaAs等のAl系化合物半導体層を電流ブロ
ッキング層として成膜し、メサ構造を埋め込む際には、
マスク上に多結晶が形成され、歩留り低下等の問題が生
じている。尚、選択成長法とは、基板の少なくとも一部
分を成長防止用のマスクで覆って露出した領域に化合物
半導体層等をエピタキシャル成長させる方法を言う。As described above, AlGaInAs and AlGaIn are formed by the selective growth method using the SiN mask.
When an Al-based compound semiconductor layer such as P or AlGaAs is formed as a current blocking layer and a mesa structure is embedded,
Polycrystals are formed on the mask, causing problems such as a decrease in yield. Note that the selective growth method refers to a method in which at least a part of a substrate is covered with a mask for preventing growth and a compound semiconductor layer or the like is epitaxially grown in an exposed region.
【0026】前述したように、従来は、低い成長温度で
成長させたり、低い成長レートで成長させたりする、成
長条件の変更により、多結晶の析出を抑制していたが、
効果的に多結晶形成を抑制することが難しかった。ま
た、良好な結晶膜を得るための最適条件とは異なる条件
となってしまうため、デバイス特性の劣化を招いてい
た。例えば、成長温度は低くした方が、多結晶の抑制に
は効果的であるものの、Alを含んだ膜を成長した場
合、酸素等の不純物濃度が増大して、光学的電気的特性
が悪くなる傾向があった。As described above, conventionally, polycrystalline precipitation has been suppressed by changing the growth conditions such as growing at a low growth temperature or growing at a low growth rate.
It has been difficult to effectively suppress polycrystal formation. In addition, since the conditions are different from the optimum conditions for obtaining a good crystal film, device characteristics are deteriorated. For example, lowering the growth temperature is more effective in suppressing polycrystals, but when growing a film containing Al, the concentration of impurities such as oxygen increases and the optical and electrical characteristics deteriorate. There was a tendency.
【0027】そこで、本発明者は、上述した第1及び第
2の発明方法を開発した。そして、更に研究を続けたと
ころ、Al系化合物半導体層を選択成長させる際、エッ
チング特性を有するガスを同時に成膜チャンバ、つまり
基板に供給することにより、多結晶の析出、形成を抑制
できることを見い出した。以下の実験例3及び4は、多
数の実験例中の一つである。尚、通常の塩素系エッチン
グガスは装置や環境に与える影響が大きいので、エッチ
ングガスとして、臭素系のエッチングガスを用いた。Therefore, the present inventor has developed the first and second invention methods described above. Further research continued and found that, when selectively growing an Al-based compound semiconductor layer, by simultaneously supplying a gas having an etching characteristic to a film forming chamber, that is, a substrate, the deposition and formation of polycrystals can be suppressed. Was. The following experimental examples 3 and 4 are one of many experimental examples. Since a normal chlorine-based etching gas has a large effect on the apparatus and the environment, a bromine-based etching gas was used as the etching gas.
【0028】実験例3 本実験例では、一般的な選択成長の例として、マスクパ
ターンを有するInP基板にAlInAs層を成長させ
た。つまり、図11に示すように、InP基板62上
に、プラズマCVD法により、膜厚100nmの窒素珪
素(SiN)膜64を成膜し、次いでフォトリソグラフ
ィー及びフッ酸を用いたエッチングによりパターニング
して、マスクサイズの幅が80μm、かつ長さが600
μmの選択成長用マスク64を形成した。原料として、
トリメチルインジウム(TMIn)、トリメチルアルミ
ニウム(TMAl)、アルシン(AsH3)を用い、成
長温度680℃、成長圧力100hPa、成長レート
1.8μm/時の成長条件で有機金属気相成長法(MO
CVD法)を用いて、パターン基板上に膜厚500nm
のAlInAs層66を成長させた。 Experimental Example 3 In this experimental example, as an example of general selective growth, an AlInAs layer was grown on an InP substrate having a mask pattern. That is, as shown in FIG. 11, a 100 nm-thick nitrogen silicon (SiN) film 64 is formed on the InP substrate 62 by a plasma CVD method, and then patterned by photolithography and etching using hydrofluoric acid. , Mask size width is 80 μm and length is 600
A μm selective growth mask 64 was formed. As a raw material,
Metalorganic vapor phase epitaxy (MO) using trimethylindium (TMIn), trimethylaluminum (TMAl), and arsine (AsH 3 ) at a growth temperature of 680 ° C., a growth pressure of 100 hPa, and a growth rate of 1.8 μm / hour.
500 nm thick on the pattern substrate by using the CVD method.
AlInAs layer 66 was grown.
【0029】先ず、比較例として、成膜チャンバにエッ
チングガスを全く供給しないで、AlInAs層を成膜
したところ、図12(a)に示すように、マスク上に大
量の多結晶が析出した。これらの多結晶は、エッチング
等による除去が困難であり、その後のプロセスの障害と
なった。その結果、最終的には、デバイスの歩留まり低
下の原因となる。図12(a)及び次の図12(b)
は、それぞれ、比較例及び次の本発明の実験例で、Al
InAs層を選択成長させた後、被写領域(図11中破
線で示す)を光学顕微鏡写真機で撮影した写真の写しで
濃色の領域がマスクの部分で、上下の白い部分がAlI
nAs層である。図12(a)中、マスク上の黒色の粒
が多結晶である。First, as a comparative example, when an AlInAs layer was formed without supplying any etching gas to the film forming chamber, a large amount of polycrystal was deposited on the mask as shown in FIG. These polycrystals were difficult to remove by etching or the like, and hindered subsequent processes. As a result, ultimately, the yield of the device is reduced. FIG. 12 (a) and the next FIG. 12 (b)
Are the comparative examples and the following experimental examples of the present invention, respectively.
After the InAs layer was selectively grown, the object region (indicated by the broken line in FIG. 11) was taken with an optical microscope camera, and the dark region was the mask portion, and the upper and lower white portions were AlI.
It is an nAs layer. In FIG. 12A, black particles on the mask are polycrystalline.
【0030】次いで、本発明の実験例として、AlIn
As層の選択成長に際し、原料ガスと共に四臭化炭素
(CBr4)を同時に成膜チャンバに供給したところ、
図12(b)に示すように、マスク上の多結晶の発生量
を低減させることができた。定量的には、図13に示す
ように、CBr4の供給量が1.6μモル/分のとき、
面積1mm2 当たりに析出した多結晶の数(以下、多結
晶の析出数と言う)は約100×103個、3.2μモ
ル/分のときには、多結晶の析出数はほぼ0(ゼロ)に
なった。尚、CBr4を供給しない場合、多結晶の析出
数は、約200×103個であった。CBr4が3.2μ
モル/分の時のマスク上を移した写真は、図12(b)
に示すように、多結晶が全く形成されていないことを示
している。Next, as an experimental example of the present invention, AlIn
Upon selective growth of the As layer, carbon tetrabromide (CBr 4 ) was simultaneously supplied to the film formation chamber together with the raw material gas.
As shown in FIG. 12B, the generation amount of polycrystal on the mask could be reduced. Quantitatively, as shown in FIG. 13, when the supply amount of CBr 4 is 1.6 μmol / min,
When the number of polycrystals precipitated per 1 mm 2 of area (hereinafter referred to as the number of polycrystals) is about 100 × 10 3 and 3.2 μmol / min, the number of polycrystals precipitated is almost 0 (zero). Became. When CBr 4 was not supplied, the number of polycrystals precipitated was about 200 × 10 3 . 3.2 μm of CBr 4
FIG. 12 (b) shows a photograph transferred on the mask at the time of mol / min.
Indicates that no polycrystal was formed at all.
【0031】なお、CBr4を供給すると、通常の成長
領域、つまりマスクから露出している領域で、成長レー
トの低下や、成膜される膜組成が変化することもあっ
た。そのときには、必要に応じて、原料ガス、特にTM
AlやTMIn等のIII族原料の供給量を調整するこ
とにより解決できることを確認した。尚、CBr4の供
給量の最適な範囲は、成膜するAlInAs層の組成、
特にAlの組成や、AlInAs層の成長温度、成長レ
ート等の成長条件や、マスクのサイズやマスクの表面状
態等の様々な要因により異なっているので、予め実験等
により決めることが必要である。また、本実験例では、
エッチング材料として、CBr4に代えて、他の臭素系
エッチングガス、例えば臭化メチル(CH3Br)を用
いても、同様の効果が得られる。When CBr 4 is supplied, the growth rate may decrease or the composition of the film to be formed may change in the normal growth region, that is, in the region exposed from the mask. At that time, if necessary, the raw material gas, especially TM
It was confirmed that the problem could be solved by adjusting the supply amount of a group III raw material such as Al or TMIn. The optimum range of the supply amount of CBr 4 is determined by the composition of the AlInAs layer to be formed,
In particular, it depends on various factors such as the Al composition, the growth conditions such as the growth temperature and growth rate of the AlInAs layer, and the size of the mask and the surface condition of the mask. In this experimental example,
The same effect can be obtained by using another bromine-based etching gas, for example, methyl bromide (CH 3 Br) instead of CBr 4 as an etching material.
【0032】実験例4 本実験例は、突き合わせ接続(バットジョイント)に関
する実験である。図14を参照して、実験の工程を説明
する。図14(a)から(c)は、それぞれ、実験例4
の工程毎の基板の模式的斜視図である。先ず、図14
(a)に示すように、InP基板72上にAlGaIn
As多重量子井戸構造73を有するGaInAsP系の
DH構造74を形成した。続いて、プラズマCVD法に
より、膜厚100nmの窒化珪素(SiN)膜を形成
し、フォトリソグラフィー及びフッ酸を用いたエッチン
グによりパターニングして、マスクサイズの幅が100
μm、長さが800μmのマスク76を形成した。続い
て、図14(b)に示すように、マスク76を使って、
DH構造74を所定の位置までエッチングし、その位置
で露出面75をInP基板72上に形成した。 Experimental Example 4 This experimental example is an experiment relating to a butt joint (butt joint). The steps of the experiment will be described with reference to FIG. 14 (a) to 14 (c) show experimental example 4 respectively.
It is a typical perspective view of the board | substrate for every process. First, FIG.
(A) As shown in FIG.
A GaInAsP-based DH structure 74 having an As multiple quantum well structure 73 was formed. Subsequently, a silicon nitride (SiN) film having a thickness of 100 nm is formed by a plasma CVD method, and is patterned by photolithography and etching using hydrofluoric acid.
A mask 76 having a thickness of μm and a length of 800 μm was formed. Subsequently, as shown in FIG. 14B, using a mask 76,
The DH structure 74 was etched to a predetermined position, and an exposed surface 75 was formed on the InP substrate 72 at that position.
【0033】次いで、InP基板72上の露出面75
に、図14(c)に示すように、AlGaInAs多重
量子井戸構造78、及びInP膜79を選択成長させ
た。選択成長に際して、Alを含むAl系化合物半導体
層、例えばAlGaInAs層を成長させるときのみ、
CBr4を供給した。CBr4の供給量は、マスクのサイ
ズ等にも依存するが、本実験例では、0.32μモル/
分とした。これにより、マスク上への多結晶の析出が抑
えられ、選択性の高い選択成長を行うことができた。Next, the exposed surface 75 on the InP substrate 72
Next, as shown in FIG. 14C, an AlGaInAs multiple quantum well structure 78 and an InP film 79 were selectively grown. At the time of selective growth, only when growing an Al-based compound semiconductor layer containing Al, for example, an AlGaInAs layer,
CBr 4 was supplied. The supply amount of CBr 4 depends on the size of the mask and the like.
Minutes. Thereby, deposition of polycrystal on the mask was suppressed, and selective growth with high selectivity could be performed.
【0034】なお、Al系化合物半導体層の成長中にC
Br4を供給することにより、結晶性や、光学的特性へ
の影響が懸念されるので、本実験例では、その懸念を検
討した。その結果、AlGaInAsAl系化合物半導
体層の結晶性に関し、表面モフォロジーに問題はなく、
鏡面であって欠陥も見られず、結晶性は良好であると評
価できた。また、光学的な特性に関しては、CBr4を
供給して成膜したAlGaInAs系多重量子井戸のフ
ォトルミネッセンス特性、及びレーザ特性とも、CBr
4を供給していない場合と同等であった。実験例3、4
から、原料ガスと共にCBr4を成膜チャンバに供給す
ることにより、結晶の品質を劣化させることなく、多結
晶の析出を抑制して選択成長の選択性を向上させること
ができることを確認できた。During the growth of the Al-based compound semiconductor layer, C
Since there is a concern that the supply of Br 4 may affect the crystallinity and optical characteristics, the present experimental example examined such concerns. As a result, regarding the crystallinity of the AlGaInAsAl-based compound semiconductor layer, there is no problem in the surface morphology,
It was a mirror surface and no defects were observed, and the crystallinity was evaluated to be good. Regarding the optical characteristics, both the photoluminescence characteristics and the laser characteristics of the AlGaInAs-based multiple quantum well formed by supplying CBr 4 are CBr.
It was equivalent to not supplying 4 . Experimental Examples 3 and 4
From this, it was confirmed that by supplying CBr 4 to the film formation chamber together with the source gas, it was possible to suppress the deposition of polycrystal and improve the selectivity of selective growth without deteriorating the quality of the crystal.
【0035】上述の知見に基づいては、本発明に係るA
l系化合物半導体層の選択成長法(以下、第3の発明方
法と言う)は、Al系化合物半導体層の成膜用原料ガス
を使って基板上にAl系化合物半導体層を選択成長させ
る際、Al系化合物半導体層の成膜用原料ガスに加えて
臭素系エッチングガスを基板に供給して、基板上にAl
系化合物半導体層を選択成長させることを特徴としてい
る。Based on the above findings, the A according to the present invention
In the selective growth method of the l-based compound semiconductor layer (hereinafter, referred to as a third invention method), when the Al-based compound semiconductor layer is selectively grown on a substrate using a source gas for forming the Al-based compound semiconductor layer, A bromine-based etching gas is supplied to the substrate in addition to the source gas for forming the Al-based compound semiconductor layer, and the
It is characterized by selectively growing a compound semiconductor layer.
【0036】臭素系エッチングガスの流量は、Al系化
合物半導体層の組成、特にAlの組成、成長温度、成長
レート等の成長条件、サイズや表面状態等のマスクの条
件等の様々な要因により異なっているので、予め実験等
により決めることが必要である。また、第3の発明方法
を適用して選択成長させる際のマスクは、誘電体膜で形
成したマスクであれば良く、例えば、シリコン窒化膜、
シリコン酸化膜等で形成したマスクを使用することがで
きる。第3の発明方法では、Al系化合物半導体層を選
択成長させる際、Al系化合物半導体層の組成には制約
はなく、第3の発明方法を適用して、例えばAlGaI
nP層、AlGaAs層、AlInAs層、及びAlG
aInAs層のいずれでも成膜することができる。ま
た、臭素系エッチングガスの組成には制約はなく、例え
ば臭素系エッチングガスとしてCBr4 を使用する。The flow rate of the bromine-based etching gas varies depending on various factors such as the composition of the Al-based compound semiconductor layer, in particular, the composition of Al, growth conditions such as growth temperature and growth rate, and mask conditions such as size and surface condition. Therefore, it is necessary to determine in advance by experiments and the like. The mask used for selective growth by applying the third invention method may be a mask formed of a dielectric film, such as a silicon nitride film,
A mask formed of a silicon oxide film or the like can be used. In the third invention method, when the Al-based compound semiconductor layer is selectively grown, there is no restriction on the composition of the Al-based compound semiconductor layer.
nP layer, AlGaAs layer, AlInAs layer, and AlG
Any of the aInAs layers can be formed. The composition of the bromine-based etching gas is not limited. For example, CBr 4 is used as the bromine-based etching gas.
【0037】第3の発明方法は、Al系化合物半導体層
の埋め込み成長、選択領域成長、及び突き合わせ接続成
長のいずれにも適用できる。The third invention method can be applied to any of buried growth, selective region growth, and butt-connect growth of an Al-based compound semiconductor layer.
【0038】[0038]
【発明の実施の形態】以下に、添付図面を参照して、実
施形態例に基づいて本発明をより詳細に説明する。半導体光素子の実施形態例 本実施形態例は、本発明に係る半導体光素子を半導体レ
ーザ素子に適用した実施形態の一例であって、図1は本
実施形態例の半導体光素子の構成を示す断面図である。
図1中、図9と同じものには同じ符号を付している。本
実施形態例の半導体レーザ素子30は、電流ブロッキン
グ層の構成を除いて従来の半導体レーザ素子10と同じ
構成を備えている。即ち、半導体レーザ素子30は、n
−GaAs基板12上に、膜厚1500nmのn−Al
GaInP(Zn=0.7)下クラッド層14、GaI
nP/AlGaInP多重量子井戸構造層(MQW)1
6、膜厚1500nmのp−AlGaInP(Zn=
0.7)上クラッド層18、及び膜厚300nmのp−
GaAsコンタクト層20からなる積層構造を備えてい
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in more detail with reference to the accompanying drawings based on embodiments. Embodiment of Semiconductor Optical Device This embodiment is an example of an embodiment in which the semiconductor optical device according to the present invention is applied to a semiconductor laser device, and FIG. 1 shows the configuration of the semiconductor optical device of this embodiment. It is sectional drawing.
In FIG. 1, the same components as those in FIG. 9 are denoted by the same reference numerals. The semiconductor laser device 30 of the present embodiment has the same configuration as the conventional semiconductor laser device 10 except for the configuration of the current blocking layer. That is, the semiconductor laser element 30 has n
-1500 nm thick n-Al on the GaAs substrate 12
GaInP (Zn = 0.7) lower cladding layer 14, GaI
nP / AlGaInP multiple quantum well structure layer (MQW) 1
6. A 1500 nm-thick p-AlGaInP (Zn =
0.7) The upper cladding layer 18 and the p-
It has a laminated structure composed of the GaAs contact layer 20.
【0039】積層構造のうち、上クラッド層18の上部
及びコンタクト層20は、ストライプ状リッジとして形
成され、リッジの両側は、電流ブロッキング層として機
能する、キャリア濃度が1×1018cm-3のCドープn
−AlInP層32で埋め込まれていて、p型の電流注
入領域はpn接合分離により電流ブロッキング層から分
離され、電流狭窄構造が形成されている。図示しない
が、コンタクト20上にはp側電極が、またGaAs基
板12の裏面にはn側電極が形成されている。In the laminated structure, the upper part of the upper cladding layer 18 and the contact layer 20 are formed as stripe-shaped ridges, and both sides of the ridge function as current blocking layers and have a carrier concentration of 1 × 10 18 cm −3 . C dope n
Embedded in the AlInP layer 32, the p-type current injection region is separated from the current blocking layer by pn junction separation, and a current confinement structure is formed. Although not shown, a p-side electrode is formed on the contact 20, and an n-side electrode is formed on the back surface of the GaAs substrate 12.
【0040】半導体光素子の作製方法の実施形態例1 本実施形態例は、本発明に係る半導体光素子の作製方法
の実施形態の一例であって、AlInP層の埋め込み成
長を行って半導体レーザ素子30を作製する際に適用し
た例である。図9を参照して、本実施形態例の作製方法
を説明する。前述した従来の作製方法と同様にして、図
11(a)及び(b)に示すように、積層構造を形成
し、次いでエッチングしてリッジ25を形成する。次い
で、MOCVD法で、SiNストライプマスク24を選
択成長用の成長防止マスクとして使用し、図1に示すよ
うに、Cドープn−AlInP電流ブロッキング層32
を選択再成長する。 Embodiment 1 of the Method for Fabricating a Semiconductor Optical Device This embodiment is an example of the embodiment of the method for fabricating a semiconductor optical device according to the present invention. This is an example applied when manufacturing No. 30. With reference to FIG. 9, a manufacturing method of the present embodiment will be described. As shown in FIGS. 11A and 11B, a laminated structure is formed and then etched to form a ridge 25 in the same manner as in the conventional manufacturing method described above. Next, by using the SiN stripe mask 24 as a growth preventing mask for selective growth by MOCVD, as shown in FIG. 1, the C-doped n-AlInP current blocking layer 32 is formed.
Select regrow.
【0041】本実施形態例で採用した成長条件は、以下
の通りであった。 AlInP層のエピタキシャル成長温度:600℃ C原料の成分 :CBr4 供給量 :5μmol/min III族の原料ガス :TMAlとTMIn 供給量 :合計20μmol/min 成長速度 :3μm/時間 CBr4 の供給量は、エッチング効果を考慮した上で、
GaAs基板上に格子整合する比率になるように決定し
た。The growth conditions employed in this embodiment are as follows. Epitaxial growth temperature of AlInP layer: 600 ° C. Component of C raw material: CBr 4 supply amount: 5 μmol / min Group III raw material gas: TMAl and TMIn supply amount: Total 20 μmol / min Growth rate: 3 μm / hour The supply amount of CBr 4 is as follows. After considering the etching effect,
The ratio was determined so as to have a lattice matching ratio on a GaAs substrate.
【0042】この条件で成長したAlInP層のキャリ
ア濃度は、2×1017cm-3であって、電流ブロッキン
グ層としては若干低いため、SiH4 ガスを供給して、
Siを同時にドーピングすることにより、キャリア濃度
が1×1018cm-3になるようにした。本実施形態例の
AlInP層は、通常行っているSiのみのドーピング
によるキャリア濃度1×1018cm-3のエピタキシャル
成長層とほぼ同じ移動度が得られており、Cドーピング
による電気的特性の劣化は見られなかった。The carrier concentration of the AlInP layer grown in this condition, a 2 × 10 17 cm -3, for slightly lower as a current blocking layer, by supplying the SiH 4 gas,
The carrier concentration was set to 1 × 10 18 cm −3 by doping Si at the same time. The AlInP layer of this embodiment has almost the same mobility as an epitaxially grown layer having a carrier concentration of 1 × 10 18 cm −3 by doping of only Si, which is usually performed. I couldn't see it.
【0043】本実施形態例の方法でAlInP層を選択
成長させたときには、幅10μmのSiNマスク上への
「ポリ」の析出は全く見られなかった。従って、本実施
形態例の方法は、CBr4 を混入しない従来の方法を実
施したときには「ポリ」の生成量が非常に多かったこと
に比べると、明確な効果が得られたと評価できる。When the AlInP layer was selectively grown by the method of this embodiment, no "poly" was deposited on the SiN mask having a width of 10 μm. Therefore, it can be evaluated that the method of the present embodiment has a clear effect as compared with the case where the amount of “poly” produced was very large when the conventional method in which CBr 4 was not mixed was carried out.
【0044】本実施形態例の方法に関連し、種々の実験
を行い、以下の知見を得た。先ず、図2を参照して、C
Br4 の供給量と「ポリ」生成量との関係を説明する。
図2はCBr4 の供給量と「ポリ」生成量との関係を示
すグラフである。図2の縦軸で、「ポリ」の生成量が0
とは、選択成長用マスク上に「ポリ」が生成していない
ことを示し、また、1とは、選択成長用マスク全面に
「ポリ」が生成していることを示す。図2を作成する際
には、本実施形態例のAlInP層の成長条件を維持し
つつCBr4 の供給量を変更して、CBr4 の効果を確
認した。「ポリ」生成量は、AlInP層の成長温度
や、III族の原料ガスの供給量及びAl組成の多寡等
の成長条件、並びに選択成長用マスクの寸法等にも依存
するが、「ポリ」生成の有無は、図2に示すように、C
Br4 の流量に関する明確な閾値、5μmol/min
が存在する。例えば、本実施形態例の成長条件では、図
2に示すように、5μmol/min以上のCBr4 の
供給量では、「ポリ」の析出がほぼ完全に抑えられた。Various experiments were conducted in connection with the method of the present embodiment, and the following findings were obtained. First, referring to FIG.
The relationship between the supply amount of Br 4 and the amount of “poly” generated will be described.
FIG. 2 is a graph showing the relationship between the amount of CBr 4 supplied and the amount of “poly” generated. On the vertical axis of FIG. 2, the generation amount of “poly” is 0
Indicates that “poly” has not been generated on the mask for selective growth, and 1 indicates that “poly” has been generated on the entire surface of the mask for selective growth. In preparing FIG. 2, the effect of CBr 4 was confirmed by changing the supply amount of CBr 4 while maintaining the growth condition of the AlInP layer of the present embodiment. The amount of “poly” generated depends on the growth temperature of the AlInP layer, the supply amount of the group III source gas and the growth conditions such as the amount of Al composition, and the size of the selective growth mask. As shown in FIG. 2, the presence or absence of
Clear threshold for Br 4 flow rate, 5 μmol / min
Exists. For example, under the growth conditions of the present embodiment, as shown in FIG. 2, the deposition of “poly” was almost completely suppressed when the supply amount of CBr 4 was 5 μmol / min or more.
【0045】また、実験によれば、[III族原料ガ
ス]/[CBr4 ]比が、2より小さいと、エッチング
効果の方がAlInP層の成長自体より大きくなるた
め、AlInP層の成長速度が著しく低下し、通常基板
上への成長すら確認できないこともあるから、2未満の
[III族原料ガス]/[CBr4 ]比は不適である。
一方、[III族原料ガス]/[CBr4 ]比が4より
大きい場合は、「ポリ」の析出が発生するため不適であ
る。従って、AlInPで成長温度600℃の場合、
[III族原料ガス]/[CBr4 ]比は、2以上4以
下の範囲が適当である。但し、この範囲は、CBr4に
代えてCCl4 を用いた場合、エッチング効果が大きく
なるため、上下限とも大きくなる。尚、AlInPの代
わりにGaAsに格子整合するAlGaInPを選択成
長させる場合には、Al組成が小さいほど、[III族
原料ガス]/[CBr4 ]比は、範囲の下限が若干大き
くなり、上限はかなり大きくなる。その結果、最適値の
範囲が広がる結果となる。According to experiments, when the ratio of [Group III raw material gas] / [CBr 4 ] is smaller than 2, the etching effect is larger than the growth of the AlInP layer itself. The ratio significantly decreases and the growth on the substrate may not even be confirmed, so that a [III group source gas] / [CBr 4 ] ratio of less than 2 is inappropriate.
On the other hand, if the ratio of [Group III source gas] / [CBr 4 ] is larger than 4, “poly” precipitates, which is not suitable. Therefore, when the growth temperature is 600 ° C. with AlInP,
The ratio of [Group III source gas] / [CBr 4 ] is preferably in the range of 2 or more and 4 or less. However, when CCl 4 is used instead of CBr 4 , this range has a large upper and lower limit because the etching effect is increased. In the case where AlGaInP lattice-matched to GaAs is selectively grown instead of AlInP, the lower the Al composition, the lower the lower limit of the [III-group source gas] / [CBr 4 ] ratio, and the higher the upper limit. It will be quite large. As a result, the range of the optimum value is widened.
【0046】次に、図3を参照して、Cのドーピングに
より生じるキャリア濃度とCBr4供給量の相関関係を
説明する。図3はCのドーピングによるキャリア濃度と
CBr4 供給量の関係を示すグラフである。キャリア濃
度は、図3に示すように、CBr4 の供給量にほぼ比例
して増大する。但し、CBr4 の供給量が増大すると、
キャリア濃度が飽和する傾向があり、しかも光素子特性
が良好ではなくなる可能性がある。そのため、Se等の
n型ドーパントと併用して、所望のキャリア濃度にする
方が好ましいこともある。Next, the correlation between the carrier concentration caused by C doping and the supply amount of CBr 4 will be described with reference to FIG. FIG. 3 is a graph showing the relationship between the carrier concentration due to C doping and the supply amount of CBr 4 . As shown in FIG. 3, the carrier concentration increases almost in proportion to the supply amount of CBr 4 . However, when the supply amount of CBr 4 increases,
The carrier concentration tends to be saturated, and the optical element characteristics may not be good. For this reason, it may be preferable to obtain a desired carrier concentration in combination with an n-type dopant such as Se.
【0047】マスク上の「ポリ」成長を抑制するために
は、AlInP層の選択成長レートを十分低くすること
により達成することもできるが、厚さ1μm以上の選択
成長が必要となる電流ブロッキング層の埋め込み成長の
場合、選択成長に長時間を要し、生産性が低下するの
で、実際の製造工程では不適当である。しかし、本実施
形態例では、AlInP層の選択成長レートが3μm/
時間と比較的速い成長レートであるから、生産性の低下
の問題は無いと言える。In order to suppress the "poly" growth on the mask, the growth can be achieved by sufficiently lowering the selective growth rate of the AlInP layer. However, the current blocking layer which requires the selective growth of a thickness of 1 μm or more is required. In the case of the buried growth, the selective growth requires a long time and the productivity is lowered, so that it is unsuitable in an actual manufacturing process. However, in the present embodiment, the selective growth rate of the AlInP layer is 3 μm /
Because of the time and relatively fast growth rate, it can be said that there is no problem of productivity reduction.
【0048】また、本実施形態例では、成長温度を60
0℃に抑えているので、上部クラッド中のZnの拡散も
抑えられる。成長温度が低いことは、「ポリ」の析出抑
制の観点からは不利であるが、CBr4 の添加により支
障なく選択成長させることができる。従って、本実施形
態例では、Zn拡散を抑制することができるので、1回
目のエピタキシャル成長工程で積層構造を形成する際の
上部クラッド層のZn濃度を大きくすることが可能とな
る。これは、作製した半導体レーザ素子の発振閾値を良
好に維持でき、温度特性の向上に直結する利点を有して
いる。In this embodiment, the growth temperature is set to 60.
Since the temperature is kept at 0 ° C., the diffusion of Zn in the upper cladding can also be suppressed. Although a low growth temperature is disadvantageous from the viewpoint of suppressing the deposition of “poly”, selective growth can be performed without any trouble by adding CBr 4 . Therefore, in the present embodiment, since Zn diffusion can be suppressed, it is possible to increase the Zn concentration of the upper cladding layer when forming a stacked structure in the first epitaxial growth step. This has an advantage that the oscillation threshold value of the manufactured semiconductor laser element can be maintained satisfactorily and is directly linked to an improvement in temperature characteristics.
【0049】図4を参照して、AlInP層の埋め込み
成長温度と閾値電流密度との関係を説明する。図4はA
lInP層の埋め込み成長温度をパラメータとして半導
体レーザ素子の閾値電流密度と上部クラッド層のキャリ
ア濃度との関係を示すグラフである。実線のグラフ
(1)は、1回目のエピタキシャル成長工程を実施し、
埋め込み工程前のキャリア濃度と閾値電流密度との関係
を示すグラフである。破線及び一点鎖線で示すグラフ
は、それぞれ、埋め込み工程実施後のグラフであって、
破線のグラフ(2)は、CBr4 を混合しない従来方法
によって700℃の埋め込み成長温度でAlInP層を
再成長させたときの閾値電流密度とキャリア濃度との関
係を示すグラフであり、一点鎖線のグラフ(3)は、本
実施形態例の方法によって600℃の埋め込み成長温度
でAlInP層を再成長させたときの閾値電流密度とキ
ャリア濃度との関係を示すグラフである。Referring to FIG. 4, the relationship between the burying growth temperature of the AlInP layer and the threshold current density will be described. FIG. 4 shows A
4 is a graph showing the relationship between the threshold current density of a semiconductor laser device and the carrier concentration of an upper cladding layer, using the buried growth temperature of the lInP layer as a parameter. The solid line graph (1) shows that the first epitaxial growth step was performed,
4 is a graph showing a relationship between a carrier concentration and a threshold current density before a filling step. The graphs indicated by a broken line and a dashed line are graphs after the embedding process is performed, respectively.
The broken line graph (2) is a graph showing the relationship between the threshold current density and the carrier concentration when the AlInP layer is regrown at the buried growth temperature of 700 ° C. by the conventional method without mixing CBr 4 , Graph (3) is a graph showing the relationship between the threshold current density and the carrier concentration when the AlInP layer is regrown at a buried growth temperature of 600 ° C. by the method of the present embodiment.
【0050】図4に示すように、700℃の選択成長温
度でCBr4 無しにAlInP層を再成長させた場合、
上部クラッド層のキャリア濃度が1.5×1018cm-3
を越えたあたりから、閾値電流密度は、埋め込み成長の
際に生じる熱の影響によるZnの拡散によって、実線に
比べて大きく増大する。一方、CBr4 を導入して60
0℃で再成長させた場合には、上部クラッド層のキャリ
ア濃度が3×1018cm-3程度まで、実線に比べても闘
値電流密度は殆ど上昇しない。As shown in FIG. 4, when the AlInP layer is regrown at a selective growth temperature of 700 ° C. without CBr 4 ,
The carrier concentration of the upper cladding layer is 1.5 × 10 18 cm −3
Above the threshold value, the threshold current density greatly increases as compared with the solid line due to the diffusion of Zn due to the influence of heat generated during the burying growth. On the other hand, CBr 4 was introduced and 60
When regrown at 0 ° C., the threshold current density hardly increases as compared with the solid line until the carrier concentration of the upper cladding layer becomes about 3 × 10 18 cm −3 .
【0051】半導体光素子の作製方法の実施形態例2 本実施形態例は、本発明に係る半導体光素子の作製方法
の実施形態の別の例であって、AlGaInAs選択領
域成長を行って半導体レーザ素子を作製する際に適用し
た例である。図5(a)から(c)は、それぞれ、本実
施形態例の方法を説明する図であって、図5(a)は選
択成長用マスクの平面配置図、図5(b)は線A−A′
での図5(a)の断面図、及び図5(c)は線B−B′
での図5(a)の断面図である。図6(a)及び(b)
は、それぞれ、選択成長工程後の図5(a)の線A−
A′での基板断面図、及び選択成長工程後の線B−B′
での基板断面図である。 Embodiment 2 of the method for fabricating a semiconductor optical device This embodiment is another example of the embodiment of the method for fabricating a semiconductor optical device according to the present invention. This is an example applied when manufacturing an element. 5 (a) to 5 (c) are diagrams for explaining the method of the present embodiment. FIG. 5 (a) is a plan view of a selective growth mask, and FIG. 5 (b) is a line A. -A '
5 (a) and FIG. 5 (c) are taken along line BB '.
FIG. 6 is a cross-sectional view of FIG. FIGS. 6A and 6B
Respectively represent the line A- in FIG. 5A after the selective growth process.
Sectional view of the substrate at A ', and line BB' after the selective growth step
FIG.
【0052】以下に、図5及び図6を参照して、本実施
形態例の方法を説明する。先ず、図5(a)から図5
(c)に示すように、n−InP基板42上に、マスク
幅Wが50μmのパターン、及びマスクギャップGが1
0μmの配列でSiN膜からなる一対のマスク44を形
成する。線A−A′が横切る領域46は、マスクギャッ
プGの寸法でマスク44から基板42が露出していて、
成長領域である。線B−B′が横切る領域45は、マス
ク44は存在しない基板領域であって、つまりマスクの
影響の無い領域である。The method of this embodiment will be described below with reference to FIGS. First, FIG. 5A to FIG.
As shown in (c), a pattern having a mask width W of 50 μm and a mask gap G of 1 is formed on the n-InP substrate 42.
A pair of masks 44 made of a SiN film are formed in an arrangement of 0 μm. The region 46 where the line AA ′ crosses is where the substrate 42 is exposed from the mask 44 with the size of the mask gap G,
It is a growth area. A region 45 crossed by the line BB 'is a substrate region where the mask 44 does not exist, that is, a region where the mask does not affect.
【0053】次いで、図6(a)及び(b)に示すよう
に、MOCVD法を用いて、マスクギャップ領域46
に、膜厚50nmのn−InP下クラッド層48、膜厚
100nmのAlGaInAs(λg=1000nm)
光閉じ込め層50、多重量子井戸構造層(MQW)5
2、膜厚100nmのAlGaInAs(λg=100
0nm)光閉じ込め層54、及び膜厚300nmのp−
InP層56を、順次、成長する。。n−InP下クラ
ッド層48は、Seドーピングによってキャリア濃度が
1×1018cm-3になっている。MQW52は、井戸層
厚5nm、井戸歪=+1.0%、障壁層厚10nm、障
壁層組成λg=1000nm、及び井戸層数6として形
成されている。p−InP層56はZnドーピングによ
ってキャリア濃度が1×1018cm-3になっている。成
長条件は、成長温度を650℃とし、マスクの影響の無
い領域、即ち領域45での成長速度を1.2μm/時間
とした。また、AlGaInAs層の成長の際、AlG
aInAsの成長原料ガスに加えて、CBr4 を2μm
ol/minの供給量で導入している。Next, as shown in FIGS. 6A and 6B, the mask gap region 46 is formed by MOCVD.
A 50 nm-thick n-InP lower cladding layer 48 and a 100 nm-thick AlGaInAs (λg = 1000 nm)
Optical confinement layer 50, multiple quantum well structure layer (MQW) 5
2. 100 nm thick AlGaInAs (λg = 100
0 nm) The light confinement layer 54 and the p-
InP layers 56 are sequentially grown. . The n-InP lower cladding layer 48 has a carrier concentration of 1 × 10 18 cm −3 by Se doping. The MQW 52 has a well layer thickness of 5 nm, a well strain of + 1.0%, a barrier layer thickness of 10 nm, a barrier layer composition λg = 1000 nm, and six well layers. The p-InP layer 56 has a carrier concentration of 1 × 10 18 cm −3 by Zn doping. The growth conditions were a growth temperature of 650 ° C., and a growth rate of 1.2 μm / hour in a region not affected by the mask, that is, in a region 45. When growing the AlGaInAs layer, the AlG
In addition to the growth source gas of aInAs, CBr 4 is 2 μm
ol / min.
【0054】本実施形態例の選択領域成長法により、マ
スクギャップ領域46とマスク効果の無い領域45とで
は、AlGaInAs光閉じ込め層及びMQWの総膜厚
が異なり、領域46では、図7に示すように、膜厚が大
きくなる。その結果、量子井戸の発光波長は、図8に示
すように、領域46の方が長波長となる。図7及び図8
は、それぞれ、図5の線C−C′に沿った領域46と領
域45のAlGaAs光閉じ込め層及びMQWの総膜厚
及びMQW52の発光波長(PL波長)を示すグラフで
ある。本実施形態例の選択領域成長法を適用することに
より、InGaAsP/InP系で行われている選択領
域成長と同様、領域46を半導体レーザ素子とし、領域
45を出射導波路とする半導体装置を形成することによ
り、領域46の半導体素子から発光したレーザ光を吸収
し難い導波路を領域45に備えた光デバイスを構成する
ことができる。The total thickness of the AlGaInAs light confinement layer and the MQW is different between the mask gap region 46 and the region 45 having no mask effect by the selective region growth method of the present embodiment. As shown in FIG. Then, the film thickness increases. As a result, the emission wavelength of the quantum well becomes longer in the region 46 as shown in FIG. 7 and 8
6 is a graph showing the total thickness of the AlGaAs light confinement layer and the MQW in the regions 46 and 45 along the line CC ′ in FIG. 5 and the emission wavelength (PL wavelength) of the MQW 52, respectively. By applying the selective region growth method of the present embodiment, a semiconductor device having the region 46 as a semiconductor laser element and the region 45 as an output waveguide is formed in the same manner as the selective region growth performed in the InGaAsP / InP system. By doing so, an optical device having a waveguide in the region 45 that hardly absorbs laser light emitted from the semiconductor element in the region 46 can be configured.
【0055】本実施形態例では、AlGaInAs層の
成長の際、CBr4 も同時に2μmol/minの供給
量で導入しているが、供給量が少ないので、AlGaI
nAs層内にドーピングされるCの量は、少なく、電気
的特性に対し影響を与えていない。しかも、エピタキシ
ャル成長の選択性は向上し、CBr4 無しの場合にはマ
スク上にわずかに見られた「ポリ」の生成が、CBr4
を混合した本実施形態例では、全く無かった。また、C
Br4 の供給量が小さい場合、Seをドーピングするこ
とでn型となり、Zn等のドーピングすることによりp
型となるため、AlGaInAs等のAlを含む層の電
気的特性の制御も可能である。In this embodiment, when growing the AlGaInAs layer, CBr 4 is simultaneously introduced at a supply rate of 2 μmol / min.
The amount of C doped in the nAs layer is small and does not affect the electrical characteristics. Moreover, selectivity of epitaxial growth is improved, generated when no CBr 4 was slightly observed on the mask of the "poly" is, CBr 4
In the embodiment of the present invention where is mixed, there was no case. Also, C
When the supply amount of Br 4 is small, it becomes n-type by doping Se, and becomes p-type by doping Zn.
Since it becomes a mold, it is also possible to control the electrical characteristics of a layer containing Al such as AlGaInAs.
【0056】また、障壁層への変調ドーピングを試みる
べく、障壁層の成長の際のみCBr 4 の供給量を20μ
mol/minと増加させたところ、Cがドーピングさ
れて、キャリア濃度が1×1018cm-3になった。これ
を応用することにより、変調度ドープとしても機能させ
ることが可能である。Further, modulation doping of the barrier layer is attempted.
Therefore, only when growing the barrier layer, CBr Four20μ
mol / min, C was doped.
And the carrier concentration is 1 × 1018cm-3Became. this
Can be used as a modulation degree dope by applying
It is possible to
【0057】Al系化合物半導体層の選択成長法の実施
形態例 本実施形態例は、Al系化合物半導体層の選択成長に第
3の発明方法に係る実施形態の一例である。図15
(a)から(c)は、それぞれ、メサ構造の埋め込み成
長に第3の発明方法を適用した際の工程毎の断面図、図
16(a)及び(b)は、それぞれ、選択領域成長に第
3の発明方法を適用した際の工程毎の断面図、及び図1
7(a)から(c)及び図18(d)から(f)は、そ
れぞれ、突き合わせ接続成長に第3の発明方法を適用し
た際の工程毎の断面図である。 Implementation of selective growth method for Al-based compound semiconductor layer
Embodiment This embodiment is an example of an embodiment according to the third invention method for selective growth of an Al-based compound semiconductor layer. FIG.
(A) to (c) are cross-sectional views for each step when the third invention method is applied to the buried growth of the mesa structure, and FIGS. 16 (a) and (b) respectively show the selective region growth. FIG. 1 is a sectional view of each step when the third invention method is applied, and FIG.
FIGS. 7 (a) to 7 (c) and FIGS. 18 (d) to 18 (f) are cross-sectional views for respective steps when the third invention method is applied to butt connection growth.
【0058】埋め込み成長は、図15に示すように、基
板上に形成されたメサ構造等を埋め込む際に適用され
る。埋め込み成長では、先ず、図15(a)に示すよう
に、n−GaAs基板80上にGaInP/AlGaI
nP多重量子井戸構造層(MQW)81を有するAlG
aInP系のDH構造82を形成する。次いで、図15
(b)に示すように、DH構造82の上面に選択成長用
のマスク84を形成し、DH構造82の上部をエッチン
グしてメサ構造86を形成する。続いて、図15(c)
に示すように、マスク84を使って第3の発明方法を適
用し、電流ブロック層88/89としてp−AlInP
層88/n−AlInP層89をメサ構造86の両側に
選択成長させ、電流ブロック層88/89でメサ構造8
6の両側を埋め込む。その後、P−AlGaInPクラ
ッド層及びP−GaAsコンタクト層を全面に成長し、
p側電極及びn側電極をそれぞれ基板の上面、及び下面
に形成することで、半導体レーザを作製する。The burying growth is applied when a mesa structure or the like formed on a substrate is buried as shown in FIG. In the buried growth, first, as shown in FIG. 15A, GaInP / AlGaI is formed on an n-GaAs substrate 80.
AlG having nP multiple quantum well structure layer (MQW) 81
An aInP-based DH structure 82 is formed. Then, FIG.
As shown in (b), a mask 84 for selective growth is formed on the upper surface of the DH structure 82, and the upper part of the DH structure 82 is etched to form a mesa structure 86. Subsequently, FIG.
As shown in FIG. 7, the third invention method is applied using a mask 84 to form p-AlInP as current blocking layers 88/89.
A layer 88 / n-AlInP layer 89 is selectively grown on both sides of the mesa structure 86, and the current block layer 88/89 forms the mesa structure 8
Embed both sides of 6. Thereafter, a P-AlGaInP cladding layer and a P-GaAs contact layer are grown on the entire surface,
A semiconductor laser is manufactured by forming a p-side electrode and an n-side electrode on an upper surface and a lower surface of a substrate, respectively.
【0059】選択領域成長は、図16に示すように、一
つの基板上に相互に異なる構成の光素子を集積した集積
光素子を作製する際に主として適用される。選択領域成
長の例では、図16(a)に示すように、基板上にn−
GaAs基板90上に選択成長用のマスク92を形成す
る。次いで、図16(b)に示すように、マスク92か
ら露出している2区画の領域上に、それぞれ、マスク9
2を使って第3の発明方法を適用し、MQW93、95
を有するAlGaInP系のDH構造94、96を形成
する。DH構造94、96を形成する際、第3の発明方
法は、Alを含む化合物半導体層、例えばAlGaIn
P層を成膜するときに適用される。尚、前述の半導体光
素子の作製方法の実施形態例2では、第3の発明に係る
Al系化合物半導体層の選択成長法を適用して、AlG
aInAs光閉じ込め層50の選択領域成長を行ってい
る。As shown in FIG. 16, the selective region growth is mainly applied when manufacturing an integrated optical device in which optical devices having different configurations are integrated on one substrate. In the example of the selective region growth, as shown in FIG.
A mask 92 for selective growth is formed on a GaAs substrate 90. Next, as shown in FIG. 16B, masks 9 are respectively formed on two sections of the area exposed from the mask 92.
And applying the third invention method using MQW93,95
The AlGaInP-based DH structures 94 and 96 are formed. When forming the DH structures 94 and 96, the third invention method is to use a compound semiconductor layer containing Al, for example, AlGaIn.
This is applied when forming a P layer. In the second embodiment of the method for fabricating a semiconductor optical device described above, the selective growth method of the Al-based compound semiconductor layer according to the third invention is applied to form an AlG
The selected region of the aInAs light confinement layer 50 is grown.
【0060】突き合わせ接続成長とは、前述した実験例
4で適用した選択成長法であって、例えば、光変調器付
き半導体レーザ素子等の集積光素子を作製する際に適用
される。突き合わせ接続成長法では、図17に示すよう
に、一つの光素子の少なくとも一部の層、例えば半導体
レーザの機能を発現するMQW101と、他方の少なく
とも一部の層、例えば光変調器の機能を発現するMQW
105とを突き合わせ接続している。The butt-connect growth is a selective growth method applied in Experimental Example 4 described above, and is applied, for example, when manufacturing an integrated optical device such as a semiconductor laser device with an optical modulator. In the butt-connect growth method, as shown in FIG. 17, at least a part of one optical element, for example, an MQW 101 exhibiting a function of a semiconductor laser, and another at least a part of a layer, for example, a function of an optical modulator, are provided. MQW to be expressed
105 and connected to each other.
【0061】突き合わせ接続成長の例では、図17
(a)に示すように、基板上にInP基板100上にM
QW101(発光波長1550nm)を有するGaIn
AsP系の半導体レーザのDH構造102を形成する。
この際、回折格子を予め形成しておき、DFB−LDと
して機能させる。次いで、図17(b)に示すように、
DH構造102の上面半区画に選択成長用のSiNマス
ク104を形成し、露出したDH構造102の上部をエ
ッチングしてInP基板100を露出させる。この際、
エッチングで残した領域をLD領域とする。続いて、図
17(c)に示すように、露出したInP基板100上
に、MQW105(発光波長1500nm)を有する光
変調器のDH構造106を形成する。このとき、選択成
長させ、DH構造106を形成した領域が、変調器領域
である。DH構造106を形成するに当たって、Al系
化合物半導体層を成膜する際に、第3の発明方法を適用
する。In the example of butt connection growth, FIG.
As shown in (a), M is formed on the InP substrate 100 on the substrate.
GaIn having QW101 (emission wavelength: 1550 nm)
A DH structure 102 of an AsP-based semiconductor laser is formed.
At this time, a diffraction grating is formed in advance and functions as a DFB-LD. Next, as shown in FIG.
A SiN mask 104 for selective growth is formed in a half section of the upper surface of the DH structure 102, and the exposed upper portion of the DH structure 102 is etched to expose the InP substrate 100. On this occasion,
A region left by the etching is an LD region. Subsequently, as shown in FIG. 17C, the DH structure 106 of the optical modulator having the MQW 105 (emission wavelength: 1500 nm) is formed on the exposed InP substrate 100. At this time, a region where the DH structure 106 is formed by selective growth is a modulator region. In forming the DH structure 106, the third invention method is applied when forming an Al-based compound semiconductor layer.
【0062】次いで、SiNマスク104を除去し、図
18(d)に示すように、ストライプパターンを有する
SiNマスク108を形成する。続いて、図18(e)
に示すように、SiNマスク108をマスクとして、D
H構造102及びDH構造106をInP基板100ま
でエッチングしてメサ構造109を形成し、InP基板
100を露出させる。次に、図18(f)に示すよう
に、SiNマスク108を選択成長用のマスクに使っ
て、電流ブロック層としてFe−InP層110でメサ
構造109の両側を通常の選択成長法によって埋め込
む。その後、LD領域、及び変調器領域にそれぞれ電極
を形成することにより、光変調器付き半導体レーザ11
1を作製することができる。Next, the SiN mask 104 is removed, and an SiN mask 108 having a stripe pattern is formed as shown in FIG. Subsequently, FIG.
As shown in FIG.
The H structure 102 and the DH structure 106 are etched to the InP substrate 100 to form a mesa structure 109, and the InP substrate 100 is exposed. Next, as shown in FIG. 18F, both sides of the mesa structure 109 are buried with a Fe-InP layer 110 as a current blocking layer by a normal selective growth method using the SiN mask 108 as a mask for selective growth. Thereafter, by forming electrodes in the LD region and the modulator region, respectively, the semiconductor laser 11 with the optical modulator is formed.
1 can be produced.
【0063】[0063]
【発明の効果】本発明によれば、電流ブロッキング層
が、少なくともCを含む不純物でドーピングされている
ことにより、良好な素子特性を備え、経済的に作製でき
る構成の半導体光素子を実現している。第1及び第2の
発明方法によれば、電流ブロッキング層を埋め込み成長
させる際、電流ブロッキング層成長の原料ガスに、炭素
原子(C)とハロゲン原子とを含むハロゲン化合物ガス
を混入させ、Cでドーピングされた電流ブロッキング層
をエピタキシャル成長させることにより、また、Alを
含む層を選択領域成長させる際、Alを含む層を成長さ
せる原料ガスに、炭素原子(C)とハロゲン原子とを含
むハロゲン化合物ガスを混入させ、Alを含む層をエピ
タキシャル成長させることにより、低い成長温度で、し
かも高い成長レートで電流ブロッキング層又はAlを含
む層を選択成長させることができる。According to the present invention, since the current blocking layer is doped with an impurity containing at least C, it is possible to realize a semiconductor optical device having good device characteristics and a structure which can be manufactured economically. I have. According to the first and second invention methods, when the current blocking layer is buried and grown, a halogen compound gas containing a carbon atom (C) and a halogen atom is mixed into a raw material gas for growing the current blocking layer. When the doped current blocking layer is epitaxially grown, and when the Al-containing layer is grown in the selective region, a halogen compound gas containing a carbon atom (C) and a halogen atom is used as a source gas for growing the Al-containing layer. Is mixed, and the layer containing Al is epitaxially grown, so that the current blocking layer or the layer containing Al can be selectively grown at a low growth temperature and at a high growth rate.
【0064】第3の発明方法によれば、Al系化合物半
導体層の成膜用原料ガスを使って基板上にAl系化合物
半導体層を選択成長させる際、Al系化合物半導体層の
成膜用原料ガスに加えて臭素系エッチングガスを基板に
供給して、基板上にAl系化合物半導体層を選択成長さ
せることにより、選択成長用マスク上に多結晶が析出す
るのを防止して、歩留り良く光素子を作製することがで
きる。According to the third invention, when the Al-based compound semiconductor layer is selectively grown on the substrate by using the Al-based compound semiconductor layer-forming material gas, the material for forming the Al-based compound semiconductor layer is used. By supplying a bromine-based etching gas to the substrate in addition to the gas to selectively grow the Al-based compound semiconductor layer on the substrate, it is possible to prevent polycrystals from being deposited on the selective growth mask and to improve the light yield with a high yield. An element can be manufactured.
【図1】実施形態例の半導体光素子の構成を示す断面図
である。FIG. 1 is a cross-sectional view illustrating a configuration of a semiconductor optical device according to an embodiment.
【図2】CBr4 の供給量と「ポリ」生成量との関係を
示すグラフである。FIG. 2 is a graph showing a relationship between a supply amount of CBr 4 and a “poly” generation amount.
【図3】Cのドーピングによるキャリア濃度とCBr4
供給量の関係を示すグラフである。FIG. 3 shows carrier concentration and CBr 4 by doping of C.
It is a graph which shows the relationship of supply amount.
【図4】AlInP層の埋め込み成長温度をパラメータ
として半導体レーザ素子の閾値電流密度と上部クラッド
層のキャリア濃度との関係を示すグラフである。FIG. 4 is a graph showing the relationship between the threshold current density of the semiconductor laser device and the carrier concentration of the upper cladding layer, using the buried growth temperature of the AlInP layer as a parameter.
【図5】図5(a)から(c)は、それぞれ、実施形態
例2の方法を説明する図であって、図5(a)は選択成
長用マスクの平面配置図、図5(b)は線A−A′での
図5(a)の断面図、及び図5(c)は線B−B′での
図5(a)の断面図である。5 (a) to 5 (c) are views for explaining a method according to the second embodiment. FIG. 5 (a) is a plan view of a selective growth mask, and FIG. 5) is a cross-sectional view of FIG. 5A along line AA ', and FIG. 5C is a cross-sectional view of FIG. 5A along line BB'.
【図6】図6(a)及び(b)は、それぞれ、実施形態
例2の選択成長工程後の線A−A′での基板断面図、及
び選択成長工程後の線B−B′での基板断面図である。FIGS. 6A and 6B are cross-sectional views of a substrate taken along line AA ′ after the selective growth step and a line BB ′ after the selective growth step, respectively, of the second embodiment. FIG.
【図7】図5の線C−C′に沿った領域46と領域45
のAlGaAs光閉じ込め層の膜厚を示すグラフであ
る。FIG. 7 shows regions 46 and 45 along the line CC ′ of FIG. 5;
4 is a graph showing the thickness of the AlGaAs light confinement layer of FIG.
【図8】図5の線C−C′に沿った領域46と領域45
の量子井戸52の発光波長(PL波長)を示すグラフで
ある。FIG. 8 shows regions 46 and 45 along the line CC ′ of FIG. 5;
5 is a graph showing an emission wavelength (PL wavelength) of the quantum well 52 of FIG.
【図9】従来のリッジ埋め込み型AlGaInP/Ga
As系半導体レーザ素子の構成を示す断面図である。FIG. 9 shows a conventional ridge-buried type AlGaInP / Ga.
FIG. 3 is a cross-sectional view illustrating a configuration of an As-based semiconductor laser device.
【図10】図10(a)と(b)は、それぞれ、従来の
半導体レーザ素子を作製する際の工程毎の基板断面図で
ある。FIGS. 10A and 10B are cross-sectional views of a substrate in each step in manufacturing a conventional semiconductor laser device.
【図11】実験例3の試料を説明する模式図である。FIG. 11 is a schematic diagram illustrating a sample of Experimental Example 3.
【図12】図12(a)及び図12(b)は、それぞ
れ、比較例及び実験例で、選択成長後の被写領域(図1
1中破線で示す)を光学顕微鏡写真機で撮影した写真の
写しである。12 (a) and 12 (b) are a comparative example and an experimental example, respectively, and show an object area (FIG. 1) after selective growth.
1 (indicated by a broken line) is a copy of a photograph taken by an optical microscope camera.
【図13】CBr4 の流量と多結晶の析出数との関係を
示すグラフである。FIG. 13 is a graph showing the relationship between the flow rate of CBr 4 and the number of polycrystalline precipitates.
【図14】図14(a)から(c)は、それぞれ、実験
例4の工程毎の基板の模式的斜視図である。FIGS. 14A to 14C are schematic perspective views of a substrate in each step of Experimental Example 4;
【図15】図15(a)から(c)は、それぞれ、埋め
込み成長に第3の発明方法を適用した際の工程毎の断面
図である。FIGS. 15A to 15C are cross-sectional views for respective steps when the third invention method is applied to burying growth.
【図16】図16(a)及び(b)は、それぞれ、選択
領域成長に第3の発明方法を適用した際の工程毎の断面
図である。16 (a) and 16 (b) are cross-sectional views for respective steps when the third invention method is applied to selective region growth.
【図17】図17(a)から(c)は、それぞれ、突き
合わせ接続成長に第3の発明方法を適用した際の工程毎
の断面図である。FIGS. 17 (a) to 17 (c) are cross-sectional views for respective steps when the third invention method is applied to butt-connect growth.
【図18】図18(d)から(f)は、それぞれ、図1
7(c)に続いて、突き合わせ接続成長に第3の発明方
法を適用した際の工程毎の断面図である。FIGS. 18 (d) to 18 (f) respectively show FIGS.
It is sectional drawing of every process at the time of applying the 3rd invention method to butt connection growth following 7 (c).
10 従来の半導体レーザ素子 12 n−GaAs基板 14 n−AlGaInP(Zn=0.7)下クラッド
層 16 GaInP/AlGaInP多重量子井戸構造層
(MQW) 18 p−AlGaInP(Zn=0.7)上クラッド
層 20 p−GaAsコンタクト層 22 Siドープn−GaAs層 24 エッチングマスク 25 リッジ 30 実施形態例の半導体レーザ素子 32 Cドープn−AlInP層 42 n−InP基板 44 SiN膜からなる一対のマスク 46 成長領域 45 マスク存在しない基板領域/マスクの影響の無い
領域 48 n−InP下クラッド層 50 AlGaInAs(λg=1000nm)光閉じ
込め層 52 多重量子井戸 54 AlGaInAs(λg=1000nm)光閉じ
込め層 56 p−InP層 80 n−GaAs基板 81 多重量子井戸構造層 82 DH構造 84 マスク 86 メサ構造 88、89 電流ブロック層 90 n−GaAs基板 92 マスク 93、95 MQW 94、96 DH構造 100 InP基板 101、105 MQW 102、106 DH構造 104 SiNマスク 108 SiNマスク 109 メサ構造 110 Fe−InP層 111 光変調器付き半導体レーザDESCRIPTION OF SYMBOLS 10 Conventional semiconductor laser element 12 n-GaAs substrate 14 n-AlGaInP (Zn = 0.7) lower cladding layer 16 GaInP / AlGaInP multiple quantum well structure layer (MQW) 18 p-AlGaInP (Zn = 0.7) upper cladding Layer 20 p-GaAs contact layer 22 Si-doped n-GaAs layer 24 etching mask 25 ridge 30 semiconductor laser device of embodiment 32 C-doped n-AlInP layer 42 n-InP substrate 44 A pair of masks made of SiN film 46 growth region 45 Substrate region without mask / region not affected by mask 48 n-InP lower cladding layer 50 AlGaInAs (λg = 1000 nm) light confinement layer 52 Multiple quantum well 54 AlGaInAs (λg = 1000 nm) light confinement layer 56 p-InP layer 80 n-G As substrate 81 multiple quantum well structure layer 82 DH structure 84 mask 86 mesa structure 88, 89 current block layer 90 n-GaAs substrate 92 mask 93, 95 MQW 94, 96 DH structure 100 InP substrate 101, 105 MQW 102, 106 DH structure 104 SiN mask 108 SiN mask 109 Mesa structure 110 Fe-InP layer 111 Semiconductor laser with optical modulator
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井藤 光正 東京都千代田区丸の内2丁目6番1号 古 河電気工業株式会社内 (72)発明者 粕川 秋彦 東京都千代田区丸の内2丁目6番1号 古 河電気工業株式会社内 Fターム(参考) 4K030 AA02 AA03 BA02 BA08 BA11 BA25 BA51 BB02 CA04 DA04 FA10 LA14 5F045 AA04 AB09 AB12 AC08 AC19 AD10 AF04 BB12 CA12 DA55 DA58 DB02 5F073 AA21 AA22 AA74 AB21 BA01 CA07 CB02 CB11 CB19 DA05 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Mitsumasa Ito 2-6-1 Marunouchi, Chiyoda-ku, Tokyo Furukawa Electric Co., Ltd. (72) Inventor Akihiko Kasukawa 2-6-1 Marunouchi, Chiyoda-ku, Tokyo F-term in Furukawa Electric Co., Ltd. (reference) 4K030 AA02 AA03 BA02 BA08 BA11 BA25 BA51 BB02 CA04 DA04 FA10 LA14 5F045 AA04 AB09 AB12 AC08 AC19 AD10 AF04 BB12 CA12 DA55 DA58 DB02 5F073 AA21 AA22 AA74 AB21 BA01 CA07 CB02 DA05
Claims (13)
流注入層と、リッジ状の電流注入層の両側を埋め込ん
だ、Alを含む第二の導電型の電流ブロッキング層とを
備えた半導体光素子において、 電流ブロッキング層が、少なくともCを含む不純物でド
ーピングされていることを特徴とする半導体光素子。A ridge-shaped current injection layer of a first conductivity type, and a current blocking layer of a second conductivity type containing Al and embedded on both sides of the ridge-shaped current injection layer. A semiconductor optical device, wherein the current blocking layer is doped with an impurity containing at least C.
As系半導体光素子では、AlGaInP層又はAlG
aAs層であり、InP系半導体光素子では、AlGa
InAs層であることを特徴とする請求項1に記載の半
導体光素子。2. The current blocking layer containing Al includes Ga
In an As-based semiconductor optical device, an AlGaInP layer or an AlG
aAs layer. In an InP-based semiconductor optical device,
2. The semiconductor optical device according to claim 1, wherein the semiconductor optical device is an InAs layer.
Cに加えてSi及びSeの少なくとも一方がドーピング
されていることを特徴とする請求項1又は2に記載の半
導体光素子。3. The semiconductor optical device according to claim 1, wherein the current blocking layer is doped with at least one of Si and Se in addition to C as an impurity.
流注入層の両側をAlを含む第二の導電型の電流ブロッ
キング層で埋め込む工程を備えた、半導体光素子の作製
方法において、 電流ブロッキング層を埋め込み成長させる際、電流ブロ
ッキング層成長の原料ガスに、炭素原子(C)とハロゲ
ン原子とを含むハロゲン化合物ガスを混入させ、Cでド
ーピングされた電流ブロッキング層をエピタキシャル成
長させることを特徴とする半導体光素子の作製方法。4. A method for manufacturing a semiconductor optical device, comprising a step of embedding both sides of a first conductivity type current injection layer formed in a ridge shape with a second conductivity type current blocking layer containing Al. When the current blocking layer is buried and grown, a halogen compound gas containing a carbon atom (C) and a halogen atom is mixed into a source gas for growing the current blocking layer, and the current blocking layer doped with C is epitaxially grown. Of manufacturing a semiconductor optical device.
GaAs系半導体光素子を作製する際には、AlGaI
nP層又はAlGaAs層を埋め込み成長させ、InP
系半導体光素子を作製する際には、AlGaInAs層
を埋め込み成長させることを特徴とする請求項4に記載
の半導体光素子の作製方法。5. A current blocking layer containing Al,
When fabricating a GaAs-based semiconductor optical device, AlGaI
An nP layer or an AlGaAs layer is buried and grown, and InP
5. The method according to claim 4, wherein the AlGaInAs layer is buried and grown when the semiconductor optical device is manufactured.
み成長させる際には、不純物としてCに加えてSi、S
e、及びZnのうちの少なくともいずれかをドーピング
することを特徴とする請求項4又は5に記載の半導体光
素子の作製方法。6. When burying and growing a current blocking layer containing Al, in addition to C as an impurity, Si, S
6. The method according to claim 4, wherein at least one of e and Zn is doped.
Alを含む化合物半導体層を選択領域成長させる工程を
備えた、半導体光素子の作製方法において、 Alを含む化合物半導体層を成長させる原料ガスに、炭
素原子(C)とハロゲン原子とを含むハロゲン化合物ガ
スを混入させて、Alを含む化合物半導体層をエピタキ
シャル成長させることを特徴とする半導体光素子の作製
方法。7. A method for fabricating a semiconductor optical device, comprising a step of growing a compound semiconductor layer containing Al in a selected region using a selective growth mask made of a dielectric material, wherein a source gas for growing the compound semiconductor layer containing Al is provided. A compound semiconductor layer containing Al by epitaxially growing a compound semiconductor layer containing Al by mixing a halogen compound gas containing carbon atoms (C) and halogen atoms.
ン化合物ガスとして、CCl4、及びCBr4、の少なく
とも一方を用いることを特徴とする請求項4から7のい
ずれか1項に記載の半導体光素子の作製方法。8. The semiconductor light according to claim 4 , wherein at least one of CCl 4 and CBr 4 is used as the halogen compound gas containing carbon atoms and halogen atoms. Method for manufacturing element.
を使って基板上にAl系化合物半導体層を選択成長させ
る際、Al系化合物半導体層の成膜用原料ガスに加えて
臭素系エッチングガスを基板に供給して、基板上にAl
系化合物半導体層を選択成長させることを特徴とするA
l系化合物半導体層の選択成長法。9. When selectively growing an Al-based compound semiconductor layer on a substrate using a source gas for forming an Al-based compound semiconductor layer, bromine-based etching is performed in addition to the source gas for forming an Al-based compound semiconductor layer. Gas is supplied to the substrate, and Al
A characterized by selectively growing a compound semiconductor layer
A selective growth method for an l-based compound semiconductor layer.
aInP層、AlGaAs層、AlInAs層、及びA
lGaInAs層のいずれかを成膜することを特徴とす
る請求項9に記載のAl系化合物半導体層の選択成長
法。10. An Al-based compound semiconductor layer comprising AlG
aInP layer, AlGaAs layer, AlInAs layer, and A
10. The method for selectively growing an Al-based compound semiconductor layer according to claim 9, wherein one of the 1GaInAs layers is formed.
を使用することを特徴とする請求項9に記載のAl系化
合物半導体層の選択成長法。CBr 4 as a bromine-based etching gas.
The method for selectively growing an Al-based compound semiconductor layer according to claim 9, wherein:
項に記載のAl系化合物半導体層の選択成長法を使っ
て、Al系化合物半導体層の埋め込み成長、選択領域成
長、及び突き合わせ接続成長のいずれかを行うことを特
徴とするAl系化合物半導体層の選択成長法。12. One of claims 9 to 11
The selective growth method of the Al-based compound semiconductor layer described in the paragraph, performing one of the buried growth, the selective region growth, and the butt-connect growth of the Al-based compound semiconductor layer. Selective growth method.
スにおいて、 Al系化合物半導体層が請求項9から12のうちのいず
れか1項に記載のAl系化合物半導体層の選択成長法に
よって成膜されていることを特徴とするデバイス。13. A device having an Al-based compound semiconductor layer, wherein the Al-based compound semiconductor layer is formed by the method for selectively growing an Al-based compound semiconductor layer according to any one of claims 9 to 12. Device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000354045A JP2001217505A (en) | 1999-11-26 | 2000-11-21 | Semiconductor optical element, its manufacturing method, and selective growth method of aluminum based compound semiconductor layer |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-335403 | 1999-11-26 | ||
JP33540399 | 1999-11-26 | ||
JP2000354045A JP2001217505A (en) | 1999-11-26 | 2000-11-21 | Semiconductor optical element, its manufacturing method, and selective growth method of aluminum based compound semiconductor layer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001217505A true JP2001217505A (en) | 2001-08-10 |
Family
ID=26575162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000354045A Pending JP2001217505A (en) | 1999-11-26 | 2000-11-21 | Semiconductor optical element, its manufacturing method, and selective growth method of aluminum based compound semiconductor layer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001217505A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030047421A (en) * | 2001-12-10 | 2003-06-18 | (주)옵토웨이 | Vertical cavity surface emitter laser and method for fabricating thereof |
KR100464602B1 (en) * | 2002-09-11 | 2005-01-03 | 엘지이노텍 주식회사 | Semiconductor laser diode and fabrication method for thereof |
US7072372B2 (en) | 2002-02-14 | 2006-07-04 | The Furukawa Electric Co., Ltd. | Semiconductor laser device, semiconductor laser module, and optical fiber amplifier |
WO2023231353A1 (en) * | 2022-05-30 | 2023-12-07 | 青岛海信宽带多媒体技术有限公司 | Laser chip preparation method, laser chip, and optical module |
-
2000
- 2000-11-21 JP JP2000354045A patent/JP2001217505A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030047421A (en) * | 2001-12-10 | 2003-06-18 | (주)옵토웨이 | Vertical cavity surface emitter laser and method for fabricating thereof |
US7072372B2 (en) | 2002-02-14 | 2006-07-04 | The Furukawa Electric Co., Ltd. | Semiconductor laser device, semiconductor laser module, and optical fiber amplifier |
KR100464602B1 (en) * | 2002-09-11 | 2005-01-03 | 엘지이노텍 주식회사 | Semiconductor laser diode and fabrication method for thereof |
WO2023231353A1 (en) * | 2022-05-30 | 2023-12-07 | 青岛海信宽带多媒体技术有限公司 | Laser chip preparation method, laser chip, and optical module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH065976A (en) | Manufacture of semiconductor laser | |
JP3553147B2 (en) | Method for manufacturing semiconductor layer | |
JP4002422B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH05291686A (en) | Semiconductor laser | |
JP2647076B2 (en) | Semiconductor laser device and method of manufacturing the same | |
JP3171307B2 (en) | Semiconductor laser device and method of manufacturing the same | |
JP4028158B2 (en) | Semiconductor optical device equipment | |
JP2000277867A (en) | Semiconductor laser device | |
JPH0815228B2 (en) | Semiconductor laser device and method of manufacturing the same | |
JP2001217505A (en) | Semiconductor optical element, its manufacturing method, and selective growth method of aluminum based compound semiconductor layer | |
JP3892637B2 (en) | Semiconductor optical device equipment | |
JP3889896B2 (en) | Semiconductor light emitting device | |
JP2001135895A (en) | Semiconductor light emitting device | |
JP2002124738A (en) | Semiconductor optical device and manufacturing method thereof | |
JP2001203423A (en) | Semiconductor light-emitting device | |
JP2001185809A (en) | Semiconductor optical device and manufacturing method therefor | |
JP2001358409A (en) | Semiconductor optical device and its manufacturing method | |
JP2865160B2 (en) | Manufacturing method of semiconductor laser | |
EP1104058A2 (en) | Semiconductor optical device having a compound semiconductor layer including aluminium | |
JP2002026451A (en) | Semiconductor optical device | |
JP2001057458A (en) | Semiconductor light-emitting device | |
JP2728672B2 (en) | Semiconductor laser device, double hetero wafer, and method of manufacturing the same | |
JPH07263796A (en) | Semiconductor laser | |
JP2000277865A (en) | Semiconductor light emitting device | |
JP2002190648A (en) | Method of manufacturing semiconductor element and semiconductor laser element |