JP2001358409A - Semiconductor optical device and its manufacturing method - Google Patents

Semiconductor optical device and its manufacturing method

Info

Publication number
JP2001358409A
JP2001358409A JP2000178508A JP2000178508A JP2001358409A JP 2001358409 A JP2001358409 A JP 2001358409A JP 2000178508 A JP2000178508 A JP 2000178508A JP 2000178508 A JP2000178508 A JP 2000178508A JP 2001358409 A JP2001358409 A JP 2001358409A
Authority
JP
Japan
Prior art keywords
layer
optical device
semiconductor optical
quantum well
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000178508A
Other languages
Japanese (ja)
Inventor
Kenji Shimoyama
謙司 下山
Hidetaka Amauchi
英隆 天内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Priority to JP2000178508A priority Critical patent/JP2001358409A/en
Publication of JP2001358409A publication Critical patent/JP2001358409A/en
Pending legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor optical device which has a light source for long wavelength (1 μm band) suitable for optical communication wherein control of wavelength of oscillation light is easy, stable oscillation wavelength can be obtained and reliability is excellent, and to provide a method of manufacturing the device. SOLUTION: In this semiconductor optical device and its manufacturing method, a quantum well active layer which includes an InxGa1-xNyAs1-y (0<x<=1, 0<y<=1) quantum well layer and GaNzAs1-z (0<z<=1) barrier layers which are adjacent to the upper part and the lower part of the quantum well layer is arranged on a substrate.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体レーザなど
として有用な半導体光デバイス装置及びその製造方法に
関し、特に光通信システムに好適な半導体光デバイス装
置及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor optical device useful as a semiconductor laser or the like and a method for manufacturing the same, and more particularly to a semiconductor optical device suitable for an optical communication system and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来より光通信システムとして用いられ
る長波長帯半導体レーザは、InP基板上にInPクラ
ッド層とGaInAsP活性層を形成したものである
が、この材料系では、伝導帯のバンド不連続を大きくす
ることができないため、温度特性が悪く、高温動作時に
特性が劣化するという問題があった。このため、レーザ
ダイオードの寿命の長期化や生産コストの軽減を図るた
めには、温度特性が良好な半導体レーザを開発すること
が不可欠とされていた。
2. Description of the Related Art A long-wavelength semiconductor laser conventionally used as an optical communication system has an InP clad layer and a GaInAsP active layer formed on an InP substrate. Therefore, there is a problem that the temperature characteristics are poor and the characteristics are degraded during high-temperature operation. Therefore, in order to extend the life of the laser diode and reduce the production cost, it has been essential to develop a semiconductor laser having good temperature characteristics.

【0003】高温動作における問題点を解決するため、
これまで多くの提案がなされている。例えば、特開平1
0−270798号公報には、GaAs基板と格子整合
し又は引張り歪を有するIn0.1Ga0.90.03As0.97
バルク活性層若しくはIn0. 06Ga0.940.04As0.96
量子井戸活性層の上下層にGaAsスペーサ層を挿入
し、かつ、発光波長が1.3μmである半導体発光素子
が開示されている。該半導体発光素子は、クラッド層を
AlGaAsあるいはGaInPとすることにより、伝
導帯のバンド不連続を大きくして温度特性を向上させる
ことができ、さらに、GaAsスペーサ層を挿入するこ
とでクラッド層上に活性層の鏡面成長が可能であり、活
性層の品質向上に資することができるものである。
In order to solve the problem in high-temperature operation,
Many proposals have been made so far. For example, JP
No. 0-270798 discloses In 0.1 Ga 0.9 N 0.03 As 0.97 lattice-matched with a GaAs substrate or having tensile strain.
Bulk active layer or In 0. 06 Ga 0.94 N 0.04 As 0.96
There is disclosed a semiconductor light emitting device in which a GaAs spacer layer is inserted into upper and lower layers of a quantum well active layer and an emission wavelength is 1.3 μm. In the semiconductor light emitting device, the cladding layer is made of AlGaAs or GaInP, so that the band discontinuity of the conduction band can be increased and the temperature characteristics can be improved. Furthermore, by inserting a GaAs spacer layer, the cladding layer can be formed on the cladding layer. Mirror growth of the active layer is possible, which can contribute to quality improvement of the active layer.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、前記特
開平10−270798号公報の半導体発光素子では、
安定した発振波長が得難いという現象がみられる。加え
て該半導体発光素子では特定の波長(特に長波長)を得
ることが難しく、波長の制御性という面で問題がある。
したがって、このような現象や問題点を回避できる半導
体光デバイス装置の開発が兼ねてから要望されていた。
However, in the semiconductor light emitting device disclosed in Japanese Patent Application Laid-Open No. Hei 10-270798,
There is a phenomenon that it is difficult to obtain a stable oscillation wavelength. In addition, it is difficult to obtain a specific wavelength (particularly, a long wavelength) with the semiconductor light emitting device, and there is a problem in terms of wavelength controllability.
Therefore, there has been a demand for the development of a semiconductor optical device capable of avoiding such phenomena and problems.

【0005】かくして本発明は上記課題に鑑みてなされ
たものであり、発振光の波長制御が容易であり、かつ、
安定した発振波長の得られる信頼性に優れた光通信に好
適な長波長用光源(1μm帯)を有する半導体光デバイ
ス装置及びその製造方法を提供することを目的とする。
Thus, the present invention has been made in view of the above-mentioned problems, and it is easy to control the wavelength of oscillation light, and
It is an object of the present invention to provide a semiconductor optical device having a long-wavelength light source (1 μm band) suitable for optical communication having a stable oscillation wavelength and excellent reliability, and a method of manufacturing the same.

【0006】[0006]

【課題を解決するための手段】本発明者らは上記課題を
解決するために鋭意検討を進めた結果、圧縮歪みを有す
るInGaNAsからなる井戸層の上層及び下層にGa
NAsからなる引張り歪みをもつバリア層を含む量子井
戸活性層を作製することにより、所期の効果を示す優れ
た半導体光デバイス装置が得られることを見出した。
Means for Solving the Problems The inventors of the present invention have made intensive studies to solve the above-mentioned problems, and as a result, have found that Ga is formed on the upper and lower layers of a well layer made of InGaNAs having a compressive strain.
It has been found that by manufacturing a quantum well active layer including a barrier layer made of NAs and having a tensile strain, an excellent semiconductor optical device exhibiting a desired effect can be obtained.

【0007】すなわち、本発明者らは、上記特開平10
−270798号公報の半導体発光素子につき試験を重
ねた結果、該半導体発光素子はInGaNAs活性層と
GaAsスペーサ層との境界におけるバンドギャップエ
ネルギーの変化が緩斜化するため、活性層の井戸型ポテ
ンシャルの急峻性が悪くなるため、安定して特定の波長
が得られないという事実をつきとめた。
That is, the inventors of the present invention disclosed in the above-mentioned Japanese Patent Application Laid-Open
As a result of repeated tests on the semiconductor light emitting device disclosed in Japanese Unexamined Patent Publication (Kokai) No.-270798, the change in band gap energy at the boundary between the InGaNAs active layer and the GaAs spacer layer is moderately inclined. It has been found that a specific wavelength cannot be stably obtained due to poor steepness.

【0008】本発明者らは、該事実から前記課題を解決
するためには、井戸型ポテンシャルの急峻性を保持し得
る量子井戸構造の開発が不可欠であるとの考察の下、さ
らに鋭意検討を進めた。その結果、次の解決手段を見出
し本発明を完成するに至った。 (1)量子井戸活性層を形成する場合において、インジ
ウムの添加量を調節するだけで簡単に井戸層とバリア層
の界面の形成が可能となり、量子井戸構造における井戸
型ポテンシャルの急峻性を向上させることができるこ
と。量子井戸活性層の形成に際して、特開平10−27
0798号公報の半導体発光素子では、インジウムと窒
素を同時に添加していたため、井戸層の界面での井戸型
ポテンシャルが緩斜してしまい波長の制御が困難であっ
た。加えて多量子井戸活性層のように複数の井戸層を形
成する場合には、その調整に手間がかかり、煩わしさを
伴う。そこで、井戸型ポテンシャルの急峻性を向上さ
せ、作業の効率化を図れるようにするため、窒素の存在
下でインジウムを添加の有無を調整するだけで、良好な
界面を有する井戸層とバリア層を形成できるようにし
た。 (2)InGaNAs井戸層の下層と上層に引っ張り歪
みをもつGaNAsバリア層を形成することにより、ミ
スフィット転移の発生及び伝搬を制御しつつ、井戸層の
インジウムの組成比率及び臨界膜厚を増加させることが
できること。インジウムの組成比率を大きくすると、圧
縮歪みが増加して境界での格子定数のミスマッチとなり
ミスフィット転移が発生するため、インジウムの組成比
率に制限が生じる。一方、バリア層におけるミスフィッ
ト転移の伝搬を防止するためには、バリア層の結晶強度
を強化させる必要がある。そこで、本発明者らは、Ga
Asバリア層に窒素を添加した場合に井戸層の臨界膜厚
がどのように変化するのかについて試験研究を重ねた結
果、GaAsバリア層に窒素を存在させると臨界膜圧を
厚くすることができ、インジウムの組成比率をさらに大
きくできることを見出した(図6参照)。例えば、図6
における臨界膜厚を約7nmとした場合、窒素を添加し
ないバリア層であるとX値は0.33で臨界膜厚に達し
てしまうのに対し、窒素を添加したバリア層であればX
値は0.53まで増加し、その結果、インジウムの組成
比率で約0.2増加することができたという好適な結果
を得ている。よって本発明は、バリア層の結晶性を強化
しつつ、ミスフィット転移の発生を制御してインジウム
の組成比率を大きくするために、該井戸層の上層と下層
に圧縮歪みとは反対の歪み、すなわち引張り歪みを有す
る窒素含有のバリア層を形成した。 (3)InGaNAsからなる井戸層の組成において、
インジウムの組成比率を大きくして窒素の組成比率を小
さくすれば、良好な結晶性を維持したまま圧縮歪みのあ
る井戸層が形成可能であること。長波長化の観点からは
インジウムと窒素の組成比率を共に大きくすることが好
ましいが、V族元素であるヒ素(As)と窒素の原子半
径が大きく異なるため、窒素の組成比率を大きくする
と、熱力学的に準安定(不安定)となり、結晶性が大幅
に低下する。また、窒素の組成比率を大きくすると、G
aAsに対して価電子帯のバンドオフセットが小さくな
り、活性層内に正孔を有効に閉じ込めることができなく
なる。このため、活性層で高いキャリア密度を必要とす
る半導体レーザには不向きとなる。そこで、本発明は、
良好な結晶性の取得及び高いキャリア濃度を必要とする
半導体レーザでの使用可能性の観点からインジウムの組
成比率を大きくした。
[0008] The inventors of the present invention have further studied diligently, considering that development of a quantum well structure capable of maintaining the sharpness of the well-type potential is indispensable in order to solve the above-mentioned problem. Advanced. As a result, the following solution has been found and the present invention has been completed. (1) In forming a quantum well active layer, the interface between the well layer and the barrier layer can be easily formed only by adjusting the addition amount of indium, and the steepness of the well-type potential in the quantum well structure is improved. What you can do. Japanese Patent Application Laid-Open No. 10-27
In the semiconductor light-emitting device disclosed in Japanese Patent No. 0798, indium and nitrogen are added at the same time, so that the well-type potential at the interface between the well layers becomes gentle, and it is difficult to control the wavelength. In addition, when a plurality of well layers are formed, such as a multi-quantum well active layer, the adjustment is time-consuming and cumbersome. Therefore, in order to improve the steepness of the well-type potential and increase the efficiency of the work, the well layer and the barrier layer having a good interface can be formed simply by adjusting the presence or absence of indium in the presence of nitrogen. It can be formed. (2) By forming a GaNAs barrier layer having tensile strain in the lower and upper layers of the InGaNAs well layer, the composition ratio and critical thickness of indium in the well layer are increased while controlling the generation and propagation of misfit transition. What you can do. If the composition ratio of indium is increased, the compressive strain increases, and the lattice constant mismatches at the boundary, causing misfit transition, thereby limiting the composition ratio of indium. On the other hand, in order to prevent the propagation of misfit transition in the barrier layer, it is necessary to increase the crystal strength of the barrier layer. Thus, the present inventors have proposed Ga
As a result of repeated studies on how the critical film thickness of the well layer changes when nitrogen is added to the As barrier layer, the presence of nitrogen in the GaAs barrier layer can increase the critical film pressure. It has been found that the composition ratio of indium can be further increased (see FIG. 6). For example, FIG.
Is about 7 nm, the barrier layer without addition of nitrogen has the X value of 0.33 and reaches the critical thickness.
The value increased to 0.53, and as a result, a favorable result was obtained in which the indium composition ratio could be increased by about 0.2. Therefore, the present invention enhances the crystallinity of the barrier layer, while controlling the occurrence of misfit transition to increase the composition ratio of indium, the upper layer and the lower layer of the well layer have a strain opposite to the compressive strain, That is, a nitrogen-containing barrier layer having a tensile strain was formed. (3) In the composition of the well layer made of InGaNAs,
When the composition ratio of indium is increased and the composition ratio of nitrogen is decreased, a well layer having a compressive strain can be formed while maintaining good crystallinity. From the viewpoint of increasing the wavelength, it is preferable to increase both the composition ratio of indium and nitrogen. However, since the atomic radii of arsenic (As), which is a group V element, and nitrogen are greatly different, if the composition ratio of nitrogen is increased, heat It becomes metastable (unstable) mechanically and its crystallinity is greatly reduced. When the composition ratio of nitrogen is increased, G
The band offset of the valence band becomes smaller than that of aAs, and holes cannot be effectively confined in the active layer. Therefore, it is not suitable for a semiconductor laser requiring a high carrier density in the active layer. Therefore, the present invention
The composition ratio of indium was increased from the viewpoint of obtaining good crystallinity and being usable in a semiconductor laser requiring a high carrier concentration.

【0009】すなわち本発明は、InxGa1-XyAs
1-y(0<x≦1,0<y≦1)井戸層と、該井戸層の
上下に隣接するGaNzAs1-z(0<z≦1)バリア層
とを含む量子井戸活性層を基板上に有することを特徴と
する半導体光デバイス装置を提供するものである。
That is, the present invention relates to In x Ga 1 -x N y As
A quantum well active layer including a 1-y (0 <x ≦ 1, 0 <y ≦ 1) well layer and a GaN z As 1-z (0 <z ≦ 1) barrier layer above and below the well layer A semiconductor optical device device characterized by having a substrate on a substrate.

【0010】本発明の半導体光デバイス装置の好ましい
態様としては、前記基板がGaAsであることを特徴と
する態様;前記量子井戸活性層が、2以上の井戸層を有
することを特徴とする態様;前記量子井戸活性層の上側
及び下側にそれぞれ前記量子井戸活性層よりも屈折率の
小さい層を含むことを特徴とする態様;前記量子井戸活
性層よりも屈折率の小さい層のうち、前記量子井戸活性
層の下側の層が第1導電型クラッド層であり、前記量子
井戸活性層の上側の層が第2導電型クラッド層であるこ
とを特徴とする態様;前記第1導電型クラッド層がAl
pGa1-pAs(0<p≦1)、及び/又は前記第2導電
型クラッド層がAlqGa1-qAs(0<q≦1)である
ことを特徴とする態様;前記量子井戸活性層が、前記第
1導電型クラッド層側に下側光ガイド層、及び/又は前
記第2導電型クラッド層側に上側光ガイド層を有する態
様;前記下側光ガイド層がAlrGa1-rAs(0≦r<
1)、及び/又は前記上側光ガイド層がAlsGa1-s
s(0≦s<1)であることを特徴とする態様;前記A
pGa1-pAs(0<p≦1)第1導電型クラッド層の
Al組成比率pと前記AlrGa1-rAs(0≦r<1)
下側光ガイド層のAl組成比率rとが、p>rの関係を
有することを特徴とする態様;前記AlqGa1-qAs
(0<q≦1)第2導電型クラッド層のAl組成比率q
と前記AlsGa1-sAs(0≦s<1)上側光ガイド層
のAl組成比率sとが、q>sの関係を有することを特
徴とする態様;前記半導体光デバイス装置が半導体発光
素子であることを特徴とする態様;前記半導体発光素子
が半導体レーザであることを特徴とする態様;前記半導
体発光素子の発光波長が1〜2μmであることを特徴と
する態様;前記半導体光デバイス装置が半導体受光素子
であることを特徴とする態様を挙げることができる。
In a preferred embodiment of the semiconductor optical device according to the present invention, the substrate is made of GaAs; the quantum well active layer has two or more well layers; An aspect characterized by including a layer having a lower refractive index than the quantum well active layer above and below the quantum well active layer, respectively, of the layers having a lower refractive index than the quantum well active layer. An embodiment in which the lower layer of the well active layer is a first conductivity type cladding layer and the upper layer of the quantum well active layer is a second conductivity type cladding layer; Is Al
p Ga 1-p As (0 <p ≦ 1), and / or the second conductivity type cladding layer is Al q Ga 1-q As (0 <q ≦ 1); An embodiment in which the well active layer has a lower light guide layer on the first conductivity type clad layer side and / or an upper light guide layer on the second conductivity type clad layer side; wherein the lower light guide layer is Al r Ga 1-r As (0 ≦ r <
1) and / or the upper light guide layer is Al s Ga 1-s A
s (0 ≦ s <1);
l p Ga 1-p As the (0 <p ≦ 1) and the Al composition ratio p of the first conductivity type cladding layer Al r Ga 1-r As ( 0 ≦ r <1)
An aspect in which the Al composition ratio r of the lower light guide layer has a relationship of p>r; the above-mentioned Al q Ga 1-q As
(0 <q ≦ 1) Al composition ratio q of the second conductivity type cladding layer
And the Al s Ga 1 -s As (0 ≦ s <1) and the Al composition ratio s of the upper optical guide layer have a relationship of q>s; the semiconductor optical device device emits semiconductor light. An aspect characterized by being an element; an aspect characterized in that the semiconductor light emitting element is a semiconductor laser; an aspect characterized by an emission wavelength of the semiconductor light emitting element being 1 to 2 μm; An embodiment is characterized in that the device is a semiconductor light receiving element.

【0011】また本発明は、基板を形成する工程、In
xGa1-XyAs1-y(0<x≦1,0<y≦1)井戸層
と、該井戸層の上下に隣接するGaNzAs1-z(0<z
≦1)バリア層とを含む量子井戸活性層を形成する工程
を有する半導体光デバイス装置の製造方法であって、前
記量子井戸活性層を形成する工程において、前記井戸層
の下層として形成されるバリア層の形成開始時に窒素の
添加を開始し、前記井戸層の上層として形成されるバリ
ア層の形成終了時に窒素の添加を終了するとともに、前
記井戸層の形成中にはインジウムを添加し、前記バリア
層の形成中にはインジウムを添加しないことを特徴とす
る半導体光デバイス装置の製造方法を提供する。
The present invention also provides a method for forming a substrate, comprising the steps of:
x Ga 1−x N y As 1−y (0 <x ≦ 1, 0 <y ≦ 1) well layer and GaN z As 1−z (0 <z
.Ltoreq.1) A method for manufacturing a semiconductor optical device, comprising a step of forming a quantum well active layer including a barrier layer, wherein the barrier formed as a lower layer of the well layer in the step of forming the quantum well active layer. Adding nitrogen at the beginning of the formation of the layer, ending the addition of nitrogen at the end of the formation of the barrier layer formed as an upper layer of the well layer, and adding indium during the formation of the well layer; There is provided a method for manufacturing a semiconductor optical device, wherein indium is not added during formation of a layer.

【0012】また、本発明の半導体光デバイス装置の製
造方法の好ましい態様としては、前記量子井戸活性層を
形成する工程において、窒素を添加している間にインジ
ウムを2回以上添加することにより2以上の井戸層を形
成することを特徴とする態様が挙げられる。
In a preferred embodiment of the method for manufacturing a semiconductor optical device according to the present invention, in the step of forming the quantum well active layer, indium is added twice or more while nitrogen is added. There is an embodiment characterized in that the well layer is formed as described above.

【0013】[0013]

【発明の実施の態様】以下において、本発明の半導体光
デバイス装置について、その構造と製造方法を詳細に説
明する。本発明の半導体光デバイス装置は、基板、該基
板上に形成されたInxGa1-XyAs1-y(0<x≦
1,0<y≦1)井戸層、並びに該井戸層の上層及び下
層にそれぞれGaNzAs1-z(0<z≦1)バリア層を
含む量子井戸活性層を有することを特徴とする。本発明
の半導体光デバイス装置は、これらの層の他に半導体光
デバイス装置に通常形成される層を適宜有していてもよ
い。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The structure and manufacturing method of a semiconductor optical device according to the present invention will be described below in detail. A semiconductor optical device device according to the present invention includes a substrate and In x Ga 1 -xN y As 1 -y (0 <x ≦
1,0 <y ≦ 1) a well layer, and a quantum well active layer including a GaN z As 1-z (0 <z ≦ 1) barrier layer as an upper layer and a lower layer, respectively. The semiconductor optical device of the present invention may appropriately have layers usually formed in the semiconductor optical device in addition to these layers.

【0014】なお、本明細書において「A層の上に形成
されたB層」という表現は、A層の上面にB層の底面が
接するようにB層が形成されている場合と、A層の上面
に1以上の層が形成され、さらにその層の上にB層が形
成されている場合の両方を含むものである。また、A層
の上面とB層の底面が部分的に接していて、その他の部
分ではA層とB層の間に1以上の層が存在している場合
も、上記表現に含まれる。具体的な態様については、以
下の各層の説明と実施例の具体例から明らかである。
In this specification, the expression “B layer formed on the A layer” refers to the case where the B layer is formed such that the bottom surface of the B layer is in contact with the upper surface of the A layer. , One or more layers are formed on the upper surface, and a layer B is further formed on that layer. The above expression also includes the case where the upper surface of the A layer and the bottom surface of the B layer are partially in contact with each other and one or more layers exist between the A layer and the B layer in other portions. Specific aspects are apparent from the following description of each layer and specific examples of the examples.

【0015】図1は本発明の半導体光デバイス装置の一
例を示す斜視図である。図1(a)は、いわゆるリッジ
導波型の半導体レーザ(以下「リッジ導波型レーザ」と
いう。)を示す。図1(a)から理解されるように、リ
ッジ導波型レーザでは、基板11上に第1導電型クラッ
ド層12、活性層13がこの順に形成され、さらに活性
層13の上に第2導電型第1クラッド層14、キャップ
層15、保護膜16が順に形成され、次いで第2導電型
第2クラッド層17がリッジ状に形成される。リッジ状
の第2導電型第2クラッド層17の表面にはコンタクト
層18が形成され、さらにコンタクト層18の表面と基
板11表面には図示するように電極19,20が形成さ
れる。
FIG. 1 is a perspective view showing an example of a semiconductor optical device according to the present invention. FIG. 1A shows a so-called ridge waveguide type semiconductor laser (hereinafter referred to as “ridge waveguide type laser”). As can be understood from FIG. 1A, in the ridge waveguide type laser, a first conductivity type cladding layer 12 and an active layer 13 are formed in this order on a substrate 11, and a second conductive type cladding layer 12 is further formed on the active layer 13. A mold first cladding layer 14, a cap layer 15, and a protective film 16 are formed in this order, and then a second conductivity type second cladding layer 17 is formed in a ridge shape. A contact layer 18 is formed on the surface of the second ridge-shaped second conductive type second cladding layer 17, and electrodes 19 and 20 are formed on the surface of the contact layer 18 and the surface of the substrate 11 as shown in the figure.

【0016】一方、図1(b)は、いわゆるセルフアラ
イン型インナーストライプ構造の半導体レーザ(以下
「セルフアライン型レーザ」という。)を示す。図1
(b)から理解されるように、セルフアライン型レーザ
では、基板21上に第1導電型クラッド層22、活性層
23、第2導電型第1クラッド層24及びキャップ層2
5が形成され、さらにキャップ層25上に開口部32を
有する電流ブロック層26、保護膜27が形成された
後、第2導電型第2クラッド層28、コンタクト層29
が形成され、さらにコンタクト層29の表面と基板21
表面に電極30,31が順次形成される。
FIG. 1B shows a semiconductor laser having a so-called self-aligned inner stripe structure (hereinafter referred to as "self-aligned laser"). FIG.
As understood from (b), in the self-aligned laser, the first conductive type clad layer 22, the active layer 23, the second conductive type first clad layer 24, and the cap layer 2 are formed on the substrate 21.
5 is formed, and a current blocking layer 26 having an opening 32 and a protective film 27 are further formed on the cap layer 25, and then a second cladding layer 28 of the second conductivity type and a contact layer 29 are formed.
Is formed, and the surface of the contact layer 29 and the substrate 21 are formed.
Electrodes 30 and 31 are sequentially formed on the surface.

【0017】図1において、本発明の半導体光デバイス
装置を構成する基板11,21は、その上にダブルへテ
ロ構造の結晶を成長することが可能なものであれば、そ
の導電性や材料については特に限定されない。好ましい
ものは、導電性がある基板である。具体的には、基板上
への結晶薄膜成長に適したGaAs、InGaAs、I
nP、GaP、ZnSe、ZnO、Si、Al23等の
結晶基板、特に閃亜鉛鉱型構造を有する結晶基板を用い
るのが好ましく、GaAs、InGaAs、InPがよ
り好ましく、GaAsがもっとも好ましい。その場合、
基板結晶成長面は低次な面またはそれと結晶学的に等価
な面が好ましく、(100)面が最も好ましい。
In FIG. 1, if the substrates 11 and 21 constituting the semiconductor optical device of the present invention can grow a crystal having a double hetero structure on them, the conductivity and the material thereof are not limited. Is not particularly limited. Preferred is a conductive substrate. Specifically, GaAs, InGaAs, and IGaAs suitable for growing a crystal thin film on a substrate
It is preferable to use a crystal substrate of nP, GaP, ZnSe, ZnO, Si, Al 2 O 3 or the like, particularly a crystal substrate having a zinc blende structure, more preferably GaAs, InGaAs, InP, and most preferably GaAs. In that case,
The substrate crystal growth plane is preferably a low-order plane or a plane crystallographically equivalent thereto, and most preferably a (100) plane.

【0018】なお、本明細書において(100)面とい
う場合、必ずしも厳密に(100)ジャストの面である
必要はなく、最大30°程度のオフアングルを有する場
合まで包含する。オフアングルの大きさの上限は30°
以下が好ましく、16°以下がより好ましい。下限は
0.5°以上が好ましく、2°以上がより好ましく、6
°以上がさらに好ましく、10°以上が最も好ましい。
In this specification, the (100) plane is not necessarily strictly a (100) just plane, but includes a case having an off-angle of about 30 ° at the maximum. 30 ° off-angle limit
Or less, more preferably 16 ° or less. The lower limit is preferably 0.5 ° or more, more preferably 2 ° or more, and 6
And more preferably 10 ° or more.

【0019】基板11,21上には、通常、基板の欠陥
をエピタキシャル成長層に持ち込まないために厚さ0.
2〜2μm程度のバッファ層を形成しておくことが好ま
しい。
On the substrates 11 and 21, the thickness of the substrate is usually set at 0.
It is preferable to form a buffer layer of about 2 to 2 μm.

【0020】基板11,21上には、活性層13,23
を含む化合物半導体層を形成する。化合物半導体層は、
活性層の上下に活性層より屈折率の小さい層を含んでお
り、そのうち基板側の層は第1導電型クラッド層、他方
のエピタキシャル側の層は第2導電型クラッド層として
機能する。これらの屈折率の大小関係は、各層の材料組
成を当業者に公知の方法にしたがって適宜選択すること
により調節することができる。例えば、AlxGa1-x
s、(AlxGa1-x0.5In0.5P、AlxGa1-x
(0<x≦1)などのAl組成を適宜変化させることに
より屈折率を調節することができるが、活性層の結晶性
を良好に保持するためにはAlxGa1-xAsであること
が好ましい。
The active layers 13 and 23 are provided on the substrates 11 and 21.
Is formed. The compound semiconductor layer
Layers having a lower refractive index than the active layer are included above and below the active layer. Among them, the layer on the substrate side functions as a first conductivity type cladding layer, and the other layer on the epitaxial side functions as a second conductivity type cladding layer. The magnitude relationship between the refractive indices can be adjusted by appropriately selecting the material composition of each layer according to a method known to those skilled in the art. For example, Al x Ga 1-x A
s, (Al x Ga 1-x ) 0.5 In 0.5 P, Al x Ga 1-x N
The refractive index can be adjusted by appropriately changing the Al composition such as (0 <x ≦ 1). However, in order to maintain good crystallinity of the active layer, Al x Ga 1 -x As must be used. Is preferred.

【0021】第1導電型クラッド層12,22は、光を
閉じ込めるために活性層13,23よりも屈折率の小さ
い材料で形成される。例えば、第1導電型のInP、G
aInP、AlGaInP、AlInP、AlGaA
s、AlGaAsP、AlGaInAs、GaInAs
P、GaN、AlGaN、AlGaInN、BeMgZ
nSe、MgZnSSe、CdZnSeTe、ZnO、
MgZnO、MgO等の一般的なIII−V族、II−VI族
半導体を用いることができ、AlGaAs、GaIn
P、AlGaInPが好ましく、AlpGa1-pAs(0
<p≦1)がより好ましい。
The first conductivity type cladding layers 12 and 22 are formed of a material having a smaller refractive index than the active layers 13 and 23 in order to confine light. For example, first conductivity type InP, G
aInP, AlGaInP, AlInP, AlGaAs
s, AlGaAsP, AlGaInAs, GaInAs
P, GaN, AlGaN, AlGaInN, BeMgZ
nSe, MgZnSSe, CdZnSeTe, ZnO,
General group III-V and group II-VI semiconductors such as MgZnO and MgO can be used, and AlGaAs, GaIn
P and AlGaInP are preferable, and Al p Ga 1-p As (0
<P ≦ 1) is more preferable.

【0022】第1導電型クラッド層12,22のキャリ
ア濃度は、下限は1×1017cm-3以上が好ましく、3
×1017cm-3以上がより好ましく、5×1017cm-3
以上がさらに好ましい。上限は2×1020cm-3以下が
好ましく、2×1019cm-3以下がより好ましく、5×
1018cm-3以下がさらに好ましい。
The lower limit of the carrier concentration of the first conductivity type cladding layers 12 and 22 is preferably 1 × 10 17 cm −3 or more,
× 10 17 cm -3 or more is more preferable, and 5 × 10 17 cm -3
The above is more preferred. The upper limit is preferably 2 × 10 20 cm −3 or less, more preferably 2 × 10 19 cm −3 or less, and 5 ×
It is more preferably 10 18 cm -3 or less.

【0023】第1導電型クラッド層12,22は、単層
からなるものであっても、2層以上の層からなるもので
あってもよい。単層からなるときは、厚みの下限は0.
4μm以上が好ましく、0.6μm以上がより好まし
く、0.7μm以上がさらに好ましい。また厚みの上限
は、5μm以下が好ましく、3μm以下がより好まし
く、2μm以下がさらに好ましい。
The first conductivity type cladding layers 12 and 22 may be composed of a single layer or may be composed of two or more layers. When it is composed of a single layer, the lower limit of the thickness is 0.1.
4 μm or more is preferable, 0.6 μm or more is more preferable, and 0.7 μm or more is further preferable. Further, the upper limit of the thickness is preferably 5 μm or less, more preferably 3 μm or less, and still more preferably 2 μm or less.

【0024】第1導電型クラッド層12,22が2層以
上の層からなる場合、活性層側にはGaInP、AlG
aInP又はAlInPからなるクラッド層と、その層
よりも基板側に第1導電型のAlGaAs又はAlGa
AsPからなるクラッド層が形成されている態様を例示
することができる。このとき、活性層側の層の厚さは薄
くすることが好ましく、厚さの下限としては0.01μ
m以上が好ましく、0.05μm以上がより好ましい。
上限としては、0.5μm以下が好ましく、0.3μm
以下がより好ましい。また、基板側のクラッド層のキャ
リア濃度は、下限として2×1017cm-3以上が好まし
く、5×1017cm-3以上がより好ましい。上限として
は2×1020cm-3以下が好ましく、5×1019cm-3
以下がより好ましい。
When the first conductivity type cladding layers 12 and 22 are composed of two or more layers, GaInP, AlG
a cladding layer made of aInP or AlInP, and a first conductivity type AlGaAs or AlGa
An embodiment in which a cladding layer made of AsP is formed can be exemplified. At this time, the thickness of the layer on the active layer side is preferably reduced, and the lower limit of the thickness is 0.01 μm.
m or more, more preferably 0.05 μm or more.
The upper limit is preferably 0.5 μm or less, and 0.3 μm
The following is more preferred. The lower limit of the carrier concentration of the cladding layer on the substrate side is preferably 2 × 10 17 cm −3 or more, more preferably 5 × 10 17 cm −3 or more. The upper limit is preferably 2 × 10 20 cm −3 or less, and 5 × 10 19 cm −3.
The following is more preferred.

【0025】活性層13,23は、InxGa1-xy
1-y井戸層と、該井戸層の上下に隣接するGaNzAs
1-zバリア層とを含む量子井戸構造をとる。
The active layers 13 and 23 are made of In x Ga 1 -x N y A
s 1-y well layer and GaN z As adjacent above and below the well layer
It has a quantum well structure including a 1-z barrier layer.

【0026】活性層13,23は、InxGa1-xy
1-y(0<x≦1、0<y≦0.02)井戸層、並び
に該井戸層の上層及び下層にそれぞれGaNzAs
1-z(0<z≦1)バリア層を含む量子井戸構造であれ
ば、特に制限はなく、活性層中に2以上の井戸層を含む
ものであってもよい。
The active layers 13 and 23 are made of In x Ga 1 -x N y A
s 1-y (0 <x ≦ 1, 0 <y ≦ 0.02) A well layer, and GaN z As as an upper layer and a lower layer of the well layer, respectively.
There is no particular limitation as long as the quantum well structure includes a 1-z (0 <z ≦ 1) barrier layer, and the active layer may include two or more well layers.

【0027】図1(b)のセルフアライン型レーザにお
ける活性層23は、二重量子井戸(DQW)構造を有し
ている。この二重量子井戸(DQW)構造は具体的には
バリア層(ノンドープ)52、井戸層(ノンドープ)5
3、バリア層(ノンドープ)54、井戸層(ノンドー
プ)55及びバリア層(ノンドープ)56を順次積層し
た構造を有する。この二重量子井戸(DQW)構造以外
にも、例えば、図1(a)のリッジ導波型レーザのよう
に、井戸層43及び該井戸層を上下から挟むバリア層4
2,44からなる単一量子井戸構造(SQW)であって
もよい。その他、3層以上の井戸層及びそれらに挟まれ
たバリア層並びに最上の井戸層の上及び最下の井戸層の
下にそれぞれ積層されたバリア層を有する多量子井戸構
造(図示せず)であっても構わない。
The active layer 23 in the self-aligned laser shown in FIG. 1B has a double quantum well (DQW) structure. Specifically, the double quantum well (DQW) structure has a barrier layer (non-doped) 52, a well layer (non-doped) 5
3, a structure in which a barrier layer (non-doped) 54, a well layer (non-doped) 55, and a barrier layer (non-doped) 56 are sequentially stacked. In addition to the double quantum well (DQW) structure, for example, as in a ridge waveguide type laser shown in FIG. 1A, a well layer 43 and a barrier layer 4 sandwiching the well layer from above and below are provided.
It may be a single quantum well structure (SQW) composed of 2,44. In addition, a multi-quantum well structure (not shown) having three or more well layers and barrier layers sandwiched between them, and barrier layers stacked above the uppermost well layer and below the lowermost well layer, respectively. It does not matter.

【0028】活性層内部の井戸層及びバリア層は、通常
アンドープとするが、高速応答性を実現するために、バ
リア層にドーピング(通常はp型)を行ってもよい。
Although the well layer and the barrier layer inside the active layer are usually undoped, the barrier layer may be doped (usually p-type) in order to realize high-speed response.

【0029】InxGa1-xyAs1-y井戸層の組成は、
良好な結晶性を得るためと、価電子帯のバンドオフセッ
トの縮小化を防止して、活性層内に有効にキャリア(正
孔)を閉じ込められるようにするために、InGaNA
s組成のうち、Inの組成比率をできるだけ大きくし、
Nの組成比率をできるだけ小さくすることが好ましい。
InxGa1-xyAs1-y井戸層におけるInの組成比率
は、下限が0より大きくであり、0.2以上が好まし
く、0.3以上がより好ましい。上限は1以下であり、
0.7以下が好ましく、0.6以下がより好ましい。
The composition of the In x Ga 1 -x N y As 1 -y well layer is as follows:
In order to obtain good crystallinity, to prevent the band offset of the valence band from being reduced, and to effectively confine carriers (holes) in the active layer, InGaNA is used.
In the s composition, increase the composition ratio of In as much as possible,
It is preferable to reduce the composition ratio of N as much as possible.
The lower limit of the composition ratio of In in the In x Ga 1-x N y As 1-y well layer is larger than 0, preferably 0.2 or more, more preferably 0.3 or more. The upper limit is 1 or less,
0.7 or less is preferable, and 0.6 or less is more preferable.

【0030】InxGa1-xyAs1-y井戸層におけるN
の組成比率は、下限は0より大きく、0.001以上が
好ましく、0.003以上がより好ましく、0.005
以上がさらに好ましい。上限は1以下であり、0.3以
下が好ましく、0.05以下がより好ましい。
N in the In x Ga 1 -x N y As 1 -y well layer
The lower limit of the composition ratio is larger than 0, preferably 0.001 or more, more preferably 0.003 or more, and 0.005 or more.
The above is more preferred. The upper limit is 1 or less, preferably 0.3 or less, and more preferably 0.05 or less.

【0031】InxGa1-xyAs1-y井戸層の層厚は、
下限は1原子層以上が好ましく、2nm以上がより好ま
しく、4nm以上がさらに好ましい。上限は、30nm
以下が好ましく、20nm以下がより好ましく、10n
m以下がさらに好ましい。
The thickness of the In x Ga 1 -x N y As 1 -y well layer is as follows:
The lower limit is preferably one atomic layer or more, more preferably 2 nm or more, and even more preferably 4 nm or more. The upper limit is 30 nm
Or less, more preferably 20 nm or less, and 10 n
m or less is more preferable.

【0032】なお、本発明のInGaNAsからなる井
戸層のように、III族及びV族ともに格子定数の大きく
異なる元素を含む場合、自然超格子が形成されやすいの
で、自然超格子形成を抑制する目的でオフ基板を用いる
こともできる。
It should be noted that when a well layer made of InGaNAs of the present invention contains an element having a significantly different lattice constant in both group III and group V, a natural superlattice is easily formed. It is also possible to use an off substrate.

【0033】本発明のGaNzAs1-zバリア層の組成
は、Ga、N及びAsから構成される。バリア層の結晶
性の強化及び井戸層の臨界膜厚を厚くするためにNを含
有するが、熱力学的安定性のためNの組成比率は、下限
は0より大きくし、0.001以上が好ましく、0.0
03以上がより好ましく、0.005以上がさらに好ま
しい。またN組成比率の上限は、1以下であり、0.3
以下が好ましく、0.05以下がより好ましい。
The composition of the GaN z As 1 -z barrier layer of the present invention comprises Ga, N and As. Although N is contained to enhance the crystallinity of the barrier layer and increase the critical thickness of the well layer, the lower limit of the composition ratio of N is set to be larger than 0 and 0.001 or more for thermodynamic stability. Preferably, 0.0
03 or more is more preferable, and 0.005 or more is still more preferable. The upper limit of the N composition ratio is 1 or less, and 0.3
The following is preferable, and 0.05 or less is more preferable.

【0034】GaNzAs1-zバリア層の膜厚は、活性層
にキャリアを良好に閉じ込め、井戸型ポテンシャルの急
峻性を獲得するために、下限は1原子層以上が好まし
く、2nm以上がより好ましく、4nm以上が最も好ま
しい。また、上限は、30nm以下が好ましく、20n
m以下がより好ましく、10nm以下がさらに好まし
い。
The lower limit of the thickness of the GaN z As 1 -z barrier layer is preferably one atomic layer or more, more preferably 2 nm or more, in order to satisfactorily confine carriers in the active layer and obtain steepness of the well-type potential. Preferably, 4 nm or more is most preferable. The upper limit is preferably 30 nm or less, and 20 n
m or less, more preferably 10 nm or less.

【0035】活性層13,23は、第1導電型クラッド
層12,22との間に下側光ガイド層41,51を有す
ることができる。下側光ガイド層41,51の組成は、
光を活性層13,23に閉じ込めるものであれば特に限
定されないが、AlrGa1-rAs(0≦r<1)の組成
で構成することもできる。また、第1導電型クラッド層
12,22をAlpGa1-pAs(0<p≦1)、下側光
ガイド層41,51をAlrGa1-rAs(0≦r<1)
でそれぞれ形成した場合、両層のAl組成比率の間にp
>rなる関係を有するように形成することもできる。
The active layers 13 and 23 may have lower light guide layers 41 and 51 between the first conductive type cladding layers 12 and 22. The composition of the lower light guide layers 41 and 51 is as follows:
The material is not particularly limited as long as the light is confined in the active layers 13 and 23, but may be composed of Al r Ga 1 -r As (0 ≦ r <1). The first conductivity type cladding layers 12 and 22 are Al p Ga 1-p As (0 <p ≦ 1), and the lower light guide layers 41 and 51 are Al r Ga 1-r As (0 ≦ r <1).
When each is formed by p, p between the Al composition ratio of both layers
> R.

【0036】下側光ガイド層41,51の厚みは、下限
は2nm以上が好ましく、4nm以上がより好ましく、
6nm以上がさらに好ましい。上限は、200nm以下
が好ましく、100nm以下がより好ましく、50nm
以下がさらに好ましい。
The lower limit of the thickness of the lower light guide layers 41 and 51 is preferably 2 nm or more, more preferably 4 nm or more.
6 nm or more is more preferable. The upper limit is preferably 200 nm or less, more preferably 100 nm or less, and 50 nm or less.
The following are more preferred.

【0037】本発明の活性層13,23は、さらに第2
導電型第1クラッド層14,24との間に上側光ガイド
45,57を有することもできる。上側光ガイド層4
5,57の組成は、光を活性層13,23へ収束できる
ものであれば特に限定されないが、AlsGa1-sAs
(0≦s<1)の組成とすることもできる。また、第2
導電型第1クラッド層をAlqGa1-qAs(0<q≦
1)、上側光ガイド層をAlsGa1-sAs(0≦s<
1)でそれぞれ形成した場合、両層のAl組成比率の間
にq>sなる関係を有するように形成することもでき
る。
The active layers 13 and 23 of the present invention further include a second
Upper light guides 45 and 57 may be provided between the conductive type first cladding layers 14 and 24. Upper light guide layer 4
The composition of 5,57 is not particularly limited as long as it can focus light into the active layer 13,23, Al s Ga 1-s As
The composition may be such that (0 ≦ s <1). Also, the second
The conductive type first cladding layer is formed of Al q Ga 1 -q As (0 <q ≦
1), the upper light guiding layer Al s Ga 1-s As ( 0 ≦ s <
When each is formed in 1), it can be formed so as to have a relationship of q> s between the Al composition ratios of both layers.

【0038】上側光ガイド層45,57の厚みは、下限
は2nm以上が好ましく、4nm以上がより好ましく、
6nm以上がさらに好ましい。上限は、200nm以下
が好ましく、100nm以下が好ましく、50nm以下
がさらに好ましい。
The lower limit of the thickness of the upper light guide layers 45 and 57 is preferably 2 nm or more, more preferably 4 nm or more.
6 nm or more is more preferable. The upper limit is preferably 200 nm or less, more preferably 100 nm or less, and even more preferably 50 nm or less.

【0039】活性層13,23の上には、第2導電型ク
ラッド層が形成される。本発明の第2導電型クラッド層
は、キャリア(電子・正孔)を活性層に閉じ込めること
ができるものであれば、特に層数に制限はない。第2導
電型クラッド層は、単層からなるものであるとき、その
層の厚さは好ましくは0.5〜4μm、より好ましくは
1〜3μm程度である。また、第2導電型クラッド層は
複数層からなるものであってもよく、第2導電型クラッ
ド層を2層以上形成することは活性層への光の閉じ込め
の観点から好ましいものとなる。以下の説明では、活性
層13,23に近い方から順に第2導電型第1クラッド
層と第2導電型第2クラッド層の2層を有する好ましい
態様を例にとって説明する。
On the active layers 13 and 23, a second conductivity type clad layer is formed. The number of layers of the second conductivity type cladding layer of the present invention is not particularly limited as long as carriers (electrons and holes) can be confined in the active layer. When the second conductivity type cladding layer is a single layer, the thickness of the layer is preferably about 0.5 to 4 μm, more preferably about 1 to 3 μm. The second conductivity type cladding layer may be composed of a plurality of layers, and it is preferable to form two or more second conductivity type cladding layers from the viewpoint of confining light in the active layer. In the following description, a preferred embodiment having two layers of a second conductive type first clad layer and a second conductive type second clad layer in order from the one closer to the active layers 13 and 23 will be described as an example.

【0040】第2導電型第1クラッド層14,24は、
活性層13,23よりも屈折率の小さい材料で形成され
る。第2導電型第1クラッド層14,24の材料として
は、例えば第2導電型のInP、GaInP、AlGa
InP、AlInP、AlGaAs、AlGaAsP、
AlGaInAs、GaInAsP、GaN、AlGa
N、AlGaInN、BeMgZnSe、MgZnSS
e、CdZnSeTe、ZnO、MgZnO、MgO等
の一般的なIII−V族、II−VI族元素の半導体を用いる
ことができ、AlGaAs、GaInP、AlGaIn
Pが好ましく、AlGaAsがよりこのまましく、Al
qGa1-qAs(0<q≦1)がさらに好ましい。
The second conductive type first cladding layers 14 and 24 are
It is formed of a material having a lower refractive index than the active layers 13 and 23. As a material of the second conductive type first cladding layers 14 and 24, for example, a second conductive type InP, GaInP, AlGa
InP, AlInP, AlGaAs, AlGaAsP,
AlGaInAs, GaInAsP, GaN, AlGa
N, AlGaInN, BeMgZnSe, MgZnSS
e, CdZnSeTe, ZnO, MgZnO, MgO, and other general III-V and II-VI group semiconductors can be used, and AlGaAs, GaInP, AlGaIn
P is preferred, AlGaAs is more like this, Al
q Ga 1-q As (0 <q ≦ 1) is more preferable.

【0041】第2導電型第1クラッド層14,24のキ
ャリア濃度は、下限は1×1017cm-3以上が好まし
く、3×1017cm-3以上がより好ましく、5×1017
cm-3以上がさらに好ましい。上限は5×1018cm-3
以下が好ましく、3×1018cm-3以下がより好まし
く、2×1018cm-3以下がさらに好ましい。
The lower limit of the carrier concentration of the second conductive type first cladding layers 14 and 24 is preferably 1 × 10 17 cm −3 or more, more preferably 3 × 10 17 cm −3 or more, and 5 × 10 17 cm −3.
cm -3 or more is more preferable. The upper limit is 5 × 10 18 cm -3
Is preferably 3 × 10 18 cm −3 or less, more preferably 2 × 10 18 cm −3 or less.

【0042】第2導電型第1クラッド層の厚さは、下限
として0.01μm以上が好ましく、0.05μm以上
がより好ましく、0.07μm以上がさらに好ましい。
厚さの上限は、0.5μm以下が好ましく、0.4μm
以下がより好ましく、0.2μm以下がさらに好まし
い。
The thickness of the second conductive type first cladding layer is preferably at least 0.01 μm, more preferably at least 0.05 μm, even more preferably at least 0.07 μm, as the lower limit.
The upper limit of the thickness is preferably 0.5 μm or less, and 0.4 μm
The following is more preferable, and the size is more preferably 0.2 μm or less.

【0043】第2導電型第1クラッド層14,24は、
活性層13,23の上に形成する。本発明の好ましい実
施様態では、第2導電型第1クラッド層14,24の屈
折率は、第1導電型クラッド層12,22の屈折率より
も小さい。このような態様を採用することにより、活性
層から光ガイド層側へ有効に光がしみ出すように光分布
(近視野像)を制御することができる。また、活性領域
(活性層の存在する部分)から不純物拡散領域への光導
波損失を低減することもできるため、高出力動作におけ
るレーザ特性や信頼性の向上を達成することができる。
The second conductive type first clad layers 14 and 24 are
It is formed on the active layers 13 and 23. In a preferred embodiment of the present invention, the refractive index of the second conductive type first cladding layers 14 and 24 is smaller than the refractive index of the first conductive type cladding layers 12 and 22. By adopting such an embodiment, the light distribution (near-field image) can be controlled so that light effectively seeps from the active layer to the light guide layer side. Further, since the optical waveguide loss from the active region (the portion where the active layer is present) to the impurity diffusion region can be reduced, the laser characteristics and the reliability in high-power operation can be improved.

【0044】第2導電型第1クラッド層14,24の上
には、第2導電型キャップ層15,25を形成すること
ができる。該キャップ層15,25を形成することによ
り、少なくとも開口部内に後述する第2導電型第2クラ
ッド層を再成長させる際に、再成長界面で通過抵抗を増
大させるような高抵抗層の発生を容易に防ぐことができ
るようになる。また、キャップ層15,25はエッチン
グ阻止層として機能させてもよい。
The second conductive type cap layers 15 and 25 can be formed on the second conductive type first cladding layers 14 and 24. By forming the cap layers 15 and 25, at the time of regrowing a second-conductivity-type second clad layer described later at least in the opening, a high-resistance layer that increases the passage resistance at the regrowth interface is generated. It can be easily prevented. Further, the cap layers 15 and 25 may function as an etching stop layer.

【0045】キャップ層15,25の材料は、酸化され
にくいか或いは酸化されてもクリーニングが容易な材料
であれば特に限定されない。具体的には、Al等の酸化
されやすい元素の含有率が低い(0.3以下程度)III
−V族化合物半導体層が挙げられる。また、材料と厚み
を選択することによって活性層からの光を吸収しないよ
うにすることが好ましい。キャップ層15,25の材料
は、一般に活性層の材料よりもバンドギャップが大きい
材料から選択されるが、バンドギャップが小さい材料で
あっても、厚さが50nm以下、より好ましくは30n
m以下、最も好ましくは10nm以下であれば、実質的
に光の吸収が無視できるので使用可能である。
The material of the cap layers 15 and 25 is not particularly limited as long as it is hardly oxidized or easy to clean even if oxidized. Specifically, the content of easily oxidizable elements such as Al is low (about 0.3 or less) III
-V group compound semiconductor layers. It is preferable that light from the active layer is not absorbed by selecting a material and a thickness. The material of the cap layers 15 and 25 is generally selected from materials having a larger band gap than the material of the active layer. Even if the material has a small band gap, the material has a thickness of 50 nm or less, and more preferably 30 n.
m or less, and most preferably 10 nm or less, can be used because light absorption can be substantially ignored.

【0046】プロセスの制御性を向上するために、第2
導電型クラッド層の下側一部分を第2導電型第1クラッ
ド層14,24とすることが好ましい。また、セルフア
ライン型レーザ(図1(b)参照)では、第2導電型第
1クラッド層の上に形成された電流ブロック層26をエ
ッチングにて除去するときには、電流ブロック層26と
第2導電型第1クラッド層24との界面に1層以上のエ
ッチング阻止層を挿入してもよい。
In order to improve the controllability of the process, the second
It is preferable that the lower part of the conductive type clad layer be the second conductive type first clad layers 14 and 24. In a self-aligned laser (see FIG. 1B), when the current blocking layer 26 formed on the second conductive type first cladding layer is removed by etching, the current blocking layer 26 and the second conductive type One or more etching stop layers may be inserted at the interface with the mold first cladding layer 24.

【0047】図1(b)のセルフアライン型レーザにお
ける電流ブロック層26は、第2導電型第1クラッド層
24上に形成され、開口部32を有する。基本的には、
該開口部32から活性層に電流が注入される。
The current blocking layer 26 of the self-aligned laser shown in FIG. 1B is formed on the second conductivity type first cladding layer 24 and has an opening 32. Basically,
A current is injected from the opening 32 into the active layer.

【0048】電流ブロック層26の材料は、放熱性、劈
開性、低コンタクト抵抗などの利点を有する半導体であ
れば、特に限定されるものではない。例えば、AlGa
As又はAlGaAsP、若しくはAlGaInP又は
AlInPなどの半導体の材料を挙げることができる。
The material of the current block layer 26 is not particularly limited as long as it is a semiconductor having advantages such as heat dissipation, cleavage, and low contact resistance. For example, AlGa
Semiconductor materials such as As or AlGaAsP, or AlGaInP or AlInP can be given.

【0049】電流ブロック層26の導電型も特に限定さ
れるものではない。具体的には、第1導電型又は高抵抗
(アンドープ若しくは深い順位を形成する不純物(O、
Cr、Feなど)をドープ)、或いはこれら2つの組み
合わせのいずれであってもよく、導電型或いは組成の異
なる複数の層から形成されていてもよい。
The conductivity type of the current blocking layer 26 is not particularly limited. Specifically, the first conductivity type or high resistance (impurities (O,
(Cr, Fe, etc.) or any combination of the two, and may be formed from a plurality of layers having different conductivity types or compositions.

【0050】電流ブロック層26の厚みは、あまり薄い
と電流阻止機能が不十分となるため、下限は0.1μm
以上であることが好ましく、0.3μm以上であること
がより好ましい。一方、厚すぎると、通過抵抗が増大す
るため、上限は2μm以下が好ましく、1μm以下がよ
り好ましい。
If the thickness of the current blocking layer 26 is too small, the current blocking function becomes insufficient, so the lower limit is 0.1 μm.
It is preferably at least 0.3 μm. On the other hand, if the thickness is too large, the passage resistance increases, so the upper limit is preferably 2 μm or less, more preferably 1 μm or less.

【0051】電流ブロック層26の屈折率は、電流ブロ
ック層26の間に狭窄された後述する第2導電型第2ク
ラッド層28の屈折率よりも低くする(実屈折率ガイド
構造)。このような屈折率の制御を行うことによって、
従来のロスガイド構造に比べて動作電流を低減すること
が可能になる。電流ブロック層26と第2導電型第2ク
ラッド層28との屈折率差は、下限は0.001以上が
好ましく、0.003以上がより好ましく、0.007
以上がさらに好ましい。上限は、1.0以下が好まし
く、0.5以下がより好ましく、0.1以下がさらに好
ましい。
The refractive index of the current blocking layer 26 is made lower than the refractive index of a second-conductivity-type second cladding layer 28 to be described later narrowed between the current blocking layers 26 (actual refractive index guide structure). By controlling such a refractive index,
The operating current can be reduced as compared with the conventional loss guide structure. The lower limit of the refractive index difference between the current blocking layer 26 and the second conductivity type second cladding layer 28 is preferably at least 0.001, more preferably at least 0.003, and 0.007.
The above is more preferred. The upper limit is preferably 1.0 or less, more preferably 0.5 or less, and still more preferably 0.1 or less.

【0052】本発明の実施例におけるリッジ導波型レー
ザでは、キャップ層15上及び保護膜16の一部に第2
導電型第2クラッド層17を選択成長させる(図1
(a)参照)。リッジ導波型レーザの第2導電型第2ク
ラッド層17は、保護膜16の一部にのりかかるように
すると、保護膜16とリッジ底部との境界近傍に染み出
す光分布の制御を向上でき、好ましいものとなる。一
方、セルフアライン型レーザでは、電流ブロック層26
の上層として開口部32内部及び電流ブロック層26上
の一部に至るように第2導電型第2クラッド層28が形
成される(図1(b)参照)。
In the ridge waveguide type laser according to the embodiment of the present invention, the second layer is formed on the cap layer 15 and a part of the protective film 16.
The conductive type second cladding layer 17 is selectively grown (FIG. 1).
(A)). When the second conductive type second cladding layer 17 of the ridge waveguide type laser overlaps a part of the protective film 16, it is possible to improve the control of the light distribution that seeps near the boundary between the protective film 16 and the ridge bottom. This is preferable. On the other hand, in the self-aligned laser, the current blocking layer 26
A second conductive type second cladding layer 28 is formed as an upper layer so as to reach the inside of the opening 32 and a part of the current blocking layer 26 (see FIG. 1B).

【0053】第2導電型第2クラッド層17,28のキ
ャリア濃度は、下限は3×1017cm-3以上が好まし
く、5×1017cm-3以上がより好ましく、7×1017
cm-3以上がさらに好ましい。濃度の上限は1×1019
cm-3以下が好ましく、5×1018cm-3以下がより好
ましく、3×1018cm-3以下が最も好ましい。
The lower limit of the carrier concentration of the second conductive type second cladding layers 17 and 28 is preferably 3 × 10 17 cm −3 or more, more preferably 5 × 10 17 cm −3 or more, and more preferably 7 × 10 17 cm −3.
cm -3 or more is more preferable. The upper limit of concentration is 1 × 10 19
cm -3 or less, more preferably 5 × 10 18 cm -3 or less, and most preferably 3 × 10 18 cm -3 or less.

【0054】第2導電型第2クラッド層17,28の厚
さは、薄くなりすぎると光閉じ込めが不十分となり、厚
くなりすぎると通過抵抗が増加してしまうことを考慮し
て、下限は0.5μm以上が好ましく、1.0μm以上
がより好ましい。上限は3.0μm以下が好ましく、
2.0μm以下がより好ましい。
The lower limit of the thickness of the second conductive type second clad layers 17 and 28 is 0 in consideration of the fact that if the thickness is too small, the light confinement will be insufficient, and if the thickness is too large, the passage resistance will increase. It is preferably at least 0.5 μm, more preferably at least 1.0 μm. The upper limit is preferably 3.0 μm or less,
2.0 μm or less is more preferable.

【0055】第2導電型第2クラッド層17,28を形
成した後にさらに電極を形成するに先立ち、電極材料と
の接触抵抗を低減するために、低抵抗(高キャリア濃
度)のコンタクト層18,29を形成することが好まし
い。特に電極19,30を形成しようとする最上層表面
の全体にコンタクト層18,29を形成した上で電極1
9,30を形成することが好ましい。
After forming the second conductive type second cladding layers 17 and 28 and before forming an electrode further, in order to reduce the contact resistance with the electrode material, a low-resistance (high carrier concentration) contact layer 18 is formed. 29 is preferably formed. In particular, after the contact layers 18 and 29 are formed over the entire surface of the uppermost layer on which the electrodes 19 and 30 are to be formed,
Preferably, 9, 30 are formed.

【0056】このとき、コンタクト層18,29の材料
は、通常はクラッド層よりバンドギャップが小さい材料
の中から選択し、金属電極とのオーミック性を取るため
低抵抗で適当なキャリア密度を有するのが好ましい。キ
ャリア密度の下限は、1×1018cm-3以上が好まし
く、3×1018cm-3以上がより好ましく、5×1018
cm-3以上が最も好ましい。上限は、2×1020cm-3
以下が好ましく、5×1019cm-3以下がより好まし
く、3×1019cm-3以下が最も好ましい。コンタクト
層の厚みは、0.1〜10μmが好ましく、1〜8μm
がより好ましく、2〜6μmがもっとも好ましい。
At this time, the material of the contact layers 18 and 29 is usually selected from materials having a smaller band gap than that of the cladding layer, and has a low resistance and a suitable carrier density in order to obtain ohmic contact with the metal electrode. Is preferred. The lower limit of the carrier density is preferably 1 × 10 18 cm −3 or more, more preferably 3 × 10 18 cm −3 or more, and 5 × 10 18 cm −3.
cm -3 or more is most preferable. The upper limit is 2 × 10 20 cm -3
It is preferably at most 5 × 10 19 cm −3 , more preferably at most 3 × 10 19 cm −3 . The thickness of the contact layer is preferably 0.1 to 10 μm, and 1 to 8 μm
Is more preferable, and 2 to 6 μm is most preferable.

【0057】次に、セルフアライン型レーザにおける電
流ブロック層26に形成される開口部32について説明
する。
Next, the opening 32 formed in the current block layer 26 in the self-aligned laser will be described.

【0058】電流ブロック層26の開口部32は、上側
(コンタクト層側)よりも下側(活性層側)の方が小さ
くなるようにする方が、通過抵抗の低減(動作電圧およ
び発熱の低減)の観点から好ましい。また、電流ブロッ
ク層26を端面近傍に形成することにより、活性層の端
部への電流注入も抑制することができる。これにより、
端部領域での劣化(特に端面劣化)を低減することがで
きる。
When the opening 32 of the current block layer 26 is smaller on the lower side (active layer side) than on the upper side (contact layer side), the passage resistance can be reduced (the operating voltage and the heat generation can be reduced). This is preferable from the viewpoint of (1). Further, by forming the current blocking layer 26 near the end face, it is possible to suppress current injection to the end of the active layer. This allows
Deterioration (particularly end surface deterioration) in the end region can be reduced.

【0059】電流ブロック層26の開口部32は、両端
部まで伸長しているストライプ状の開口部であってもよ
いし、一方の端部まで伸長しているが他方の端部までは
伸長していない開口部であってもよい。開口部が両端部
まで伸長しているストライプ状の開口部である場合は、
端部窓構造領域における光の制御がより容易になり、端
面における横方向の光の拡がりを小さくすることができ
る。一方、開口部が端面からある程度内側に入った部分
に形成されている場合は、端面付近で電流を非注入にす
ることができるため、端面での電流の再結合を防ぐとと
もに、クラッド層などからの電流の回り込みを最小限に
とどめることができる。開口部の構造はこのような利点
を考慮しながら、使用目的に応じて適宜決定することが
好ましい。
The opening 32 of the current block layer 26 may be a stripe-shaped opening extending to both ends, or extending to one end but extending to the other end. The opening may not be provided. If the opening is a striped opening extending to both ends,
The control of light in the end window structure region becomes easier, and the spread of light in the lateral direction on the end face can be reduced. On the other hand, if the opening is formed in a portion that is somewhat inside from the end face, current can be made non-injected near the end face, preventing recombination of current at the end face and preventing the cladding layer etc. Can be minimized. It is preferable that the structure of the opening is appropriately determined according to the purpose of use while taking such advantages into consideration.

【0060】オフアングルの方向は、電流ブロック層2
6に形成される開口部32の伸びる方向(長手方向)に
直交する方向から、±30°以内の方向が好ましく、±
7°以内の方向がより好ましく、±2°以内の方向が最
も好ましい。また、開口部の方向は、基板の面方位が
(100)の場合、[0−11]又はそれと等価な方向
が、オフアングルの方向は[011]方向またはそれと
等価な方向から±30°以内の方向が好ましく、±7°
以内の方向がより好ましく、±2°以内の方向が最も好
ましい。
The direction of the off angle depends on the current blocking layer 2
6 is preferably within ± 30 ° from a direction perpendicular to a direction (longitudinal direction) in which the opening 32 formed in the substrate 6 extends.
A direction within 7 ° is more preferable, and a direction within ± 2 ° is most preferable. When the plane orientation of the substrate is (100), the direction of the opening is [0-11] or a direction equivalent thereto, and the off-angle direction is within ± 30 ° from the [011] direction or a direction equivalent thereto. Is preferred, ± 7 °
Direction is more preferable, and a direction within ± 2 ° is most preferable.

【0061】なお、本明細書において「[01−1]方
向」という場合は、一般的なIII−V族、II−VI族半導
体において、(100)面と(01−1)面との間に存
在する(11−1)面が、それぞれV族又はVI族元素が
現れる面であるように[01−1]方向を定義する。
In the present specification, the “[01-1] direction” refers to the distance between the (100) plane and the (01-1) plane in general III-V and II-VI semiconductors. [01-1] direction is defined such that the (11-1) plane present in the group V is a plane in which a group V or group VI element appears.

【0062】同様の理由により、ウルツァイト型の基板
を用いた場合には、開口部32の伸びる方向は、例えば
(0001)面上では[11−20]又は[1−10
0]が好ましい。HVPE(Hydride Vapor Phase Epit
axy)ではどちらの方向でもよいが、MOVPEでは
[11−20]方向がより好ましい。
For the same reason, when a wurtzite type substrate is used, the direction in which the opening 32 extends is, for example, [11-20] or [1-10] on the (0001) plane.
0] is preferred. HVPE (Hydride Vapor Phase Epit
axy) may be in either direction, but MOVPE is more preferably in the [11-20] direction.

【0063】本発明の半導体光デバイス装置を設計する
に際しては、まず、所望の垂直拡がり角を得るために活
性層の厚みとクラッド層の組成を決定する。通常、垂直
拡がり角を狭くすると、活性層からクラッド層への光の
浸みだしが促進され、端面での光密度が小さくなり、出
射端面のCODレベルが向上することができる。このた
め、高出力動作を必要とする時には比較的に狭めに設定
されるが、下限は活性層内の光閉じ込めの低減による発
振しきい値電流の増大及びキャリアのオーバーフローに
よる温度特性の低下を抑制することで制限がある。その
制限としては、下限が15°以上が好ましく、17°以
上がより好ましく、19°以上が最も好ましい。また上
限としては、33°以下が好ましく、31°以下がより
好ましく、30°以下がさらに好ましい。
In designing the semiconductor optical device of the present invention, first, the thickness of the active layer and the composition of the cladding layer are determined in order to obtain a desired vertical spread angle. Normally, when the vertical divergence angle is reduced, light seepage from the active layer to the cladding layer is promoted, the light density at the end face is reduced, and the COD level at the emission end face can be improved. Therefore, when high output operation is required, it is set relatively narrow, but the lower limit is to suppress the increase in oscillation threshold current due to the reduction of light confinement in the active layer and the decrease in temperature characteristics due to carrier overflow. There are restrictions on doing so. As the limit, the lower limit is preferably 15 ° or more, more preferably 17 ° or more, and most preferably 19 ° or more. The upper limit is preferably 33 ° or less, more preferably 31 ° or less, and even more preferably 30 ° or less.

【0064】次に、垂直拡がり角を決定すると、高出力
特性を大きく支配する構造パラメータは活性層と電流ブ
ロック層との間の距離dpと開口部底部における幅(以
下「開口幅」という)Wとなる。なお、活性層23と電
流ブロック層26との間に第2導電型第1クラッド層2
4のみが存在する場合、dpは第2導電型第1クラッド
層24の厚みとなる。また、活性層23が量子井戸構造
の場合、最も電流ブロック層26に近い活性層と電流ブ
ロック層26との距離がdpになる。
Next, when the vertical divergence angle is determined, the structural parameters that largely govern the high output characteristics are the distance dp between the active layer and the current blocking layer and the width at the bottom of the opening (hereinafter referred to as “opening width”) W Becomes The second conductive type first cladding layer 2 is provided between the active layer 23 and the current blocking layer 26.
When only 4 exists, dp is the thickness of the second conductive type first cladding layer 24. When the active layer 23 has a quantum well structure, the distance between the active layer closest to the current block layer 26 and the current block layer 26 is dp.

【0065】dpについては、上限は0.5μm以下が
好ましく、0.4μm以下がより好ましく、0.3μm
以下がさらに好ましい。下限は0.03μm以上が好ま
しく、0.05μm以上がより好ましく、0.07μm
以上がもっとも好ましい。但し、使用目的(拡がり角を
どこに設定するかなど)、材料系(屈折率、抵抗率等)
などが異なると、上記の最適範囲も少しシフトする。ま
た、この最適範囲は上記の各構造パラメータがお互いに
影響し合うことにも注意を要する。
The upper limit of dp is preferably 0.5 μm or less, more preferably 0.4 μm or less, and 0.3 μm or less.
The following are more preferred. The lower limit is preferably at least 0.03 μm, more preferably at least 0.05 μm, and 0.07 μm
The above is the most preferable. However, the purpose of use (where to set the spread angle, etc.), material system (refractive index, resistivity, etc.)
If the values are different, the above-mentioned optimum range is slightly shifted. It should also be noted that this optimum range affects each of the above structural parameters.

【0066】開口部底部における開口幅Wは、上限が1
00μm以下であることが好ましく、50μm以下であ
ることがより好ましい。下限が1μm以上であることが
好ましく、1.5μm以上であることがより好ましく、
2μm以上であることがもっとも好ましい。また、横モ
ードをシングルモード(単一ピークの横方向光強度分
布)にするためには、高次モードのカットオフ及び空間
的ホールバーニングの防止の観点からWをあまり大きく
することができず、Wの上限は7μm以下が好ましく、
5μm以下がより好ましく、3μm以下がさらに好まし
い。
The upper limit of the opening width W at the bottom of the opening is 1
It is preferably at most 00 μm, more preferably at most 50 μm. The lower limit is preferably 1 μm or more, more preferably 1.5 μm or more,
Most preferably, it is 2 μm or more. Further, in order to make the transverse mode a single mode (transverse light intensity distribution of a single peak), W cannot be made too large from the viewpoint of cutoff of a higher-order mode and prevention of spatial hole burning. The upper limit of W is preferably 7 μm or less,
5 μm or less is more preferable, and 3 μm or less is further preferable.

【0067】高出力動作を実現するには、開口部底部に
おける開口幅Wを広くすることが端面での光密度低減の
観点から有効であるが、動作電流を低減するためには開
口幅を狭くすることが、導波路ロス低減の観点から好ま
しい。そこで、ゲイン領域となる中央付近の開口幅W2
を比較的狭くし、端部付近の開口幅W1を比較的広くな
るようにすることにより、低動作電流と高出力動作を同
時に実現することができ、高い信頼性も確保することが
できる(図4(a))。すなわち、端部(劈開面)幅W
1については、上限が1000μm以下であることが好
ましく、500μm以下であるがより好ましい。下限が
2μm以上であることが好ましく、3μm以上であるこ
とがより好ましい。中央部幅W2については、上限が1
00μm以下であることが好ましく、50μm以下であ
ることがより好ましい。下限が1μm以上であることが
好ましく、1.5μm以上であることがより好ましく、
2μm以上であることがもっとも好ましい。端部幅W1
と中央部幅W2の差については、上限は1000μm以
下が好ましく、500μm以下がより好ましい。下限に
ついては、0.2μm以上が好ましく、0.5μm以上
がより好ましい。
To realize a high output operation, it is effective to increase the opening width W at the bottom of the opening from the viewpoint of reducing the light density at the end face. However, in order to reduce the operating current, the opening width is reduced. Is preferable from the viewpoint of reducing the waveguide loss. Therefore, the opening width W2 near the center serving as the gain region
Is relatively narrow, and the opening width W1 near the end is relatively wide, so that a low operation current and a high output operation can be realized at the same time, and high reliability can be secured. 4 (a)). That is, the end (cleavage plane) width W
For 1, the upper limit is preferably 1000 μm or less, more preferably 500 μm or less. The lower limit is preferably 2 μm or more, more preferably 3 μm or more. The upper limit of the center width W2 is 1
It is preferably at most 00 μm, more preferably at most 50 μm. The lower limit is preferably 1 μm or more, more preferably 1.5 μm or more,
Most preferably, it is 2 μm or more. Edge width W1
The upper limit of the difference between the width W2 and the center width W2 is preferably 1000 μm or less, and more preferably 500 μm or less. The lower limit is preferably 0.2 μm or more, more preferably 0.5 μm or more.

【0068】さらに横モードをシングルモードにするた
めには、端部幅W1の上限は、10μm以下が好まし
く、7μm以下がより好ましい。中央部幅W2の上限
は、7μm以下が好ましく、5μm以下がより好まし
い。端部幅W1と中央部幅W2の差については、上限は
5μm以下が好ましく、3μm以下がより好ましく、2
μm以下が最も好ましい。下限については、0.2μm
以上が好ましく、0.5μm以上がより好ましい。
In order to make the transverse mode a single mode, the upper limit of the end width W1 is preferably 10 μm or less, more preferably 7 μm or less. The upper limit of the center width W2 is preferably 7 μm or less, more preferably 5 μm or less. The upper limit of the difference between the end width W1 and the center width W2 is preferably 5 μm or less, more preferably 3 μm or less, and 2 μm or less.
μm or less is most preferred. 0.2 μm for lower limit
Or more, more preferably 0.5 μm or more.

【0069】高い信頼性を維持しつつビームが円形に近
いレーザを達成するためには、上記dpとWを適切な範
囲に制御性良く納めることが必要となる。
In order to achieve a laser with a nearly circular beam while maintaining high reliability, it is necessary to control the above dp and W within an appropriate range with good controllability.

【0070】円形に近いビームを実現するには、開口幅
を狭くすることが有効であるが、開口幅を狭くすると注
入電流密度が密度がバルク劣化抑制の観点から好ましく
ない。そこで、ゲイン領域となる中央部幅W2を比較的
広くし、端部付近を比較的狭くなるようにすることによ
り、ビームスポット低減と低動作電流を同時に実現する
ことができ、高い信頼性も確保することができる(図4
(b))。すなわち、端部(劈開面)幅W1について
は、上限が10μm以下であることが好ましく、5μm
以下であるがより好ましく、3μm以下であるがもっと
も好ましい。下限が0.5μm以上であることが好まし
く、1μm以上であることがより好ましい。中央部幅W
2については、上限が100μm以下であることが好ま
しく、50μm以下であることがより好ましい。下限が
1μm以上であることが好ましく、1.5μm以上であ
ることがより好ましく、2μm以上であることがもっと
も好ましい。端部幅W1と中央部幅W2の差について
は、上限は100μm以下が好ましく、50μm以下が
より好ましい。下限については、0.2μm以上が好ま
しく、0.5μm以上がより好ましい。
It is effective to reduce the aperture width in order to realize a beam close to a circle. However, if the aperture width is reduced, the injection current density is not preferable from the viewpoint of suppressing bulk deterioration. Therefore, by reducing the width of the central portion W2, which is the gain region, to a relatively large value and the portion near the end portion to a relatively small value, beam spot reduction and low operating current can be realized at the same time, and high reliability is secured. (Fig. 4
(B)). That is, the upper limit of the end portion (cleavage plane) width W1 is preferably 10 μm or less, and preferably 5 μm.
Or less, more preferably 3 μm or less, most preferably. The lower limit is preferably 0.5 μm or more, more preferably 1 μm or more. Center width W
As for 2, the upper limit is preferably 100 μm or less, more preferably 50 μm or less. The lower limit is preferably 1 μm or more, more preferably 1.5 μm or more, and most preferably 2 μm or more. The upper limit of the difference between the end width W1 and the center width W2 is preferably 100 μm or less, more preferably 50 μm or less. The lower limit is preferably 0.2 μm or more, more preferably 0.5 μm or more.

【0071】上記の漸増部分あるいは漸減部分、端部の
長さは所望の特性に応じて、設計すればよいが、漸減部
分の長さは、導波路損失低減の観点から、それぞれ5〜
10μmが好ましく、10〜50μmがより好ましい。
端部の長さは、劈開精度の観点から5〜30μmが好ま
しく、10〜20μmがより好ましい。ただし、必要に
応じて、以下のように窓を作製してもよい。 (1)端部、漸増部分あるいは漸減部分の開口幅あるい
は長さがチップ両側で非対称となるもの。 (2)端部の幅一定となる領域を設定せずに、端部まで
漸増あるいは漸減としたもの。 (3)端面の片側(通常、高出力光取り出し(前端面)
側)だけ開口幅が漸増あるいは漸減するようにしたも
の。 (4)端部開口幅が前端面と後端面とで異なるもの。 (5)上記の(1)〜(4)のいくつかを組み合わせた
もの。
The length of the above-mentioned gradually increasing portion, gradually decreasing portion, and end may be designed in accordance with desired characteristics. However, the length of the gradually decreasing portion is 5 to 5 from the viewpoint of reducing the waveguide loss.
10 μm is preferable, and 10 to 50 μm is more preferable.
The length of the end portion is preferably from 5 to 30 μm, more preferably from 10 to 20 μm, from the viewpoint of cleavage accuracy. However, if necessary, the window may be manufactured as follows. (1) The opening width or length of the end portion, the gradually increasing portion or the gradually decreasing portion is asymmetric on both sides of the chip. (2) An area in which the width of the end is constant is not set, but is gradually increased or decreased to the end. (3) One side of the end face (normally, high-output light extraction (front end face)
Side), the opening width of which gradually increases or decreases. (4) The width of the end opening differs between the front end face and the rear end face. (5) A combination of some of the above (1) to (4).

【0072】また、端面付近に電極を設けないようにし
て、端部近傍の開口部への電流注入によるバルク劣化の
抑制や端面での再結合電流を低減することは、高い信頼
性での小スポット径のレーザ作製の観点から有効であ
る。
In addition, it is not possible to suppress the bulk deterioration due to the current injection into the opening near the end face and to reduce the recombination current at the end face without providing an electrode near the end face. This is effective from the viewpoint of producing a laser having a spot diameter.

【0073】本発明の半導体光デバイス装置を製造する
方法は特に制限されない。いかなる方法により製造され
たものであっても、上記請求項1の要件を満たすもので
あれば本発明の範囲に含まれる。
The method for manufacturing the semiconductor optical device of the present invention is not particularly limited. What is manufactured by any method is included in the scope of the present invention as long as it satisfies the requirements of claim 1 described above.

【0074】本発明の半導体光デバイス装置を製造する
際には、従来から用いられている方法を適宜選択して使
用することができる。結晶の成長方法は特に限定される
ものではなく、ダブルヘテロ構造の結晶成長や電流ブロ
ック層等の選択成長には、有機金属気相成長法(MOC
VD法)、分子線エピタキシー法(MBE法)、ハイド
ライドあるいはハライド気相成長法(VPE法)、液相
成長法(LPE法)等の公知の成長方法を適宜選択して
用いることができる。この製造方法の詳細やその他の製
造方法については、以下の実施例や関連技術文献から理
解することができる。
In manufacturing the semiconductor optical device of the present invention, a conventionally used method can be appropriately selected and used. The method of growing the crystal is not particularly limited. For the crystal growth of the double hetero structure and the selective growth of the current block layer, the metal organic chemical vapor deposition (MOC)
A known growth method such as a VD method, a molecular beam epitaxy method (MBE method), a hydride or halide vapor phase growth method (VPE method), and a liquid phase growth method (LPE method) can be appropriately selected and used. Details of this manufacturing method and other manufacturing methods can be understood from the following examples and related technical documents.

【0075】本発明の好ましい半導体光デバイス装置の
製造方法は、基板を形成する工程、InxGa1-Xy
1-y(0<x≦1,0<y≦1)井戸層と該井戸層の
上下に隣接するGaNzAs1-z(0<z≦1)バリア層
とを含む量子井戸活性層を形成する工程を有し、前記量
子井戸活性層を形成する工程において、前記井戸層の下
層として形成されるバリア層の形成開始時に窒素の添加
を開始し、前記井戸層の上層として形成されるバリア層
の形成終了時に窒素の添加を終了するとともに、前記井
戸層の形成中にはインジウムを添加し、前記バリア層の
形成中にはインジウムを添加しない方法である。
In a preferred method of manufacturing a semiconductor optical device according to the present invention, a step of forming a substrate comprises the steps of: In x Ga 1 -xN y A
A quantum well active layer including a s 1-y (0 <x ≦ 1, 0 <y ≦ 1) well layer and a GaN z As 1-z (0 <z ≦ 1) barrier layer above and below the well layer Forming a quantum well active layer, wherein the step of forming a quantum well active layer starts adding nitrogen at the start of forming a barrier layer formed as a lower layer of the well layer, and is formed as an upper layer of the well layer. At the end of the formation of the barrier layer, the addition of nitrogen is terminated, and indium is added during the formation of the well layer, and indium is not added during the formation of the barrier layer.

【0076】図5にインジウム及び窒素の添加量と各層
の形成工程との関係を示す。なお図5ではインジウムと
窒素を添加するタイミングが明確にできるようにするた
め敢えて添加量の割合を変えている部分があるが、実際
の添加量は本明細書に記載されている井戸層及びバリア
層の比率に基づいて定められる。図5に示されるよう
に、本発明の製造方法において窒素は、光ガイド層(G
1)の形成後、バリア層(B1)の形成時から添加を開
始し、量子井戸活性層における井戸層の最上層にあるバ
リア層(B3)の形成後に添加を終了するように添加
し、最上層にある光ガイド層(G2)では添加しないよ
うにする。一方、インジウムは井戸層(W1,W2)で
添加し、バリア層(B1〜B3)及び光ガイド層(G
1,G2)では添加しない。このようにインジウムの添
加比率及び添加する工程を選択することにより、簡単に
井戸層とバリア層との界面を作製でき、井戸型ポテンシ
ャルの急峻性を向上させることができる。
FIG. 5 shows the relationship between the amounts of indium and nitrogen added and the process of forming each layer. In FIG. 5, there is a portion where the ratio of the addition amount is intentionally changed in order to clarify the timing of adding the indium and the nitrogen, but the actual addition amounts are the well layer and the barrier described in this specification. It is determined based on the ratio of layers. As shown in FIG. 5, in the manufacturing method of the present invention, nitrogen is added to the light guide layer (G).
After the formation of the barrier layer (B1), the addition is started after the formation of the barrier layer (B1), and the addition is completed so that the addition is completed after the formation of the barrier layer (B3) which is the uppermost layer of the well layer in the quantum well active layer. The light guide layer (G2) in the upper layer is not added. On the other hand, indium is added in the well layers (W1 and W2), and the barrier layers (B1 to B3) and the light guide layers (G
1, G2) does not add. By selecting the addition ratio of indium and the step of adding indium, the interface between the well layer and the barrier layer can be easily formed, and the steepness of the well-type potential can be improved.

【0077】各層の具体的成長条件等は、層の組成、成
長方法、装置の形状等に応じて異なるが、MOCVD法
を用いてIII−V族化合物半導体層を成長する場合、ダ
ブルへテロ構造は、成長温度600〜750℃程度(A
lGaAsの場合)或いは成長温度500〜600℃程
度(InGaNAsの場合)で行うのが好ましい。
Although the specific growth conditions and the like of each layer vary depending on the composition of the layer, the growth method, the shape of the device, and the like, when growing a III-V compound semiconductor layer using the MOCVD method, a double heterostructure is used. Means a growth temperature of about 600 to 750 ° C. (A
It is preferable to carry out at a growth temperature of about 500 to 600 ° C. (in the case of InGaNAs).

【0078】特に保護膜を用いて選択成長する部分がA
lGaAs、AlGaInPのようにAlを含む場合、
成長中に微量のHClガスを導入することにより、マス
ク上へのポリの堆積を防止することができるため非常に
好ましい。Alの組成が高いほど、あるいはマスク幅あ
るいはマスク面積比が大きいほど、他の成長条件を一定
とした場合、ポリの堆積を防止し、かつ半導体表面露出
部のみに選択成長を行う(セレクティブモード)のに必
要なHCl導入量は増加する。一方、HClガスの導入
量が多すぎるとAlGaAs層の成長が起こらず、逆に
半導体層がエッチングされてしまうが(エッチングモー
ド)が、Al組成が高くなるほど他の成長条件を一定と
した場合、エッチングモードになるのに必要なHCl導
入量は増加する。このため、最適なHCl導入量はトリ
メチルアルミニウム等のAlを含んだIII族原料供給モ
ル数に大きく依存する。具体的には、HClの供給モル
数とAlを含んだIII族原料供給モル数の比(HCl/I
II族)は、下限は0.01以上が好ましく、0.05以
上がより好ましく、0.1以上が最も好ましい。上限
は、50以下が好ましく、10以下がより好ましく、5
以下が最も好ましい。ただし、Inを含む化合物半導体
層を選択成長(特に、HCl導入)させる場合は、組成
制御が困難になりやすい。
Particularly, the portion selectively grown using the protective film is A
When Al is contained like lGaAs and AlGaInP,
It is very preferable to introduce a small amount of HCl gas during the growth, because the deposition of poly on the mask can be prevented. If the Al composition is higher, or the mask width or the mask area ratio is larger, and other growth conditions are constant, poly deposition is prevented and selective growth is performed only on the exposed portion of the semiconductor surface (selective mode). The amount of HCl introduced required for this increases. On the other hand, if the introduction amount of the HCl gas is too large, the growth of the AlGaAs layer does not occur, and the semiconductor layer is etched instead (etching mode). The amount of HCl introduced required to enter the etching mode increases. For this reason, the optimal amount of HCl introduced largely depends on the supply mole number of the group III raw material containing Al such as trimethylaluminum. Specifically, the ratio of the number of moles of HCl supplied and the number of moles of group III raw material containing Al (HCl / I
The lower limit of (Group II) is preferably 0.01 or more, more preferably 0.05 or more, and most preferably 0.1 or more. The upper limit is preferably 50 or less, more preferably 10 or less, and 5 or less.
The following are most preferred. However, when the compound semiconductor layer containing In is selectively grown (in particular, HCl is introduced), it is easy to control the composition.

【0079】セルフアライン型レーザのメサ状の開口部
形成やリッジ導波型レーザのリッジ状の選択成長に使用
する保護膜16,27は、誘電体であることが好まし
く、具体的には、SiNx膜、SiO2膜、SiON
膜、Al23膜、ZnO膜、SiC膜及びアモルファス
Siからなる群から選択される。保護膜16,27は、
マスクとしてMOCVDなどを用いてグルーブを選択再
成長により形成する場合に用いられる。
The protective films 16 and 27 used for forming the mesa-shaped opening of the self-aligned laser and the selective growth of the ridge of the ridge waveguide laser are preferably made of a dielectric material. Film, SiO 2 film, SiON
Film, Al 2 O 3 film, ZnO film, SiC film, and amorphous Si. The protective films 16 and 27
It is used when a groove is formed by selective regrowth using MOCVD or the like as a mask.

【0080】本発明の半導体光デバイス装置は、すべて
の半導体発光素子及び半導体受光素子に利用することが
できる。半導体発光素子としては、例えば、半導体レー
ザ(LD)や発光ダイオード(LED)などがあり、よ
り具体的には、通信用信号光源(InGaNAsを活性
層とする1〜2μm帯)レーザやファイバー励起用光源
(InGaAs歪み量子井戸活性層/GaAs基板を用
いる980nm近傍、InGaAsP歪み量井戸活性層
/InP基板を用いる1480nm近傍など)レーザな
どの通信用半導体レーザ装置などの、特に長波長(1μ
m帯かつ高出力動作が求められる通信用システムに用い
られる半導体レーザを挙げることができる。また、通信
用レーザでも、円形に近いレーザはファイバーとの結合
効率を高める点で有効である。さらに、遠視野像が単一
ピークであるものは、情報処理や光通信などの幅広い用
途に好適なレーザとして供することができる。また、半
導体受光素子としては、PINフォトダイオード(PI
N−PD)、アバランシェ・フォトダイオード(AP
D)などを挙げることができる。
The semiconductor optical device of the present invention can be used for all semiconductor light emitting elements and semiconductor light receiving elements. Examples of the semiconductor light emitting element include a semiconductor laser (LD) and a light emitting diode (LED), and more specifically, a communication signal light source (1-2 μm band using InGaNAs as an active layer) laser or a fiber excitation pump. In particular, long wavelength (1 μm) light sources (such as near 980 nm using an InGaAs strained quantum well active layer / GaAs substrate, near 1480 nm using an InGaAsP strained well active layer / InP substrate) and communication semiconductor laser devices such as lasers.
A semiconductor laser used for a communication system requiring an m-band and high-output operation can be given. Also, among communication lasers, a laser having a nearly circular shape is effective in increasing the coupling efficiency with a fiber. Further, a laser having a single far-field image can be used as a laser suitable for a wide range of applications such as information processing and optical communication. Further, as a semiconductor light receiving element, a PIN photodiode (PI
N-PD), avalanche photodiode (AP)
D) and the like.

【0081】[0081]

【実施例】以下に具体例を挙げて、本発明をさらに詳細
に説明する。以下の実施例に示す材料、試薬、割合、操
作等は、本発明の精神から逸脱しない限り適宜変更する
ことができる。したがって、本発明の範囲は以下に示す
具体例に制限されるものではない。
The present invention will be described in more detail with reference to specific examples. Materials, reagents, ratios, operations, and the like shown in the following examples can be appropriately changed without departing from the spirit of the present invention. Therefore, the scope of the present invention is not limited to the following specific examples.

【0082】(実施例1)本実施例において、図2に示
す順に各層を形成してリッジ導波型レーザを製造した。
なお図2(a)〜(c)には、構造を把握しやすくするた
めに敢えて寸法を変えている部分があるが、実際の寸法
は以下の文中に記載されるとおりである。
Example 1 In this example, a ridge waveguide type laser was manufactured by forming layers in the order shown in FIG.
2 (a) to 2 (c), there are portions where the dimensions are intentionally changed in order to make it easier to grasp the structure, but the actual dimensions are as described in the following text.

【0083】先ず、厚さ350μmで表面が(100)
面であるn型GaAs(n=1×1018cm-3)基板1
01上に、MOCVD法により厚さ2.0μmのn型A
0. 35Ga0.65As(Siドープ:n=1×1018cm
-3)からなるn型クラッド層102を形成した。次い
で、MOCVD法により厚さ10nmのGaAs光ガイ
ド層(ノンドープ)131、厚さ8nmのGaN0.01
0.99バリア層(ノンドープ)132、厚さ7nmのI
0.35Ga0.650.01As0.99井戸層(ノンドープ)1
33、厚さ8nmのGaN0.01As0.99バリア層(ノン
ドープ)134、厚さ7nmのIn0.35Ga0.650.01
As0.99井戸層(ノンドープ)135、厚さ8nmのG
aN0.01As0.99バリア層(ノンドープ)136、厚さ
10nmのGaAs光ガイド層(ノンドープ)137か
らなる二重量子井戸(DQW)活性層103をこの順に
形成した。次いで、MOCVD法により厚さ0.1μm
のp型Al0.35Ga0.65As(Znドープ:p=1×1
18cm-3)からなるp型クラッド層104、厚さ0.
01μmのp型GaAs(Znドープ:p=1×10 18
cm-3)表面保護層105を順次積層してダブルヘテロ
構造を形成した(図2(a))。
First, the thickness is 350 μm and the surface is (100)
N-type GaAs (n = 1 × 1018cm-3) Substrate 1
01 on the n-type A having a thickness of 2.0 μm by MOCVD.
l0. 35Ga0.65As (Si-doped: n = 1 × 1018cm
-3) Was formed. Next
Then, a GaAs light guide having a thickness of 10 nm is formed by MOCVD.
Layer (non-doped) 131, 8 nm thick GaN0.01A
s0.99Barrier layer (non-doped) 132, 7 nm thick I
n0.35Ga0.65N0.01As0.99Well layer (non-doped) 1
33, 8 nm thick GaN0.01As0.99Barrier layer (non
Doped 134, 7 nm thick In0.35Ga0.65N0.01
As0.99Well layer (non-doped) 135, 8 nm thick G
aN0.01As0.99Barrier layer (non-doped) 136, thickness
10 nm GaAs optical guide layer (non-doped) 137
Double quantum well (DQW) active layer 103
Formed. Next, the thickness is 0.1 μm by MOCVD.
P-type Al0.35Ga0.65As (Zn doped: p = 1 × 1
018cm-3), A p-type cladding layer 104 having a thickness of 0.
01 μm p-type GaAs (Zn doped: p = 1 × 10 18
cm-3) The surface protection layer 105 is sequentially laminated to form a double hetero
The structure was formed (FIG. 2A).

【0084】上記MOCVD法では、III族原料にはト
リメチルガリウム(TMG)及びトリメチルインジウム
(TMI)を、V族原料にはアルシン及びジメチルヒド
ラゾン(DMHy)を、キャリアガスには水素をそれぞ
れ用いた。このとき、MOCVD法においてジメチルヒ
ドラゾン(DMHy)は、GaAs光ガイド層131を
形成後、GaN0.01As0.99バリア層132の形成時よ
り添加を開始し、GaN0.01As0.99バリア層(ノンド
ープ)136の形成終了時に添加を終了し、GaAs光
ガイド層(ノンドープ)137形成時に添加しないよう
にした。またトリメチルインジウム(TMI)は、In
0.35Ga0.650.01As0.99井戸層133,135の形
成時のみ添加するようにした。
In the MOCVD method, trimethyl gallium (TMG) and trimethyl indium (TMI) were used as group III raw materials, arsine and dimethylhydrazone (DMHy) were used as group V raw materials, and hydrogen was used as a carrier gas. At this time, in the MOCVD method, dimethylhydrazone (DMHy) starts to be added at the time of forming the GaN 0.01 As 0.99 barrier layer 132 after the GaAs light guide layer 131 is formed, and forms the GaN 0.01 As 0.99 barrier layer (non-doped) 136. The addition was terminated at the end, and was not added when the GaAs light guide layer (non-doped) 137 was formed. In addition, trimethyl indium (TMI) is
0.35 Ga 0.65 N 0.01 As 0.99 is added only when the well layers 133 and 135 are formed.

【0085】次に、このダブルヘテロ基板の表面に厚さ
100nmのSiNx保護膜106をプラズマCVDに
より堆積させ、フォトリソグラフィーにより[0−1
1]B方向を長手方向とするストライプ状の開口部10
7(p型GaAs表面保護層105が露出)を形成し
た。ストライプ状の開口部107の横幅は2μmとし、
ストライプ状の開口部107の横方向スペース間隔は約
250μmとした。
Next, a SiNx protective film 106 having a thickness of 100 nm is deposited on the surface of the double hetero substrate by plasma CVD, and [0-1] is formed by photolithography.
1] Stripe-shaped opening 10 whose longitudinal direction is in direction B
7 (the p-type GaAs surface protective layer 105 was exposed). The width of the stripe-shaped opening 107 is 2 μm,
The horizontal space interval between the stripe-shaped openings 107 was about 250 μm.

【0086】上記のストライプ状の開口部107にMO
CVD法を用いた選択成長により、厚さ1.8μmのp
型Al0.4Ga0.6As(Znドープ:p=1×1018
-3)からなるp型クラッド層108及び厚さ0.5μ
mのp型GaAs(Znドープ:p=2×1019
-3)からなるコンタクト層109を成長させた(図2
(b))。
An MO is formed in the above-mentioned stripe-shaped opening 107.
By selective growth using the CVD method, a 1.8 μm thick p
Type Al 0.4 Ga 0.6 As (Zn doped: p = 1 × 10 18 c
m −3 ) p-type cladding layer 108 and a thickness of 0.5 μm
m p-type GaAs (Zn doped: p = 2 × 10 19 c
m −3 ) (FIG. 2)
(B)).

【0087】なお、上記のMOCVD法において、III
族原料にはトリメチルガリウム(TMG)、トリエチル
ガリウム(TEG)、及びトリメチルアルミニウム(T
MA)を、V族原料にはアルシンを、またキャリアガス
には水素をそれぞれ用いた。また、p型ドーパントには
ジメチル亜鉛(DEZ)、n型ドーパントにはジシラン
を用いた。
In the above MOCVD method, III
Group materials include trimethylgallium (TMG), triethylgallium (TEG), and trimethylaluminum (TG).
MA), arsine was used as the group V raw material, and hydrogen was used as the carrier gas. Dimethyl zinc (DEZ) was used as the p-type dopant, and disilane was used as the n-type dopant.

【0088】この後、p側の電極110を蒸着し、基板
を100μmまで薄くした後に、n側電極111を蒸着
し、アロイした(図2(c))。こうして作製したウエ
ハーにおいて、レーザ光出射端面を形成(1次劈開)す
るようにチップバーに切り出した。このときの共振器長
は250μmとした。前端面10%−後端面90%の非
対称コーティングを施した後、2次劈開によりチップに
分離した。チップをジャンクションダウンで組立した
後、25℃で連続通電(CW)にて電流−光出力、電流
−電圧特性を測定した。
Thereafter, the p-side electrode 110 was deposited and the substrate was thinned to 100 μm, and then the n-side electrode 111 was deposited and alloyed (FIG. 2C). The wafer thus fabricated was cut into chip bars so as to form (primary cleavage) a laser light emitting end face. The resonator length at this time was 250 μm. After applying an asymmetric coating of 10% of the front end face-90% of the rear end face, chips were separated by secondary cleavage. After assembling the chip by junction down, current-light output and current-voltage characteristics were measured at 25 ° C. by continuous conduction (CW).

【0089】このようにして作製したレーザ素子の発振
波長は約1.3μm、しきい値電流は平均30mA、ス
ロープ効率は平均0.55mW/mAであり、特性は非
常に良好であった。また、高い信頼性(70℃、3mW
の高温、高出力における3000時間以上の安定動作)
が得られることが判明した。また、電流注入のための開
口部にリッジを選択成長により形成しているため、素子
構造の均一性を高めることができ、上記の半導体レーザ
素子を高歩留まりで作製することができた。井戸層のI
n組成あるいはN組成をさらに増加させること、例えば
In0.4Ga0.60.03As0.97とすることにより、発振
波長を1.5μm帯まで長くすることも可能である。
The oscillation wavelength of the laser device thus manufactured was about 1.3 μm, the threshold current was 30 mA on average, and the slope efficiency was 0.55 mW / mA on average, and the characteristics were very good. High reliability (70 ° C, 3mW
Stable operation for more than 3000 hours at high temperature and high output)
Was obtained. In addition, since the ridge is formed in the opening for current injection by selective growth, the uniformity of the device structure can be improved, and the above-described semiconductor laser device can be manufactured with high yield. Well layer I
By further increasing the n composition or the N composition, for example, to In 0.4 Ga 0.6 N 0.03 As 0.97 , the oscillation wavelength can be extended to the 1.5 μm band.

【0090】(実施例2)厚さ350μmで表面が(1
00)面であるn型GaAs(n=1×1018cm-3
基板201上に、MOCVD法により、厚さ2.0μm
のn型Al0.35Ga0.65As(Siドープ:n=1×1
18cm-3)からなるn型クラッド層202を積層し
た。次いで、MOCVD法により厚さ10nmのGaA
s光ガイド層(ノンドープ)231、厚さ7nmのGa
0.01As0.99バリア層(ノンドープ)232、厚さ6
nmのIn0.35Ga0.650.01As0.99井戸層(ノンド
ープ)233、厚さ8nmのGaN0.01As0.99バリア
層(ノンドープ)234、厚さ7nmのIn0.35Ga
0.650.01As0.99井戸層(ノンドープ)235、厚さ
8nmのGaN0.01As0.99バリア層(ノンドープ)2
36、及び厚さ10nmのGaAs光ガイド層(ノンド
ープ)237の順に積層することにより二重量子井戸
(DQW)活性層203を形成した。次いで、厚さ0.
1μmのp型Al0.35Ga0.65As(Znドープ:p=
1×1018cm-3)からなるp型クラッド層204、厚
さ0.01μmのp型GaAs(Znドープ:p=1×
1018cm-3)表面保護層205を順次積層することに
より、ダブルヘテロ構造を形成した(図3(a))。
(Example 2) The thickness was 350 μm and the surface was (1).
N-type GaAs as the (00) plane (n = 1 × 10 18 cm −3 )
2.0 μm thick on the substrate 201 by MOCVD.
N-type Al 0.35 Ga 0.65 As (Si-doped: n = 1 × 1
An n-type cladding layer 202 of 0 18 cm -3 ) was laminated. Next, GaAs having a thickness of 10 nm is formed by MOCVD.
s light guide layer (non-doped) 231, Ga having a thickness of 7 nm
N 0.01 As 0.99 barrier layer (non-doped) 232, thickness 6
In 0.35 Ga 0.65 N 0.01 As 0.99 well layer (non-doped) 233 nm, GaN 0.01 As 0.99 barrier layer (non-doped) 234 having a thickness of 8 nm, In 0.35 Ga having a thickness of 7 nm
0.65 N 0.01 As 0.99 well layer (non-doped) 235, 8 nm thick GaN 0.01 As 0.99 barrier layer (non-doped) 2
A double quantum well (DQW) active layer 203 was formed by laminating a GaAs light guide layer (non-doped) 237 having a thickness of 36 nm and a thickness of 10 nm. Then, a thickness of 0.
1 μm p-type Al 0.35 Ga 0.65 As (Zn doped: p =
1 × 10 18 cm −3 ) p-type cladding layer 204, 0.01 μm-thick p-type GaAs (Zn doped: p = 1 ×
10 18 cm −3 ) A double hetero structure was formed by sequentially laminating the surface protective layer 205 (FIG. 3A).

【0091】上記MOCVD法では、III族原料にはト
リメチルガリウム(TMG)、トリエチルガリウム(T
EG)及びトリメチルインジウム(TMI)を、V族原
料にはアルシン及びジメチルヒドラゾン(DMHy)
を、キャリアガスには水素をそれぞれ用いた。このと
き、MOCVD法においてジメチルヒドラゾン(DMH
y)は、GaAs光ガイド層231を形成後、GaN
0.01As0.99バリア層232の形成時より添加を開始
し、GaN0.01As0.99バリア層(ノンドープ)236
の形成終了時に添加を終了し、GaAs光ガイド層(ノ
ンドープ)237形成時に添加しないようにした。また
トリメチルインジウム(TMI)は、In0.35Ga0.65
0.01As0.99井戸層233,235の形成時のみ添加
するようにした。
In the MOCVD method, the group III raw materials include trimethylgallium (TMG) and triethylgallium (T
EG) and trimethylindium (TMI) and arsine and dimethylhydrazone (DMHy) as group V raw materials.
And hydrogen as a carrier gas. At this time, dimethylhydrazone (DMH) is used in the MOCVD method.
y) shows that after forming the GaAs light guide layer 231, GaN
The addition is started at the time of forming the 0.01 As 0.99 barrier layer 232 and the GaN 0.01 As 0.99 barrier layer (non-doped) 236 is formed.
At the end of the formation of the GaAs light guide layer (non-doped) 237. Trimethylindium (TMI) is In 0.35 Ga 0.65
N 0.01 As 0.99 was added only when the well layers 233 and 235 were formed.

【0092】次に、このダブルヘテロ基板の表面に厚さ
100nmのSiNx保護膜をプラズマCVDにより堆
積させ、フォトリソグラフィーにより[011]A方向
を長手方向とするストライプ状の保護膜206を形成し
た。ストライプ状のSiNx保護膜206の横幅は2μ
mとし、ストライプ状の保護膜206の横方向スペース
間隔は約250μmとした。
Next, an SiN x protective film having a thickness of 100 nm was deposited on the surface of the double hetero substrate by plasma CVD, and a stripe-like protective film 206 having a [011] A direction as a longitudinal direction was formed by photolithography. . The width of the striped SiN x protective film 206 is 2 μm.
m, and the horizontal space interval between the stripe-shaped protective films 206 was about 250 μm.

【0093】上記のストライプ状のSiNx保護膜20
6の両側にMOCVD法を用いた選択成長により、厚さ
0.6μmのn型Al0.4Ga0.6As(Siドープ:n
=1×1018cm-3)からなる電流ブロック層207及
び厚さ0.01μmのn型GaAs表面保護層(Siド
ープ:n=1×1018cm-3)208を形成した(図3
(b))。このとき、SiNx保護膜206の両脇に
(111)B面(B面はAs面を意味する)からなる側
壁が形成された。SiNx保護膜206のストライプ方
向を[011]A方向に選択することにより、保護膜上
への横方向成長を抑制できかつ側壁のファセット面を非
常に平坦にすることができた。
The above-mentioned striped SiN x protective film 20
6 was selectively grown on both sides by MOCVD to form a 0.6 μm thick n-type Al 0.4 Ga 0.6 As (Si-doped: n
= 1 × 10 18 cm −3 ) and an n-type GaAs surface protective layer (Si doped: n = 1 × 10 18 cm −3 ) 208 having a thickness of 0.01 μm (FIG. 3)
(B)). At this time, sidewalls made of the (111) B plane (the B plane means the As plane) were formed on both sides of the SiN x protective film 206. By selecting the stripe direction of the SiN x protective film 206 in the [011] A direction, lateral growth on the protective film could be suppressed and the facet surface of the side wall could be made very flat.

【0094】次に、ストライプ状のSiNx保護膜20
6をエッチングにより除去した。このとき、SiNx
206の除去には緩衝フッ酸液などのウェットエッチン
グもしくはSF6、CF4などのガスを用いたドライエッ
チングを用いた。その後、再びMOCVD法により厚さ
2.0μmのp型Al0.35Ga0.65As(Znドープ:
p=1×1018cm-3)からなるp型第2クラッド層2
09及び厚さ3.0μmのp型GaAs(Znドープ:
p=2×1019cm-3)からなるコンタクト層210を
成長させた。
Next, the striped SiN x protective film 20 is formed.
6 was removed by etching. At this time, the SiN x film 206 was removed by wet etching using a buffered hydrofluoric acid solution or dry etching using a gas such as SF 6 or CF 4 . Thereafter, a 2.0 μm-thick p-type Al 0.35 Ga 0.65 As (Zn-doped:
p-type second cladding layer 2 consisting of p = 1 × 10 18 cm −3 )
09 and a 3.0 μm-thick p-type GaAs (Zn-doped:
A contact layer 210 consisting of p = 2 × 10 19 cm −3 ) was grown.

【0095】この後、p側の電極211を蒸着し、基板
を100μmまで薄くした後に、n側電極212を蒸着
し、アロイした(図3(c))。こうして作製したウエ
ハーにおいて、レーザ光出射端面を形成(1次劈開)す
るようにチップバーに切り出した。このときの共振器長
は250μmとした。前端面10%−後端面90%の非
対称コーティングを施した後、2次劈開によりチップに
分離した。チップをジャンクションダウンで組立した
後、25℃で連続通電(CW)にて電流−光出力、電流
−電圧特性を測定した。
Thereafter, the p-side electrode 211 was deposited and the substrate was thinned to 100 μm, and then the n-side electrode 212 was deposited and alloyed (FIG. 3C). The wafer thus fabricated was cut into chip bars so as to form (primary cleavage) a laser light emitting end face. The resonator length at this time was 250 μm. After applying an asymmetric coating of 10% of the front end face-90% of the rear end face, chips were separated by secondary cleavage. After assembling the chip by junction down, current-light output and current-voltage characteristics were measured at 25 ° C. by continuous conduction (CW).

【0096】このようにして作製したレーザ素子の発振
波長は約1.3μm、しきい値電流は平均27mA、ス
ロープ効率は平均0.6mW/mAであり、特性は非常
に良好であった。また、高い信頼性(70℃、3mWの
高温、高出力における3000時間以上の安定動作)が
得られることが判明した。また、電流ブロック層を選択
成長により形成しているため、素子構造の均一性を高め
ることができ、上記の半導体レーザ素子を高歩留まりで
作製することができた。
The laser device thus manufactured had an oscillation wavelength of about 1.3 μm, a threshold current of 27 mA on average, and a slope efficiency of 0.6 mW / mA on average. The characteristics were very good. In addition, it was found that high reliability (stable operation at 3000 ° C. or more at a high temperature of 70 ° C. and a high output of 3 mW) was obtained. Further, since the current block layer is formed by selective growth, the uniformity of the device structure can be improved, and the above-described semiconductor laser device can be manufactured with a high yield.

【0097】なお、上記のMOCVD法において、III
族原料にはトリメチルガリウム(TMG)、トリエチル
ガリウム(TEG)、トリメチルアルミニウム(TM
A)を、V族原料にはアルシン及びジメチルヒドラジン
(DMHy)を、キャリアガスには水素をそれぞれ用い
た。また、p型ドーパントにはジメチル亜鉛(DE
Z)、n型ドーパントにはジシランを用いた。さらに、
n型Al0.4Ga0.6Asブロック層の成長時には、Si
Nx保護膜上へのポリの堆積を抑制するために、HCl
ガスを導入してもよい。その場合は、リッジの成長時に
はHClガスをHCl/III族のモル比が0.05〜1
程度となることが好ましい。
In the above MOCVD method, III
Group materials include trimethylgallium (TMG), triethylgallium (TEG), and trimethylaluminum (TMG).
A), arsine and dimethylhydrazine (DMHy) were used as group V raw materials, and hydrogen was used as a carrier gas. Also, dimethyl zinc (DE
Z), disilane was used as the n-type dopant. further,
During the growth of the n-type Al 0.4 Ga 0.6 As block layer, Si
HCl to prevent poly deposition on the Nx protective film.
Gas may be introduced. In this case, when growing the ridge, HCl gas is used at a molar ratio of HCl / III group of 0.05-1.
It is preferable that it is about.

【0098】また、前記選択成長後にウエハを大気に露
出せずに前記保護膜を除去し、この後もウエハを大気に
露出せずに第2導電型第2クラッド層を形成することに
より、再成長表面(開口部底面および電流ブロック層表
面)の酸化を防止できるとことから、素子の信頼性をよ
り高めることが可能となる。
Further, after the selective growth, the protective film is removed without exposing the wafer to the atmosphere, and thereafter, the second conductive type second cladding layer is formed without exposing the wafer to the atmosphere to thereby re-use the wafer. Oxidation of the growth surface (the bottom surface of the opening and the surface of the current block layer) can be prevented, so that the reliability of the device can be further improved.

【0099】(比較例)厚さ8nmのGaN0.01As
0.99バリア層(ノンドープ)132,134,136を
厚さ8nmのGaAs層(ノンドープ)に置き換えたこ
と以外、実施例1と同じにしてレーザ素子を作製した結
果、レーザしきい値の増大(2倍以上)、効率の低下
(2/3以下)が生じた。また、素子寿命は非常に短時
間(100時間以下)であった。原因として、活性層内
をミスフィット転位が伝搬したことが考えられる。
Comparative Example GaN 0.01 As of 8 nm Thickness
A laser device was manufactured in the same manner as in Example 1 except that the 0.99 barrier layers (non-doped) 132, 134, and 136 were replaced with GaAs layers (non-doped) having a thickness of 8 nm. As described above), the efficiency was reduced (2/3 or less). The element life was very short (100 hours or less). A possible cause is that misfit dislocations propagated in the active layer.

【0100】[0100]

【発明の効果】本発明に従ってInの組成比率を大きく
してNの組成比率を小さくした圧縮歪みを有するGaI
nNAs井戸層と、引張り歪みを有するGaNAsバリ
ア層を含む量子井戸活性層を作製することにより、高温
特性及び信頼性に優れた半導体光デバイス装置を提供す
ることができる。この半導体光デバイス装置は、光通信
に好適な長波長用光源(1μm帯)として特に有用であ
る。また、本発明の半導体光デバイス装置の製造方法に
よれば、インジウムの添加量を調節するだけで簡単に井
戸層とバリア層の界面の形成が可能となり、量子井戸構
造における井戸型ポテンシャルの急峻性を向上させるこ
とができる。
According to the present invention, a GaI having a compressive strain in which the composition ratio of In is increased and the composition ratio of N is decreased, according to the present invention.
By manufacturing a quantum well active layer including an nNAs well layer and a GaNAs barrier layer having a tensile strain, a semiconductor optical device having excellent high-temperature characteristics and reliability can be provided. This semiconductor optical device is particularly useful as a long wavelength light source (1 μm band) suitable for optical communication. Further, according to the method for manufacturing a semiconductor optical device of the present invention, the interface between the well layer and the barrier layer can be easily formed only by adjusting the addition amount of indium, and the sharpness of the well-type potential in the quantum well structure can be improved. Can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の半導体光デバイス装置の一実施例の
斜視図である。
FIG. 1 is a perspective view of an embodiment of a semiconductor optical device according to the present invention.

【図2】 本発明の半導体光デバイス装置の製造工程の
一例を説明する工程図である。
FIG. 2 is a process diagram illustrating an example of a manufacturing process of the semiconductor optical device device of the present invention.

【図3】 本発明の半導体光デバイス装置の他の製造工
程の一例を説明する工程図である。
FIG. 3 is a process diagram illustrating an example of another manufacturing process of the semiconductor optical device device of the present invention.

【図4】 本発明の半導体光デバイス装置の一実施例の
上面図である。
FIG. 4 is a top view of one embodiment of the semiconductor optical device device of the present invention.

【図5】 本発明の半導体光デバイス装置の製造過程に
おける窒素及びインジウム添加量を示す説明図である。
FIG. 5 is an explanatory diagram showing the amounts of nitrogen and indium added in the process of manufacturing the semiconductor optical device of the present invention.

【図6】 本発明の半導体光デバイス装置における井戸
層の臨界膜厚とInxGa1-x0.01As0.99井戸層のX
値との関係を示す説明図である。
FIG. 6 shows the critical thickness of the well layer and the X of the In x Ga 1 -xN 0.01 As 0.99 well layer in the semiconductor optical device of the present invention.
FIG. 4 is an explanatory diagram showing a relationship with a value.

【符号の説明】[Explanation of symbols]

11 基板 12 第1導電型クラッド層 13 活性層 14 第2導電型第1クラッド層 15 キャップ層 16 保護膜 17 第2導電型第2クラッド層 18 コンタクト層 19 電極 20 電極 21 基板 22 第1導電型クラッド層 23 活性層 24 第2導電型第1クラッド層 25 キャップ層 26 電流ブロック層 27 保護膜 28 第2導電型第2クラッド層 29 コンタクト層 30 電極 31 電極 32 開口部 41 下側光ガイド層 42 バリア層 43 井戸層 44 バリア層 45 上側光ガイド層 51 下側光ガイド層 52 バリア層 53 井戸層 54 バリア層 55 井戸層 56 バリア層 57 上側光ガイド層 101 基板 102 n型クラッド層 103 活性層 104 p型第1クラッド層 105 表面保護層 106 SiNx保護膜 107 開口部 108 p型第2クラッド層 109 コンタクト層 110 p側電極 111 n側電極 131 光ガイド層 132 バリア層 133 井戸層 134 バリア層 135 井戸層 136 バリア層 137 光ガイド層 201 基板 202 n型クラッド層 203 活性層 204 p型第1クラッド層 205 GaAs表面保護層 206 SiNx保護膜 207 電流ブロック層 208 GaAs表面保護層 209 p型第2クラッド層 210 コンタクト層 211 p側電極 212 n側電極 231 光ガイド層 232 バリア層 233 井戸層 234 バリア層 235 井戸層 236 バリア層 237 光ガイド層 G 光ガイド層 B バリア層 W 井戸層DESCRIPTION OF SYMBOLS 11 Substrate 12 1st conductivity type clad layer 13 Active layer 14 2nd conductivity type 1st clad layer 15 Cap layer 16 Protective film 17 2nd conductivity type 2nd clad layer 18 Contact layer 19 Electrode 20 Electrode 21 Substrate 22 1st conductivity type Cladding layer 23 Active layer 24 Second conductivity type first cladding layer 25 Cap layer 26 Current blocking layer 27 Protective film 28 Second conductivity type second cladding layer 29 Contact layer 30 Electrode 31 Electrode 32 Opening 41 Lower light guide layer 42 Barrier layer 43 Well layer 44 Barrier layer 45 Upper light guide layer 51 Lower light guide layer 52 Barrier layer 53 Well layer 54 Barrier layer 55 Well layer 56 Barrier layer 57 Upper light guide layer 101 Substrate 102 N-type cladding layer 103 Active layer 104 p-type first cladding layer 105 a surface protective layer 106 SiN x protective film 107 opening 08 p-type second cladding layer 109 contact layer 110 p-side electrode 111 n-side electrode 131 light guide layer 132 barrier layer 133 well layer 134 barrier layer 135 well layer 136 barrier layer 137 light guide layer 201 substrate 202 n-type cladding layer 203 activity Layer 204 p-type first cladding layer 205 GaAs surface protection layer 206 SiN x protection film 207 current blocking layer 208 GaAs surface protection layer 209 p-type second cladding layer 210 contact layer 211 p-side electrode 212 n-side electrode 231 light guide layer 232 Barrier layer 233 Well layer 234 Barrier layer 235 Well layer 236 Barrier layer 237 Light guide layer G Light guide layer B Barrier layer W Well layer

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F041 AA14 AA43 CA04 CA05 CA34 CA35 CA36 CA65 CB03 5F049 MA04 MA07 MB07 PA04 QA08 5F073 AA13 AA45 AA74 CA17 DA05 DA35  ────────────────────────────────────────────────── ─── Continued on the front page F term (reference) 5F041 AA14 AA43 CA04 CA05 CA34 CA35 CA36 CA65 CB03 5F049 MA04 MA07 MB07 PA04 QA08 5F073 AA13 AA45 AA74 CA17 DA05 DA35

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 InxGa1-XyAs1-y(0<x≦1,
0<y≦1)井戸層と、該井戸層の上下に隣接するGa
zAs1-z(0<z≦1)バリア層とを含む量子井戸活
性層を基板上に有することを特徴とする半導体光デバイ
ス装置。
1. Inx Ga 1 -x N y As 1 -y (0 <x ≦ 1,
0 <y ≦ 1) a well layer and Ga adjacent above and below the well layer
A semiconductor optical device device comprising a quantum well active layer including a N z As 1-z (0 <z ≦ 1) barrier layer on a substrate.
【請求項2】 前記基板がGaAsであることを特徴と
する請求項1に記載の半導体光デバイス装置。
2. The semiconductor optical device according to claim 1, wherein said substrate is made of GaAs.
【請求項3】 前記量子井戸活性層が2以上の井戸層を
有することを特徴とする請求項1又は2に記載の半導体
光デバイス装置。
3. The semiconductor optical device according to claim 1, wherein the quantum well active layer has two or more well layers.
【請求項4】 前記量子井戸活性層の上側及び下側にそ
れぞれ前記量子井戸活性層よりも屈折率の小さい層を含
むことを特徴とする請求項1〜3のいずれかに記載の半
導体光デバイス装置
4. The semiconductor optical device according to claim 1, further comprising a layer having a lower refractive index than said quantum well active layer, above and below said quantum well active layer. apparatus
【請求項5】 前記量子井戸活性層よりも屈折率の小さ
い層のうち、前記量子井戸活性層の下側の層が第1導電
型クラッド層であり、前記量子井戸活性層の上側の層が
第2導電型クラッド層であることを特徴とする請求項1
〜4のいずれかに記載の半導体光デバイス装置。
5. A layer having a lower refractive index than the quantum well active layer, a layer below the quantum well active layer is a first conductivity type cladding layer, and a layer above the quantum well active layer is a first conductive type cladding layer. 2. A cladding layer of a second conductivity type.
5. The semiconductor optical device according to any one of items 1 to 4.
【請求項6】 前記第1導電型クラッド層がAlpGa
1-pAs(0<p≦1)、及び/又は前記第2導電型ク
ラッド層がAlqGa1-qAs(0<q≦1)であること
を特徴とする請求項5に記載の半導体光デバイス装置。
6. The first conductivity type cladding layer is formed of Al p Ga.
1-p As (0 <p ≦ 1), and / or said second conductivity type cladding layer Al q Ga 1-q As of claim 5, wherein the (0 <q ≦ 1) is Semiconductor optical device.
【請求項7】 前記量子井戸活性層が、前記第1導電型
クラッド層側に下側光ガイド層、及び/又は前記第2導
電型クラッド層側に上側光ガイド層を有することを特徴
とする請求項5又は6に記載の半導体光デバイス装置。
7. The quantum well active layer has a lower light guide layer on the side of the first conductivity type clad layer and / or an upper light guide layer on the side of the second conductivity type clad layer. The semiconductor optical device according to claim 5.
【請求項8】 前記下側光ガイド層がAlrGa1-rAs
(0≦r<1)、及び/又は前記上側光ガイド層がAl
sGa1-sAs(0≦s<1)であることを特徴とする請
求項7に記載の半導体光デバイス装置。
8. The light guide layer according to claim 1, wherein the lower light guide layer is Al r Ga 1 -r As.
(0 ≦ r <1), and / or the upper light guide layer is made of Al
8. The semiconductor optical device according to claim 7, wherein s Ga 1 -s As (0 ≦ s <1).
【請求項9】 前記AlpGa1-pAs(0<p≦1)第
1導電型クラッド層のAl組成比率pと前記AlrGa
1-rAs(0≦r<1)下側光ガイド層のAl組成比率
rとが、p>rの関係を有することを特徴とする請求項
8に記載の半導体光デバイス装置。
9. The Al composition ratio p of the Al p Ga 1-p As (0 <p ≦ 1) first conductivity type cladding layer and the Al r Ga
9. The semiconductor optical device device according to claim 8, wherein the Al composition ratio r of the lower optical guide layer of 1-r As (0 ≦ r <1) has a relationship of p> r.
【請求項10】 前記AlqGa1-qAs(0<q≦1)
第2導電型クラッド層のAl組成比率qと前記Als
1-sAs(0≦s<1)上側光ガイド層のAl組成比率
sとが、q>sの関係を有することを特徴とする請求項
8に記載の半導体光デバイス装置。
10. The Al q Ga 1 -q As (0 <q ≦ 1)
The Al composition ratio q of the second conductivity type cladding layer and the Al s G
9. The semiconductor optical device device according to claim 8, wherein a 1-s As (0 ≦ s <1) and the Al composition ratio s of the upper optical guide layer have a relationship of q> s.
【請求項11】 前記半導体光デバイス装置が半導体発
光素子であることを特徴とする請求項1〜10のいずれ
かに記載の半導体光デバイス装置。
11. The semiconductor optical device according to claim 1, wherein said semiconductor optical device is a semiconductor light emitting device.
【請求項12】 前記半導体発光素子が半導体レーザで
あることを特徴とする請求項11に記載の半導体光デバ
イス装置。
12. The semiconductor optical device according to claim 11, wherein said semiconductor light emitting device is a semiconductor laser.
【請求項13】 前記半導体発光素子の発光波長が1〜
2μmであることを特徴とする請求項11又は12に記
載の半導体光デバイス装置。
13. The light emitting wavelength of the semiconductor light emitting element is 1 to 1.
13. The semiconductor optical device according to claim 11, wherein the thickness is 2 [mu] m.
【請求項14】 前記半導体光デバイス装置が半導体受
光素子であることを特徴とする請求項1〜10のいずれ
かに記載の半導体光デバイス装置。
14. The semiconductor optical device according to claim 1, wherein said semiconductor optical device is a semiconductor light receiving element.
【請求項15】 基板を形成する工程、InxGa1-X
yAs1-y(0<x≦1,0<y≦1)井戸層と、該井戸
層の上下に隣接するGaNzAs1-z(0<z≦1)バリ
ア層とを含む量子井戸活性層を形成する工程を有する半
導体光デバイス装置の製造方法であって、前記量子井戸
活性層を形成する工程において、前記井戸層の下層とし
て形成されるバリア層の形成開始時に窒素の添加を開始
し、前記井戸層の上層として形成されるバリア層の形成
終了時に窒素の添加を終了するとともに、前記井戸層の
形成中にはインジウムを添加し、前記バリア層の形成中
にはインジウムを添加しないことを特徴とする半導体光
デバイス装置の製造方法。
15. A process for forming a substrate, wherein In x Ga 1 -xN
A quantum well including a y As 1-y (0 <x ≦ 1, 0 <y ≦ 1) well layer and a GaN z As 1-z (0 <z ≦ 1) barrier layer above and below the well layer A method for manufacturing a semiconductor optical device device comprising a step of forming an active layer, wherein in the step of forming the quantum well active layer, the addition of nitrogen is started at the start of forming a barrier layer formed as a layer below the well layer. At the end of the formation of the barrier layer formed as the upper layer of the well layer, the addition of nitrogen is terminated, and indium is added during the formation of the well layer, and indium is not added during the formation of the barrier layer. A method for manufacturing a semiconductor optical device, comprising:
【請求項16】 前記量子井戸活性層を形成する工程に
おいて、窒素を添加している間にインジウムを2回以上
添加することにより2以上の井戸層を形成することを特
徴とする請求項15に記載の半導体光デバイス装置の製
造方法。
16. The method according to claim 15, wherein in the step of forming the quantum well active layer, two or more well layers are formed by adding indium two or more times while adding nitrogen. The manufacturing method of the semiconductor optical device device described in the above.
JP2000178508A 2000-06-14 2000-06-14 Semiconductor optical device and its manufacturing method Pending JP2001358409A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000178508A JP2001358409A (en) 2000-06-14 2000-06-14 Semiconductor optical device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000178508A JP2001358409A (en) 2000-06-14 2000-06-14 Semiconductor optical device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2001358409A true JP2001358409A (en) 2001-12-26

Family

ID=18679924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000178508A Pending JP2001358409A (en) 2000-06-14 2000-06-14 Semiconductor optical device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2001358409A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158344A (en) * 2001-09-07 2003-05-30 Nec Corp Semiconductor structure, semiconductor light emitting element and their manufacturing method
JP2003347675A (en) * 2002-05-27 2003-12-05 Sharp Corp Semiconductor laser device and manufacturing method therefor
JP2006019617A (en) * 2004-07-05 2006-01-19 Sony Corp Semiconductor laser
JP2006032780A (en) * 2004-07-20 2006-02-02 Ricoh Co Ltd Semiconductor light emitting element, surface emission semiconductor laser, surface emission semiconductor laser array, optical transmission module, optical transmission/reception module, and optical communication system
JP2007250888A (en) * 2006-03-16 2007-09-27 Furukawa Electric Co Ltd:The Manufacturing method of semiconductor element
JP2008177615A (en) * 2008-04-07 2008-07-31 Matsushita Electric Ind Co Ltd Semiconductor device and method of manufacturing same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158344A (en) * 2001-09-07 2003-05-30 Nec Corp Semiconductor structure, semiconductor light emitting element and their manufacturing method
JP2003347675A (en) * 2002-05-27 2003-12-05 Sharp Corp Semiconductor laser device and manufacturing method therefor
JP2006019617A (en) * 2004-07-05 2006-01-19 Sony Corp Semiconductor laser
JP2006032780A (en) * 2004-07-20 2006-02-02 Ricoh Co Ltd Semiconductor light emitting element, surface emission semiconductor laser, surface emission semiconductor laser array, optical transmission module, optical transmission/reception module, and optical communication system
JP4666967B2 (en) * 2004-07-20 2011-04-06 株式会社リコー Semiconductor light emitting device, surface emitting semiconductor laser, surface emitting semiconductor laser array, optical transmission module, optical transmission / reception module, and optical communication system
JP2007250888A (en) * 2006-03-16 2007-09-27 Furukawa Electric Co Ltd:The Manufacturing method of semiconductor element
JP2008177615A (en) * 2008-04-07 2008-07-31 Matsushita Electric Ind Co Ltd Semiconductor device and method of manufacturing same

Similar Documents

Publication Publication Date Title
US4961197A (en) Semiconductor laser device
EP0989643B1 (en) Semiconductor light-emitting device and manufacturing method for the same
US20120076165A1 (en) Asymmetrically cladded laser diode
JP4028158B2 (en) Semiconductor optical device equipment
JP2001358409A (en) Semiconductor optical device and its manufacturing method
JP3892637B2 (en) Semiconductor optical device equipment
JP3889896B2 (en) Semiconductor light emitting device
JP3889910B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2001203423A (en) Semiconductor light-emitting device
JP2002124738A (en) Semiconductor optical device and manufacturing method thereof
JP2006054426A (en) Self-oscillation semiconductor laser device
JP2000277867A (en) Semiconductor laser device
JP2001185809A (en) Semiconductor optical device and manufacturing method therefor
JP2001135895A (en) Semiconductor light emitting device
JP2001057458A (en) Semiconductor light-emitting device
JP2002026451A (en) Semiconductor optical device
JP2000277856A (en) Self oscillation semiconductor laser system
JP2007049209A (en) Semiconductor optical device and manufacturing method thereof
JP2001358408A (en) Semiconductor optical device and its manufacturing method
JP3963632B2 (en) Semiconductor optical device equipment
JP2001185810A (en) Semiconductor optical device and manufacturing method therefor
JP4163321B2 (en) Semiconductor light emitting device
JP2000332359A (en) Semiconductor light emitting device
JP3889911B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2865160B2 (en) Manufacturing method of semiconductor laser

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061220