JPH0677461A - Solid state image pickup device - Google Patents

Solid state image pickup device

Info

Publication number
JPH0677461A
JPH0677461A JP4230067A JP23006792A JPH0677461A JP H0677461 A JPH0677461 A JP H0677461A JP 4230067 A JP4230067 A JP 4230067A JP 23006792 A JP23006792 A JP 23006792A JP H0677461 A JPH0677461 A JP H0677461A
Authority
JP
Japan
Prior art keywords
ccd
photoelectric conversion
electrode
metal
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4230067A
Other languages
Japanese (ja)
Inventor
Kazuhisa Miyaguchi
和久 宮口
Tetsuhiko Muraki
哲彦 村木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP4230067A priority Critical patent/JPH0677461A/en
Publication of JPH0677461A publication Critical patent/JPH0677461A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a solid-state image pickup device for the detection of light incident on the rear which is composed of an FT-CCD or an FFT-CCD which facilitates a high speed operation. CONSTITUTION:The FT-CCD of the present invention is composed of a photoelectric conversion part 1, a storage part 2 and an output part 3. A vertical shift register(V) is composed of four electrodes which are arranged in parallel with each other for each unit picture element 11. The photoelectric conversion part 1 and the storage part 2 are composed of the vertical shift registers. A large number of the electrodes are provided in parallel with the longitudinal direction of the electrode and the longitudinal direction and the arrangement direction of the vertical shift registers are perpendicular to each other. Four-phase voltages (P1-P4) are applied to the respective electrodes to control the vertical shift registers. The output 3 is composed of horizontal shift registers and an amplifier part 31. An electrode composed of a double-layer structure of polycrystalline silicon and metal silicide is provided on the surface of the photoelectric conversion part 1 and light incident on the rear is detected by the photoelectric conversion part 1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はフレーム転送(FT)型
CCD、または、フル・フレーム転送(FFT)型CC
Dを備え、光電変換部の裏面より入射した可視光線等の
被写体像を検出する固体撮像装置に関する。
BACKGROUND OF THE INVENTION The present invention relates to a frame transfer (FT) type CCD or a full frame transfer (FFT) type CC.
The present invention relates to a solid-state imaging device that includes D and that detects a subject image such as visible light incident from the back surface of the photoelectric conversion unit.

【0002】[0002]

【従来の技術】従来においては、CCDのシフトレジス
タを形成するためのMOSの転送電極としては光透過性
を有する多結晶シリコン(ポリシリコン)が用いられ
る。また、表面の転送電極に金属を用いて、裏面から光
を入射させるようにした裏面照射型CCDが知られてい
る。
2. Description of the Related Art Conventionally, polycrystalline silicon (polysilicon) having optical transparency is used as a MOS transfer electrode for forming a CCD shift register. There is also known a back-illuminated CCD in which a metal is used for a transfer electrode on the front surface and light is incident from the back surface.

【0003】さらに、電極構造が似ているものとして、
CCDの転送電極の低抵抗化によりクロックパルスの波
形歪みによる転送効率の低下、転送電荷量の減少を改善
するために、インタライン転送(IT)型CCDの転送
電極を金属(例えば、Mo,Al,W)、または、金属
シリサイドを中間層として有する多結晶シリコン層から
構成されたものがある。この技術の詳細は、特開昭63
−46763に記載されている。
Further, assuming that the electrode structure is similar,
In order to improve the transfer efficiency decrease and the transfer charge decrease due to the distortion of the clock pulse waveform due to the low resistance of the transfer electrode of the CCD, the transfer electrode of the interline transfer (IT) type CCD is made of metal (for example, Mo, Al). , W) or a polycrystalline silicon layer having metal silicide as an intermediate layer. The details of this technique are described in JP-A-63
-46763.

【0004】[0004]

【発明が解決しようとする課題】垂直シフトレジスタの
多結晶シリコンは数mmから数cmになるため、金属に
比べて比抵抗(Ωcm)の大きな寄生抵抗となる。図5
は垂直レジスタの多結晶シリコンの配線の等価回路を示
している。FIT(フレームインタライン転送)、FT
あるいはFFTのように垂直シフトレジスタを高速転送
する場合、あるいは高速転送させたい場合、この多結晶
シリコンの配線抵抗により動作速度が制限される。
Since the polycrystalline silicon of the vertical shift register has a size of several mm to several cm, it becomes a parasitic resistance having a larger specific resistance (Ωcm) than metal. Figure 5
Shows an equivalent circuit of a wiring of polycrystalline silicon of a vertical register. FIT (frame interline transfer), FT
Alternatively, when the vertical shift register is transferred at high speed like FFT, or when high speed transfer is desired, the operation speed is limited by the wiring resistance of the polycrystalline silicon.

【0005】具体的には、外から加えるクロックが配線
の長さに応じて鈍ってしまい、場所によって波形の立上
がりに違いが生じ、結果としてCCDの転送効率(ポテ
ンシャルウェル間の電荷転送の割合)が劣化する。波形
の鈍る原因は抵抗だけでなく容量との組み合わせで決ま
るが、容量はCCDの転送できる電荷量を決めるためむ
やみに小さくすることはできない。
Specifically, the clock applied from the outside becomes dull depending on the length of the wiring, the rise of the waveform varies depending on the location, and as a result, the transfer efficiency of the CCD (ratio of charge transfer between potential wells). Deteriorates. The cause of the blunted waveform is determined not only by the resistance but also by the combination with the capacitance, but the capacitance cannot be reduced unnecessarily because it determines the amount of charge that can be transferred by the CCD.

【0006】また、従来より表面の転送電極に金属を用
いた裏面照射型のCCDは存在したが、多結晶シリコン
と金属、または、多結晶シリコンと金属シリサイドの裏
打ち構造、および、多層構造を転送電極に用いたものは
存在しない。さらに、特開昭63−46763には、F
T型CCDの電荷蓄積部の転送電極に金属、または、金
属シリサイドを用いることも付随して記載されている
が、本発明は裏面入射であり、さらに、電荷蓄積部だけ
ではなく、光電変換部に金属、または、金属シリサイド
を用いるものである。
Although there has been a back-illuminated CCD in which a metal is used as a transfer electrode on the front surface, a backing structure of polycrystalline silicon and metal, or a backing structure of polycrystalline silicon and metal silicide, and a multilayer structure are transferred. There is nothing used for the electrodes. Furthermore, in Japanese Patent Laid-Open No. 63-46763, F
Although the use of metal or metal silicide for the transfer electrode of the charge storage unit of the T-type CCD is also described, the present invention is back-illuminated, and further, not only the charge storage unit but also the photoelectric conversion unit. A metal or a metal silicide is used for.

【0007】本発明は以上の問題に鑑み、表面に金属シ
リサイド等の不透明電極を用いた裏面照射型の高速動作
可能なFT型CCD、または、FFT型CCDによる固
体撮像装置を提供することを目的とする。
In view of the above problems, it is an object of the present invention to provide a backside illumination type FT-type CCD capable of high-speed operation using an opaque electrode such as a metal silicide, or a solid-state image pickup device using an FFT-type CCD. And

【0008】[0008]

【課題を解決するための手段】以上の問題を解決するた
め、フレーム転送(FT)型、または、フル・フレーム
転送(FFT)型のいずれか一方のCCDを備えた固体
撮像装置であって、CCDの光電変換部における表面の
転送電極は、多結晶シリコンに金属を、または、多結晶
シリコンに金属シリサイドを裏打ちした構造により形成
され、光電変換部の裏面より入射した光を検出すること
を特徴とする。
In order to solve the above problems, a solid-state image pickup device having a CCD of either a frame transfer (FT) type or a full frame transfer (FFT) type, The transfer electrode on the front surface of the photoelectric conversion portion of the CCD is formed by a structure in which polycrystal silicon is lined with a metal or polycrystal silicon with metal silicide, and detects light incident from the back surface of the photoelectric conversion portion. And

【0009】また、この転送電極は、多結晶シリコンと
金属、または、多結晶シリコンと金属シリサイドの多層
構造により形成されることを特徴としても良い。
Further, the transfer electrode may be formed of a multi-layer structure of polycrystalline silicon and metal, or polycrystalline silicon and metal silicide.

【0010】[0010]

【作用】本発明により、転送電極として、電気的に低抵
抗な金属あるいは金属シリサイドを直接使用したり、多
結晶シリコンの上に金属あるいは金属シリサイドを2層
構造として重ね合わせたり、これらを多層構造とするこ
とにより、従来存在した寄生抵抗を数十分の一から数百
分の一に低減させることができる。
According to the present invention, an electrically low-resistance metal or metal silicide is directly used as a transfer electrode, or a metal or metal silicide is superposed on polycrystalline silicon in a two-layer structure, or a multi-layer structure thereof is formed. By so doing, it is possible to reduce the conventionally existing parasitic resistance from several tenths to several hundreds.

【0011】また、金属、または、金属シリサイドを使
用することで光電変換部が可視光線に対しては不透過と
なるが、裏面をエッチングして十分に薄くすることで裏
面より入射した光を検出することができる。
Further, the use of metal or metal silicide makes the photoelectric conversion part opaque to visible light, but by etching the back surface to make it sufficiently thin, the light incident from the back surface can be detected. can do.

【0012】[0012]

【実施例】図1に本発明の第1の実施例であるFT型C
CDの固体撮像装置における表面より見た概略構成図を
示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows an FT type C which is a first embodiment of the present invention.
The schematic block diagram seen from the surface in the solid-state imaging device of CD is shown.

【0013】このFT型CCDは光電変換部1、蓄積部
2、出力部3からなる。光電変換部1の斜線で塗った部
分11は単位画素を示しており、単位画素当たり平行に
4つ並んで配設された電極によって垂直シフトレジスタ
が形成されている。この垂直シフトレジスタが光電変換
部1と蓄積部2とを構成する。電極は電極の長手方向と
平行に多数本配設され、この長手方向と垂直シフトレジ
スタの構成方向とは直交する関係にある。各電極には4
相の電圧(P1〜P4)が加えられ、垂直シフトレジス
タを制御する。出力部3は水平シフトレジスタとアンプ
部31により構成されている。光電変換部1の表面部に
は、多結晶シリコンと金属シリサイドの2層構造を有す
る電極が配設され、光電変換部1は、この裏面より入射
した光を検出する。
This FT type CCD comprises a photoelectric conversion unit 1, a storage unit 2 and an output unit 3. A shaded portion 11 of the photoelectric conversion unit 1 indicates a unit pixel, and a vertical shift register is formed by four electrodes arranged in parallel per unit pixel. This vertical shift register constitutes the photoelectric conversion unit 1 and the storage unit 2. A large number of electrodes are arranged in parallel with the longitudinal direction of the electrodes, and the longitudinal direction and the configuration direction of the vertical shift register are orthogonal to each other. 4 for each electrode
Phase voltages (P1-P4) are applied to control the vertical shift register. The output section 3 is composed of a horizontal shift register and an amplifier section 31. An electrode having a two-layer structure of polycrystalline silicon and metal silicide is arranged on the front surface of the photoelectric conversion unit 1, and the photoelectric conversion unit 1 detects light incident from the back surface.

【0014】本発明の電極に用いられる金属としては、
Ti、W、Mo、Ta等が使用され、また、金属シリサ
イドとしては、TiSi2 、WSi2 、MoSi2 、T
aSi2 、NbSi2 等が使用される。
The metal used in the electrode of the present invention includes
Ti, W, Mo, Ta, etc. are used, and as the metal silicide, TiSi 2 , WSi 2 , MoSi 2 , T is used.
aSi 2 , NbSi 2 or the like is used.

【0015】図3に本発明の実施例における光電変換部
の電極構造を示す。従来の光電変換部の電極としては、
一般的には多結晶シリコン等の透明電極が使用されてい
たが、上述の実施例においては多結晶シリコンに金属シ
リサイド(または金属)を裏打ちした構造を有する電極
が用いられている。すなわち、pn接合を有する半導体
基板5の上に酸化膜6を介して、多結晶シリコン7が形
成されている。さらに、この多結晶シリコン7の上に、
金属シリサイド8が裏打ちされ低抵抗化をはかってい
る。多結晶シリコン7は半導体基板5(酸化膜6)との
整合性および加工性を高めるため、また、金属シリサイ
ド8の金属原子の半導体層への拡散を防止するために形
成されている。また、半導体基板5中のp層51は、十
分に薄く受光領域がエッチングされており、この裏面側
より入射した光により電荷が励起される。
FIG. 3 shows an electrode structure of the photoelectric conversion section in the embodiment of the present invention. As the electrode of the conventional photoelectric conversion unit,
Generally, a transparent electrode made of polycrystalline silicon or the like is used, but in the above-described embodiments, an electrode having a structure in which polycrystalline silicon is lined with metal silicide (or metal) is used. That is, polycrystalline silicon 7 is formed on semiconductor substrate 5 having a pn junction with oxide film 6 interposed. Furthermore, on this polycrystalline silicon 7,
The metal silicide 8 is lined to reduce the resistance. The polycrystalline silicon 7 is formed in order to improve conformity with the semiconductor substrate 5 (oxide film 6) and workability, and to prevent diffusion of metal atoms of the metal silicide 8 into the semiconductor layer. Further, the light receiving region of the p layer 51 in the semiconductor substrate 5 is sufficiently thinly etched, and charges are excited by the light incident from the back surface side.

【0016】図4(a)に、第1および第2実施例にお
ける光電変換部1の1画素分を表面より見た図を示す。
1画素当たり平行に4つ並んで配設された電極10〜1
5によって垂直シフトレジスタが形成されている。各電
極10〜15は紙面左右方向に平行に、すなわち、電極
10〜15の長手方向と平行に多数本配設され、隣接す
る電極10〜15は絶縁膜9により電気的に絶縁されて
形成されている。この長手方向と垂直シフトレジスタの
構成方向とは直交する関係にある。
FIG. 4A shows a view of one pixel of the photoelectric conversion section 1 in the first and second embodiments as seen from the surface.
Four electrodes 10 to 1 arranged in parallel per pixel
A vertical shift register is formed by 5. A large number of electrodes 10 to 15 are arranged parallel to the left-right direction of the paper, that is, parallel to the longitudinal direction of the electrodes 10 to 15, and adjacent electrodes 10 to 15 are electrically insulated by the insulating film 9. ing. The longitudinal direction and the configuration direction of the vertical shift register are orthogonal to each other.

【0017】各電極10〜15には4相の電圧(P1〜
P4)が加えられており、半導体中の電位レベルを変え
ることにより垂直シフトレジスタを制御している。これ
らの電圧を制御することで半導体中にポテンシャルウェ
ルを形成し、また、このポテンシャルウェルに集められ
た電荷を転送する。電荷は本実施例においてはP1から
P4の方向、すなわち、紙面の上から下へ転送される。
また、紙面左右方向に隣接する画素とは、半導体中を垂
直方向にアイソレーション領域が設けられることにより
区分されている。
Four-phase voltages (P1 to P1) are applied to the electrodes 10 to 15, respectively.
P4) is added to control the vertical shift register by changing the potential level in the semiconductor. By controlling these voltages, a potential well is formed in the semiconductor and the charge collected in this potential well is transferred. In this embodiment, the charges are transferred from P1 to P4, that is, from the top to the bottom of the paper.
Further, the pixels adjacent to each other in the left-right direction on the paper surface are separated from each other by providing an isolation region in the semiconductor in the vertical direction.

【0018】図4(b)に、図4(a)のAA´におけ
る断面図を示す。なお、この図ではより見やすくするた
めに、図4(a)とは異なった縮尺により示されてい
る。互いに重なり合った電極10〜15は酸化膜9で電
気的に絶縁されており、このように光電変換部1の表面
全体は電極10〜15により覆われている。この図にお
いて、電荷は紙面の左から右へ転送される。なお、光は
裏面から、すなわち、紙面の下側から入射する。
FIG. 4B is a sectional view taken along line AA 'of FIG. In addition, in order to make it easier to see in this figure, the scale is different from that of FIG. The electrodes 10 to 15 overlapping each other are electrically insulated by the oxide film 9, and thus the entire surface of the photoelectric conversion unit 1 is covered by the electrodes 10 to 15. In this figure, the charge is transferred from left to right on the page. The light enters from the back surface, that is, from the lower side of the paper surface.

【0019】以下、検出の原理を説明する。裏面よりC
CDの半導体中に光が入射すると、光電変換が行われ信
号電荷が発生する。この信号電荷は一定時間、ある電極
の下のポテンシャルウェルに集められる。これら、一定
時間およびポテンシャルウェルを形成する位置は、各電
極に加えられる4相の電圧(P1〜P4)によって決め
られる。そして、この信号電荷は垂直帰線期間を利用し
て、フレームごとに蓄積部に高速に転送される。このよ
うに、FT型CCDでは光電変換部1の垂直シフトレジ
スタは信号蓄積期間は光電変換デバイスとして機能し、
また、垂直帰線期間は電荷転送デバイスとして機能す
る。
The principle of detection will be described below. C from the back
When light enters the semiconductor of CD, photoelectric conversion is performed and signal charges are generated. This signal charge is collected in a potential well below an electrode for a certain period of time. The positions for forming the potential wells for a certain period of time are determined by the four-phase voltages (P1 to P4) applied to the electrodes. Then, this signal charge is transferred to the storage unit at high speed for each frame by utilizing the vertical blanking period. Thus, in the FT CCD, the vertical shift register of the photoelectric conversion unit 1 functions as a photoelectric conversion device during the signal storage period,
Also, it functions as a charge transfer device during the vertical blanking period.

【0020】蓄積部2では、水平帰線期間、すなわち、
光電変換部1で光電変換と信号電荷の蓄積が行われてい
る間に、出力部3の水平シフトレジスタに1ライン(紙
面横方向1列)毎に電荷が転送される。さらに、転送さ
れた電荷はアンプ31を介して外部に出力される。な
お、FT型CCDでは光電変換部以外の裏面部分は、光
が入射しないように金属等の遮光物質等で被われてい
る。
In the storage unit 2, the horizontal blanking period, that is,
While the photoelectric conversion unit 1 is performing photoelectric conversion and the accumulation of signal charges, the charges are transferred to the horizontal shift register of the output unit 3 for each line (one row in the lateral direction of the drawing). Further, the transferred charges are output to the outside via the amplifier 31. In the FT type CCD, the back surface portion other than the photoelectric conversion portion is covered with a light shielding material such as metal so that light does not enter.

【0021】ここで、図6に電荷の転送の概略原理図を
示し、この図を用いて電荷転送の原理を簡単に説明す
る。説明を容易にするためにCCDは3相クロック型と
し、(a)には構造、(b)には各電極に加える電圧で
ある駆動クロック波形、(c)には電極に加えられる電
圧によるポテンシャル形状の時間的変化をそれぞれ示
し、動作原理を説明する。φ1 〜φ3 の電圧が加えられ
る3種類の電極が半導体基板上の薄い酸化膜の上に近接
して形成されており、例えば、時刻t0 ではφ1で駆動
される電極直下にはポテンシャルウェルが形成され、こ
こに電荷を蓄積することができる。次に時刻t1 からt
2 にかけて、電荷はφ2 で駆動される電極下に転送され
る。このようにして順次電荷が転送される。
FIG. 6 shows a schematic principle diagram of charge transfer, and the principle of charge transfer will be briefly described with reference to this figure. For ease of explanation, the CCD is a three-phase clock type, (a) is the structure, (b) is the drive clock waveform that is the voltage applied to each electrode, and (c) is the potential due to the voltage applied to the electrodes. The operation principle will be explained by showing changes in shape with time. Three types of electrodes to which a voltage of φ 1 to φ 3 is applied are formed close to each other on a thin oxide film on a semiconductor substrate. For example, at time t 0 , a potential is provided immediately below the electrode driven by φ 1. A well is formed in which a charge can be stored. Then from time t 1 to t
Over 2 , the charge is transferred below the electrode driven by φ 2 . In this way, charges are sequentially transferred.

【0022】また、第2の実施例として、FFT型CC
Dの固体撮像装置の概略構成図を図2に示す。FFT型
CCDは光電変換部1、出力部3からなり、基本的には
FT型CCDの蓄積部が無い構成のCCDであり、他の
部分は上記実施例と同様である。また、蓄積部がないた
め、通常は何らかの外部シャッター機構と併用して使用
される。
As a second embodiment, an FFT type CC
A schematic configuration diagram of the solid-state imaging device D is shown in FIG. The FFT CCD is a CCD having a photoelectric conversion unit 1 and an output unit 3, and basically has no FT CCD storage unit. The other parts are the same as those in the above-described embodiment. Further, since there is no storage unit, it is usually used in combination with some external shutter mechanism.

【0023】動作原理もFT型CCDとほとんど同じで
あり、信号蓄積期間では受光部のポテンシャルウェルに
電荷を集め、その電荷をシャッター等の閉期間に水平シ
フトレジスタに転送する。さらに、転送された電荷はア
ンプ31を介して外部に出力される。蓄積部がないた
め、同一サイズで多画素にでき、またその受光部サイズ
を大きくできる。
The principle of operation is almost the same as that of the FT type CCD. In the signal accumulating period, electric charges are collected in the potential well of the light receiving portion, and the electric charges are transferred to the horizontal shift register in a closing period such as a shutter. Further, the transferred charges are output to the outside via the amplifier 31. Since there is no storage unit, the same size can be used for multiple pixels, and the size of the light receiving unit can be increased.

【0024】本発明は上述した実施例に限らず、様々な
変形が可能である。電極の構造も図3とは異なり、直接
金属電極または金属シリサイド電極にする構造や、金属
シリサイド(または金属)を多結晶シリコンで挟み込む
構造、さらに、金属シリサイド(または金属)と多結晶
シリコンとを何層か重ね合わせた構造等も考えられる。
図3では、1個の電極のみ示しているが、実際のCCD
では2相、3相、4相等により電極の構成方法が変わ
る。
The present invention is not limited to the above-mentioned embodiment, but various modifications can be made. The electrode structure is also different from that shown in FIG. 3, and the structure is a direct metal electrode or a metal silicide electrode, a structure in which a metal silicide (or a metal) is sandwiched by polycrystalline silicon, and a metal silicide (or a metal) and a polycrystalline silicon. A structure in which several layers are stacked may be considered.
In FIG. 3, only one electrode is shown, but the actual CCD
Then, the method of forming the electrodes varies depending on the two-phase, three-phase, four-phase, and the like.

【0025】[0025]

【発明の効果】以上の通り、本発明によれば、転送電極
として、多結晶シリコンの上に電気的に低抵抗な金属あ
るいは金属シリサイドを2層構造として重ね合わせた
り、これらを多層構造とすることにより、従来存在した
寄生抵抗を数十分の一から数百分の一に低減させること
ができる。よって、従来の技術では、大きな配線抵抗の
ため垂直シフトレジスタの転送速度が制限されていた
が、本発明により、垂直シフトレジスタにおける電荷の
高速転送を可能とした。
As described above, according to the present invention, as a transfer electrode, a metal or metal silicide having an electrically low resistance is superposed on polycrystalline silicon in a two-layer structure, or these are formed in a multi-layer structure. As a result, the conventionally existing parasitic resistance can be reduced from several tenths to several hundreds. Therefore, in the conventional technique, the transfer speed of the vertical shift register is limited due to a large wiring resistance, but the present invention enables high-speed transfer of charges in the vertical shift register.

【0026】そして、金属、または、金属シリサイドを
直接電極として使用せず多結晶シリコンとの裏打ち・多
層構造とすることで、半導体基板との整合性を高めるこ
とができる。さらに、電極に使用した金属原子の半導体
中への拡散を防ぐことができるので、電気的に極めて安
定なCCDを作ることができる。
The metal or metal silicide is not used directly as an electrode, but is provided with a backing / multi-layer structure with polycrystalline silicon to improve the compatibility with the semiconductor substrate. Furthermore, since it is possible to prevent the metal atoms used for the electrodes from diffusing into the semiconductor, an electrically extremely stable CCD can be manufactured.

【0027】このため、裏面入射型の高速動作可能なF
T型CCD、または、FFT型CCDによる固体撮像装
置を提供することができる。
Therefore, a back-illuminated type F that can operate at high speed is used.
It is possible to provide a solid-state imaging device using a T-type CCD or an FFT-type CCD.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例のFT型CCDの概略図であ
る。
FIG. 1 is a schematic diagram of an FT CCD according to an embodiment of the present invention.

【図2】本発明の実施例のFFT型CCDの概略図であ
る。
FIG. 2 is a schematic diagram of an FFT type CCD according to an embodiment of the present invention.

【図3】電極の構造を示す断面図である。FIG. 3 is a cross-sectional view showing a structure of an electrode.

【図4】1画素分の電極の配設を示す上面図および断面
図である。
4A and 4B are a top view and a cross-sectional view showing an arrangement of electrodes for one pixel.

【図5】従来技術における問題点を説明する図である。FIG. 5 is a diagram illustrating a problem in the conventional technique.

【図6】CCDの電荷転送を説明する概略図である。FIG. 6 is a schematic diagram illustrating charge transfer of a CCD.

【符号の説明】[Explanation of symbols]

1…光電変換部、11…光電変換部の単位画素、2…蓄
積部、3…出力部、31…アンプ、5…半導体基板、5
1…p層、52…n層、6…酸化膜、7…多結晶シリコ
ン、8…金属シリサイド(金属)、9…電極絶縁用の酸
化膜、10〜15…電極。
DESCRIPTION OF SYMBOLS 1 ... Photoelectric conversion part, 11 ... Unit pixel of a photoelectric conversion part, 2 ... Storage part, 3 ... Output part, 31 ... Amplifier, 5 ... Semiconductor substrate, 5
DESCRIPTION OF SYMBOLS 1 ... P layer, 52 ... N layer, 6 ... Oxide film, 7 ... Polycrystalline silicon, 8 ... Metal silicide (metal), 9 ... Oxide film for electrode insulation, 10-15 ... Electrodes.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 フレーム転送型、または、フル・フレー
ム転送型のいずれか一方のCCDを備えた固体撮像装置
であって、 前記CCDの光電変換部における表面の転送電極は、多
結晶シリコンに金属を、または、多結晶シリコンに金属
シリサイドを裏打ちした構造により形成され、 前記光電変換部の裏面より入射した光を検出することを
特徴とする固体撮像装置。
1. A solid-state imaging device comprising a CCD of either a frame transfer type or a full frame transfer type, wherein a transfer electrode on a surface of a photoelectric conversion portion of the CCD is made of polycrystalline silicon or metal. Or a structure in which polycrystal silicon is lined with a metal silicide, and the light incident from the back surface of the photoelectric conversion unit is detected.
【請求項2】 フレーム転送型、または、フル・フレー
ム転送型のいずれか一方のCCDを備えた固体撮像装置
であって、 前記CCDの光電変換部における表面の転送電極は、多
結晶シリコンと金属、または、多結晶シリコンと金属シ
リサイドの多層構造により形成され、 前記光電変換部の裏面より入射した光を検出することを
特徴とする固体撮像装置。
2. A solid-state image pickup device comprising either a frame transfer type CCD or a full frame transfer type CCD, wherein a transfer electrode on the surface of the photoelectric conversion part of the CCD is made of polycrystalline silicon or metal. Alternatively, the solid-state imaging device is formed of a multilayer structure of polycrystalline silicon and metal silicide, and detects light incident from the back surface of the photoelectric conversion unit.
JP4230067A 1992-08-28 1992-08-28 Solid state image pickup device Pending JPH0677461A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4230067A JPH0677461A (en) 1992-08-28 1992-08-28 Solid state image pickup device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4230067A JPH0677461A (en) 1992-08-28 1992-08-28 Solid state image pickup device

Publications (1)

Publication Number Publication Date
JPH0677461A true JPH0677461A (en) 1994-03-18

Family

ID=16902026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4230067A Pending JPH0677461A (en) 1992-08-28 1992-08-28 Solid state image pickup device

Country Status (1)

Country Link
JP (1) JPH0677461A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1146564A1 (en) * 1998-12-28 2001-10-17 Hamamatsu Photonics K.K. Semiconductor energy detector
JP2006228913A (en) * 2005-02-17 2006-08-31 Sanyo Electric Co Ltd Semiconductor device and its manufacturing method
US7646047B2 (en) 2003-11-04 2010-01-12 Sony Corporation Solid-state imaging device and method for manufacturing the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1146564A4 (en) * 1998-12-28 2004-04-07 Hamamatsu Photonics Kk Semiconductor energy detector
US6724062B2 (en) 1998-12-28 2004-04-20 Hamamatsu Photonics K.K. Semiconductor energy detector
EP1146564A1 (en) * 1998-12-28 2001-10-17 Hamamatsu Photonics K.K. Semiconductor energy detector
US8138065B2 (en) 2003-11-04 2012-03-20 Sony Corporation Solid-state imaging device and method for manufacturing the same
US7646047B2 (en) 2003-11-04 2010-01-12 Sony Corporation Solid-state imaging device and method for manufacturing the same
US7659183B2 (en) 2003-11-04 2010-02-09 Sony Corporation Solid-state imaging device and method for manufacturing the same
US8993369B2 (en) 2003-11-04 2015-03-31 Sony Corporation Solid-state imaging device and method for manufacturing the same
US7981769B2 (en) 2003-11-04 2011-07-19 Sony Corporation Solid-state imaging device and method for manufacturing the same
US7985614B2 (en) 2003-11-04 2011-07-26 Sony Corporation Solid-state imaging device and method for manufacturing the same
US8004056B2 (en) 2003-11-04 2011-08-23 Sony Corporation Solid-state imaging device and method for manufacturing the same
US8728847B2 (en) 2003-11-04 2014-05-20 Sony Corporation Solid-state imaging device and method for manufacturing the same
US8110856B2 (en) 2003-11-04 2012-02-07 Sony Corporation Solid-state imaging device and method for manufacturing the same
JP2006228913A (en) * 2005-02-17 2006-08-31 Sanyo Electric Co Ltd Semiconductor device and its manufacturing method
US8053852B2 (en) 2005-02-17 2011-11-08 Semiconductor Components Industries, Llc Light sensor receiving light from backside
JP4641820B2 (en) * 2005-02-17 2011-03-02 三洋電機株式会社 Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
JP2541470B2 (en) Solid-state imaging device
WO1991012688A1 (en) Selective operation in interlaced and non-interlaced modes of interline transfer ccd image sensing device
JP2010177588A (en) Solid-state image pickup element having built-in electron multiplying function
JPH0677461A (en) Solid state image pickup device
US6724062B2 (en) Semiconductor energy detector
JP3203060B2 (en) Radiation detector
JP3718103B2 (en) Solid-state imaging device, driving method thereof, and camera using the same
JP3270254B2 (en) Solid-state imaging device
JP4298061B2 (en) Solid-state imaging device
JP3020537B2 (en) Charge-coupled device
JP3426935B2 (en) Solid-state imaging device and method of manufacturing solid-state imaging device
JP3004764B2 (en) Charge-coupled device
JP2000022134A (en) Solid-state image-pickup device and method for driving the same
JPH0130306B2 (en)
JP3028823B2 (en) Charge coupled device and solid-state imaging device using the same
JP3398388B2 (en) Solid-state imaging device
JP4384350B2 (en) Solid-state image sensor
JP2848257B2 (en) Imaging unit of charge transfer type solid-state imaging device and driving method thereof
JP3158284B2 (en) Charge transfer device and solid-state imaging device
JP2907841B2 (en) Line sensor
JP3394878B2 (en) Method for manufacturing solid-state imaging device
JPH06310700A (en) Solid-state image pickup device
JP3713863B2 (en) Solid-state image sensor
JPH11266003A (en) Semiconductor device and its manufacture
JP2003258235A (en) Solid-state imaging device