JPH0677394A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0677394A JPH0677394A JP4229943A JP22994392A JPH0677394A JP H0677394 A JPH0677394 A JP H0677394A JP 4229943 A JP4229943 A JP 4229943A JP 22994392 A JP22994392 A JP 22994392A JP H0677394 A JPH0677394 A JP H0677394A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead
- pads
- connection
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は半導体集積回路におけ
る放熱技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to heat radiation technology for semiconductor integrated circuits.
【０００２】[0002]
【従来の技術】図３に、従来行われていたＬＳＩチップ
１とリードフレーム２との結線の状態を示す。情報が伝
達される入出力用パッド３ｄはインタフェース用リード
７と、電源供給用パッド４は電源供給用のリード１０
と、ワイヤー８によってそれぞれ結線されている。電源
供給用のリード１０はチップ１の基板と同電位を供給す
る。ＬＳＩチップ１の内部構成によっては使用されない
パッド３ｃが存在し、これに対応して結線されない未使
用のリード９も存在する。2. Description of the Related Art FIG. 3 shows a conventional connection state between an LSI chip 1 and a lead frame 2. The input / output pad 3d for transmitting information is the interface lead 7, and the power supply pad 4 is the power supply lead 10.
And the wires 8 are connected respectively. The power supply leads 10 supply the same potential as the substrate of the chip 1. There is a pad 3c that is not used depending on the internal configuration of the LSI chip 1, and there is also an unused lead 9 that is not connected correspondingly.
【０００３】[0003]
【発明が解決しようとする課題】アナログ回路やある種
のメモリセル、センスアンプ、発振回路、基板バイアス
発生回路など、常時貫通電流が流れている回路を含むＬ
ＳＩや、高周波数動作をするＬＳＩや、多数の出力端子
を有するＬＳＩ等では、消費電力の増大によりＬＳＩチ
ップの温度が上昇し、誤動作や故障の原因になる可能性
があるという問題点を有する。L including a circuit in which a through current is always flowing, such as an analog circuit, a certain type of memory cell, a sense amplifier, an oscillation circuit, and a substrate bias generation circuit.
SI, an LSI that operates at high frequency, an LSI that has a large number of output terminals, and the like have a problem that the temperature of the LSI chip rises due to an increase in power consumption, which may cause malfunction or failure. .
【０００４】図３に示されるように、リードフレーム２
にはチップ１を支持する吊りリード６及びダイパッド５
が備えられており、チップ１で発生した熱はこれらによ
って外部へと放出される。しかしＬＳＩチップの温度の
上昇はより一層抑制されることが望ましい。As shown in FIG. 3, the lead frame 2
The suspension leads 6 supporting the chip 1 and the die pad 5 are
Are provided, and the heat generated in the chip 1 is released to the outside by these. However, it is desirable to further suppress the rise in temperature of the LSI chip.
【０００５】この発明は上記問題点を解消し、上記要望
を達成するためになされたもので、半導体集積回路の温
度の上昇を抑制することを目的とする。The present invention has been made in order to solve the above problems and achieve the above demands, and it is an object of the present invention to suppress the temperature rise of a semiconductor integrated circuit.
【０００６】[0006]
【課題を解決するための手段】この発明にかかる半導体
装置の第１の態様は、複数の結線用リード及び吊りリー
ドを有するリードフレームと、半導体チップ上に形成さ
れ、結線用リードに対応する複数のパッドと、を備え
る。そして吊りリードと隣接し、対応するパッドと結線
されない結線用リードは吊りリードと接続される。A first aspect of a semiconductor device according to the present invention is a lead frame having a plurality of connection leads and suspension leads, and a plurality of lead frames formed on a semiconductor chip and corresponding to the connection leads. Pad of. The connecting leads that are adjacent to the suspension leads and are not connected to the corresponding pads are connected to the suspension leads.
【０００７】吊りリードに隣接する結線用リードに対応
するパッドは、他のパッドよりも、対応する結線用リー
ドとの結線の優先順位を低く設定してある。The pad corresponding to the connection lead adjacent to the suspension lead is set to have a lower priority of connection with the corresponding connection lead than other pads.
【０００８】この発明にかかる半導体装置の第２の態様
は、複数の結線用リードを有するリードフレームと、半
導体チップ上に形成され、結線用リードに対応する複数
のパッドと、を備える。そして対応するパッドと結線さ
れない結線用リードは隣接する結線用リードと接続され
る。A second aspect of the semiconductor device according to the present invention comprises a lead frame having a plurality of connection leads, and a plurality of pads formed on the semiconductor chip and corresponding to the connection leads. The connection leads that are not connected to the corresponding pads are connected to the adjacent connection leads.
【０００９】結線されない結線用リードと接続される結
線用リードは、対応するパッドに電源を供給するための
電源供給用リードである。The connection leads connected to the connection leads that are not connected are power supply leads for supplying power to the corresponding pads.
【００１０】電源供給用リードや吊りリードに隣接する
結線用リードに対応するパッドは、他のパッドよりも、
対応する結線用リードとの結線の優先順位を低く設定し
てある。The pad corresponding to the lead for power supply and the lead for connection adjacent to the suspension lead is more than the other pads.
The priority of connection with the corresponding connection lead is set low.
【００１１】この発明にかかる半導体装置の第３の態様
は、複数のリードとダイパッドとを有するリードフレー
ムと、リードに対応した複数のパッドと、を備える。そ
して対応するパッドに結線されないリードはダイパッド
と接続される。A third aspect of the semiconductor device according to the present invention comprises a lead frame having a plurality of leads and a die pad, and a plurality of pads corresponding to the leads. Then, the leads that are not connected to the corresponding pads are connected to the die pad.
【００１２】結線されないリードとダイパッドとの接続
は、一体形成によって実現される。The connection between the unconnected lead and the die pad is realized by integral formation.
【００１３】[0013]
【作用】この発明の第１及び第２の態様における吊りリ
ード、結線されない結線用リードに隣接する結線用リー
ドは、半導体装置が発生する熱を結線されない結線用リ
ードへと伝達する。In the first and second aspects of the present invention, the suspension leads and the connection leads adjacent to the connection leads that are not connected transmit the heat generated by the semiconductor device to the connection leads that are not connected.
【００１４】この発明の第２の態様におけるダイパッド
は、半導体装置が発生する熱を結線されない結線用リー
ドへと伝達する。The die pad according to the second aspect of the present invention transfers the heat generated by the semiconductor device to the connection leads which are not connected.
【００１５】[0015]
【実施例】第１実施例．図１に、この発明の第１実施例
であるＬＳＩチップ１００とリードフレーム２との結線
の状態を示す。[Embodiment] First Embodiment. FIG. 1 shows a connection state between the LSI chip 100 and the lead frame 2 according to the first embodiment of the present invention.
【００１６】ＬＳＩチップ１００には、電源供給用のリ
ード１０と結線されて基板と同電位の電源を供給する電
源供給用パッド４の他、入出力用パッドのうち電源供給
用パッド４と隣接する、あるいは吊りリード６に隣接す
るリードに対応するパッド３ｂが設けられている。更に
それ以外に入出力用パッド３ａが設けられている。The LSI chip 100 is adjacent to the power supply pad 4 among the input / output pads, in addition to the power supply pad 4 which is connected to the power supply lead 10 to supply power having the same potential as the substrate. , Or a pad 3b corresponding to a lead adjacent to the suspension lead 6 is provided. In addition to that, an input / output pad 3a is provided.
【００１７】チップ１００の内部構成によっては使用さ
れないパッドが存在することがあり、そのような場合に
は対応した未使用のリードも存在することになる。第１
実施例では、そのような未使用のリードを適切に配置す
るために、入出力用パッドを２種類に区分している。Depending on the internal configuration of the chip 100, there may be unused pads, and in such a case, corresponding unused leads will also exist. First
In the embodiment, the input / output pads are divided into two types in order to properly arrange such unused leads.
【００１８】即ち、入出力用パッド３ｂは入出力用パッ
ド３ａが全て結線されることを条件として結線に用いら
れる。換言すれば、入出力用パッド３ａよりも使用優先
順位の低い出力用パッド３ｂが、吊りリード６に隣接す
るリードに対応して、あるいは吊りリード６と同じくチ
ップ１００の基板と同電位となっている電源供給用パッ
ド４に隣接して、設けられている。That is, the input / output pad 3b is used for connection on condition that all the input / output pads 3a are connected. In other words, the output pad 3b, which has a lower use priority than the input / output pad 3a, corresponds to the lead adjacent to the suspension lead 6 or has the same potential as the substrate of the chip 100 like the suspension lead 6. It is provided adjacent to the power supply pad 4 that is present.
【００１９】このように入出力パッドにおいて使用優先
順位を設け、これに基づいて入出力パッドを配置し、チ
ップ１００の基板と同電位となっている電源供給用パッ
ド４もしくは吊りリード６と結線しないリード９１，９
２，９３とをワイヤ１１によってリードフレーム２にお
いて結線する。As described above, the use priority is set in the input / output pads, and the input / output pads are arranged based on the use priority so as not to be connected to the power supply pads 4 or the suspension leads 6 having the same potential as the substrate of the chip 100. Lead 91,9
2, 93 are connected to the lead frame 2 by the wire 11.
【００２０】即ち、結線しないリード９１，９２，９３
は、使用優先順位の低い入出力パッド３ｂに対応した位
置に設けられ、それぞれ電源供給用パッド４、吊りリー
ド６、電源供給用パッド４と結線される。That is, the leads 91, 92, 93 which are not connected
Is provided at a position corresponding to the input / output pad 3b having a lower priority of use, and is connected to the power supply pad 4, the suspension lead 6, and the power supply pad 4, respectively.
【００２１】このようにして、結線しないリード９１，
９２，９３はチップ１００の放熱に寄与する表面積を増
大させることができ、チップ１００に使用するパッケー
ジの熱抵抗θjaを小さくすることができる。そして、チ
ップ１００の温度Ｔは、その全消費電力をＰt 、周囲温
度をＴa との間に、Ｔ＝Ｔa ＋θja×Ｐt という関係を
有するので、チップ１００の温度Ｔの上昇を抑制するこ
とができる。Thus, the leads 91, which are not connected,
92 and 93 can increase the surface area of the chip 100 that contributes to heat dissipation, and can reduce the thermal resistance θja of the package used for the chip 100. The temperature T of the chip 100 has a relationship of T = Ta + θja × Pt between the total power consumption Pt and the ambient temperature Ta, so that the increase in the temperature T of the chip 100 can be suppressed. .
【００２２】第２実施例．図２にこの発明の第２実施例
であるリードフレーム２０とＬＳＩチップ１との結線の
状態を示す。図３に示された従来の場合と同様に、情報
が伝達される入出力用パッド３ｄはインタフェース用リ
ード７と、電源供給用パッド４は電源供給用のリード１
０と、ワイヤー８によってそれぞれ結線されている。ダ
イパッド５、吊りリード６及び電源供給用のリード１０
はチップ１の基板と同電位を供給する。Second embodiment. FIG. 2 shows a connection state between the lead frame 20 and the LSI chip 1 according to the second embodiment of the present invention. Similar to the conventional case shown in FIG. 3, the input / output pad 3d for transmitting information is the interface lead 7 and the power supply pad 4 is the power supply lead 1.
0 and a wire 8 are connected respectively. Die pad 5, suspension lead 6 and lead 10 for power supply
Supplies the same potential as the substrate of chip 1.
【００２３】ＬＳＩチップ１の内部構成によっては、使
用されないパッド３ｃが存在する。第１実施例と同様、
これに対応するリードをチップ１の放熱に利用すること
ができる。Depending on the internal configuration of the LSI chip 1, there are unused pads 3c. Similar to the first embodiment
The corresponding lead can be used for heat dissipation of the chip 1.
【００２４】第２実施例においては、使用されないパッ
ド３ｃに対応する結線しないリード１２ａ，１２ｂ，１
２ｃ，１２ｄをダイパッド５と一体形成する。これによ
りパッケージの熱抵抗θjaを小さくすることができるの
で、第１実施例と同様、チップ１の温度が上昇して誤動
作や故障を招来することがない。In the second embodiment, the unconnected leads 12a, 12b, 1 corresponding to the unused pad 3c.
2c and 12d are formed integrally with the die pad 5. As a result, the thermal resistance θja of the package can be reduced, so that the temperature of the chip 1 does not rise to cause malfunction or failure, as in the first embodiment.
【００２５】[0025]
【発明の効果】以上に説明したように、この発明によれ
ば結線しない結線用のリードを放熱に用いるので、半導
体集積回路の温度の上昇を抑制することができる。As described above, according to the present invention, since the connecting leads that are not connected are used for heat dissipation, the temperature rise of the semiconductor integrated circuit can be suppressed.
【図１】この発明の第１実施例を示す平面図である。FIG. 1 is a plan view showing a first embodiment of the present invention.
【図２】この発明の第２実施例を示す平面図である。FIG. 2 is a plan view showing a second embodiment of the present invention.
【図３】従来の技術を示す平面図である。FIG. 3 is a plan view showing a conventional technique.
２，２０ リードフレーム ３ａ，３ｂ，３ｄ 入出力用パッド ３ｃ 使用されないパッド ４ 電源供給用パッド ５ ダイパッド ６ 吊りリード １１ ワイヤ １２ａ，１２ｂ，１２ｃ，１２ｄ，９１，９２，９３
結線しないリード2,20 Lead frame 3a, 3b, 3d Input / output pad 3c Unused pad 4 Power supply pad 5 Die pad 6 Suspended lead 11 Wire 12a, 12b, 12c, 12d, 91, 92, 93
Lead not connected
Claims (7)
するリードフレームと、 半導体チップ上に形成され、前記結線用リードに対応す
る複数のパッドと、 を備え、 前記吊りリードと隣接し、対応する前記パッドと結線さ
れない前記結線用リードは前記吊りリードと接続される
半導体装置。1. A lead frame having a plurality of connection leads and suspension leads, and a plurality of pads formed on a semiconductor chip and corresponding to the connection leads, adjacent to and corresponding to the suspension leads. A semiconductor device in which the connection lead, which is not connected to the pad, is connected to the suspension lead.
ードに対応する前記パッドは、他の前記パッドよりも、
対応する前記結線用リードとの結線の優先順位を低く設
定してある、請求項１記載の半導体装置。2. The pad corresponding to the connection lead adjacent to the suspension lead is more than the other pads.
2. The semiconductor device according to claim 1, wherein the priority of connection with the corresponding connection lead is set low.
ームと、 半導体チップ上に形成され、前記結線用リードに対応す
る複数のパッドと、 を備え、 対応する前記パッドと結線されない前記結線用リードは
隣接する前記結線用リードと接続される半導体装置。3. A lead frame having a plurality of connection leads, and a plurality of pads formed on a semiconductor chip and corresponding to the connection leads, wherein the connection leads not connected to the corresponding pads are A semiconductor device connected to the adjacent connection lead.
れる前記結線用リードは、対応する前記パッドに電源を
供給するための電源供給用リードである、請求項３記載
の半導体装置。4. The semiconductor device according to claim 3, wherein the connection lead connected to the connection lead not connected is a power supply lead for supplying power to the corresponding pad.
に隣接する前記結線用リードに対応する前記パッドは、
他の前記パッドよりも、対応する前記結線用リードとの
結線の優先順位を低く設定してある、請求項４記載の半
導体装置。5. The pad corresponding to the connection lead adjacent to the power supply lead or the suspension lead,
The semiconductor device according to claim 4, wherein the priority of connection with the corresponding connection lead is set to be lower than that of the other pads.
ードフレームと、 半導体チップ上に形成され、前記リードに対応した複数
のパッドと、 を備え、 対応する前記パッドに結線されない前記リードは前記ダ
イパッドと接続される半導体装置。6. A lead frame having a plurality of leads and a die pad, and a plurality of pads formed on a semiconductor chip and corresponding to the leads, wherein the lead not connected to the corresponding pad is the die pad. Connected semiconductor device.
ドと一体形成される請求項６記載の半導体装置。7. The semiconductor device according to claim 6, wherein the unconnected leads are integrally formed with the die pad.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4229943A JPH0677394A (en) | 1992-08-28 | 1992-08-28 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4229943A JPH0677394A (en) | 1992-08-28 | 1992-08-28 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677394A true JPH0677394A (en) | 1994-03-18 |
Family
ID=16900154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4229943A Pending JPH0677394A (en) | 1992-08-28 | 1992-08-28 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677394A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100280929B1 (en) * | 1995-10-26 | 2001-02-01 | 신도 마사히로 | Semiconductor devices |
-
1992
- 1992-08-28 JP JP4229943A patent/JPH0677394A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100280929B1 (en) * | 1995-10-26 | 2001-02-01 | 신도 마사히로 | Semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06350015A (en) | Semiconductor device | |
| JPH0689962A (en) | Semiconductor device | |
| JPH1187574A (en) | Vertically mounted semiconductor chip package and package module including the same | |
| JPH09120974A (en) | Semiconductor device | |
| JPH0677394A (en) | Semiconductor device | |
| JPS6020524A (en) | Semiconductor integrated circuit device | |
| JPH061801B2 (en) | Lead frame | |
| JP3019918B2 (en) | Semiconductor integrated circuit and power supply circuit thereof | |
| JPH03276747A (en) | Lead frame | |
| JPH04162657A (en) | Lead frame for semiconductor device | |
| JPH06163700A (en) | Integrated circuit device | |
| JPS6022327A (en) | Semiconductor device | |
| JPH04219966A (en) | Semiconductor element | |
| JP2522455B2 (en) | Semiconductor integrated circuit device | |
| JP2010514197A (en) | Semiconductor integrated circuit having heat radiation pattern | |
| JPS6217871B2 (en) | ||
| JP3260422B2 (en) | IC package | |
| JPH05136206A (en) | Semiconductor device | |
| JPH0286131A (en) | Semiconductor integrated device | |
| TW202318602A (en) | Electronic package structure and chip thereof | |
| JPS60206673A (en) | Thermal head | |
| JP2606974B2 (en) | Semiconductor integrated circuit device | |
| JPS6240752A (en) | Semiconductor device | |
| JPH05343526A (en) | Semiconductor integrated circuit | |
| JP2919265B2 (en) | Semiconductor device |