JPH0677180A - Manufacture of fine linear etching mask - Google Patents
Manufacture of fine linear etching maskInfo
- Publication number
- JPH0677180A JPH0677180A JP22379492A JP22379492A JPH0677180A JP H0677180 A JPH0677180 A JP H0677180A JP 22379492 A JP22379492 A JP 22379492A JP 22379492 A JP22379492 A JP 22379492A JP H0677180 A JPH0677180 A JP H0677180A
- Authority
- JP
- Japan
- Prior art keywords
- strip
- etching mask
- coating
- etching
- polyimide resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、量子細線、回折格子等
の微小間隔を有する平行細線を形成するための細線状エ
ッチングマスクの製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for producing a fine line-shaped etching mask for forming parallel fine lines having minute intervals such as quantum fine lines and diffraction gratings.
【０００２】[0002]
【従来の技術】回折格子、量子細線等の微小間隔を有す
る平行細線を形成するためのエッチングマスクは、微細
性が要求されるため、従来から、光露光法、電子、イオ
ン等の荷電粒子線を用いる露光法、干渉露光法等によっ
て直接レジストパターンを形成するか、あるいは、それ
をパターン転写することによって形成されていた。2. Description of the Related Art Since an etching mask for forming parallel fine lines having a minute interval such as a diffraction grating and a quantum fine line is required to have fineness, it has hitherto been a light exposure method, a charged particle beam such as an electron or an ion beam. The resist pattern is directly formed by an exposure method using the above method, an interference exposure method, or the like, or is formed by transferring the pattern.
【０００３】ところが、この光露光法、電子、イオン等
の荷電粒子線露光法、あるいは干渉露光法によって直接
細線状レジストパターンを形成する方法には、マスク幅
が微細化できないこと、マスク寸法の制御性が悪いこ
と、マスク幅に揺らぎが生じる等の問題があった。However, in the method of directly forming a fine linear resist pattern by the light exposure method, the charged particle beam exposure method using electrons, ions or the like, or the interference exposure method, the mask width cannot be miniaturized and the mask size is controlled. There are problems such as poor performance and fluctuation of the mask width.
【０００４】マスク幅の揺らぎは直接転写パターンに反
映するため、量子細線を形成する場合は、量子化エネル
ギーの揺らぎを招く。また、電子線の近接効果やレジス
ト材料の解像度不足によりパターンピッチの精度に限界
を生じ、間隔の狭い細線状パターンが形成できないとい
う問題があった。Since the fluctuation of the mask width is directly reflected on the transfer pattern, the fluctuation of the quantization energy is caused when the quantum thin line is formed. Further, there is a problem that the precision of the pattern pitch is limited due to the proximity effect of the electron beam and the insufficient resolution of the resist material, and it is not possible to form a fine linear pattern with a narrow interval.
【０００５】また、この問題を解決するため、従来から
慣用されていた技術を用いて基板の上に形成した細条パ
ターンにアルミニウム等の金属を蒸着することによって
サイドウォールを形成し、この細条パターンを除去した
後に残されるアルミニウム等の金属のサイドウォールに
よって微小間隔を有する細線状エッチングマスクを形成
することが考えられていた。In order to solve this problem, a side wall is formed by vapor-depositing metal such as aluminum on a strip pattern formed on a substrate by using a conventionally used technique, and the strip is formed. It has been considered that a fine line-shaped etching mask having a minute interval is formed by a sidewall of a metal such as aluminum left after the pattern is removed.
【０００６】図６（Ａ）〜（Ｃ）は、従来のサイドウォ
ール法による細線状エッチングマスクの製造方法の原理
説明図である。この図において、３１は被エッチング基
板、３２はレジスト細条、３３は金属蒸着膜、３３ａは
金属サイドウォール、３３ｂは細線状エッチングレジス
トマスクである。この原理説明図によって従来の細線状
エッチングマスクの製造方法の一例を説明する。FIGS. 6A to 6C are explanatory views of the principle of a conventional method for manufacturing a thin line-shaped etching mask by the sidewall method. In this figure, 31 is a substrate to be etched, 32 is a resist strip, 33 is a metal vapor deposition film, 33a is a metal sidewall, and 33b is a fine line etching resist mask. An example of a conventional method for manufacturing a thin line etching mask will be described with reference to this principle explanatory diagram.
【０００７】第１工程（図６（Ａ）参照） 被エッチング基板３１の上にレジストを塗布し、フォト
リソグラフィー技術によってレジスト細条３２を形成す
る。その上にアルミニウム等の金属を蒸着して、金属蒸
着膜３３を形成する。First Step (See FIG. 6A) A resist is applied on the substrate 31 to be etched, and a resist strip 32 is formed by a photolithography technique. A metal such as aluminum is vapor-deposited thereon to form a metal vapor deposition film 33.
【０００８】第２工程（図６（Ｂ）参照） 平坦面のアルミニウム等の金属蒸着膜３３を異方性ドラ
イエッチングによって除去し、レジスト細条３２の側壁
に、アルミニウム等の金属のサイドウォール３３ａを形
成する。Second step (see FIG. 6B) The metal deposition film 33 of aluminum or the like on the flat surface is removed by anisotropic dry etching, and the side wall 33a of metal such as aluminum is formed on the side wall of the resist strip 32. To form.
【０００９】第３工程（図６（Ｃ）参照） レジスト細条３２の側壁に形成されたアルミニウム等の
金属のサイドウォール３３ａを残し、レジスト細条３２
を除去することによってアルミニウム等の金属からなる
細線条エッチングレジストマスク３３ｂを形成する。Third step (see FIG. 6C) The resist strip 32 is left while leaving the side wall 33a of metal such as aluminum formed on the side wall of the resist strip 32.
Is removed to form a fine line etching resist mask 33b made of a metal such as aluminum.
【００１０】このサイドウォール法によるマスク形成法
には、前記のレジストマスクあるいは転写パターン形成
とは異なり、当初形成する被膜の両側にサイドウォール
として形成されるため、パターン数が２倍になることが
利点として挙げられる。Unlike the above-described resist mask or transfer pattern formation, the mask formation method by the side wall method forms the side walls on both sides of the initially formed film, so that the number of patterns can be doubled. As an advantage.
【００１１】また、この場合は、マスク幅は蒸着するマ
スク材料の被膜の膜厚により制御するため、荷電粒子線
によって形成する場合より微細なマスクを形成すること
が可能になる。Further, in this case, since the mask width is controlled by the film thickness of the film of the mask material to be vapor-deposited, it is possible to form a finer mask than in the case of using the charged particle beam.
【００１２】[0012]
【発明が解決しようとする課題】しかし、この従来のサ
イドウォール法によるマスク形成法において、金属を蒸
着する方法として、ボート蒸着法、あるいは電子銃蒸着
法が挙げられるが、いずれも金属は分子線により被蒸着
面に堆積し、分子線は分子線源から直線的な方向性を持
っているため、蒸着パターンの方向によって蒸着される
金属の膜厚に違いを生じる。However, in the conventional mask forming method by the side wall method, the vapor deposition method of metal includes boat vapor deposition method and electron gun vapor deposition method. As a result, the molecular beam deposited on the surface to be vapor-deposited has a linear directional property from the molecular beam source, and thus the thickness of the metal to be vapor-deposited differs depending on the direction of the vapor-deposition pattern.
【００１３】また、蒸着パターンが密であると分子線が
遮られる場所が生じ、蒸着パターンによっては、サイド
ウォールの上部と底部で膜厚が異なり、均一な幅のマス
クが形成できないという問題を生じる。Further, if the vapor deposition pattern is dense, there is a place where the molecular beam is blocked, and depending on the vapor deposition pattern, the film thickness is different between the upper portion and the bottom portion of the sidewall, which causes a problem that a mask having a uniform width cannot be formed. .
【００１４】図７（Ａ）〜（Ｃ）は、従来のサイドウォ
ール法による細線状エッチングマスクの問題点の説明図
である。この図における符号がもつ意味は図６において
同符号を付して説明したものと同様である。この図によ
って従来のサイドウォール法による細線状エッチングマ
スクの問題点を説明する。FIGS. 7 (A) to 7 (C) are explanatory views of the problems of the conventional thin line etching mask by the sidewall method. The meanings of the reference numerals in this figure are the same as those explained with the same reference numerals in FIG. The problem of the thin line-shaped etching mask by the conventional sidewall method will be described with reference to this drawing.
【００１５】第１工程（図７（Ａ）参照） 被エッチング基板３１の上にレジスト細条３２を形成す
る。その上にアルミニウム等の金属を蒸着して、金属蒸
着膜３３を形成する。この場合、斜め方向から蒸着され
るため、レジスト細条３２の上面と側面で金属膜の膜厚
に差が生じ、左側にはレジスト細条３２の陰が生じるた
めサイドウォールが形成されない。First Step (See FIG. 7A) A resist strip 32 is formed on a substrate 31 to be etched. A metal such as aluminum is vapor-deposited thereon to form a metal vapor deposition film 33. In this case, since the vapor deposition is performed in an oblique direction, the thickness of the metal film is different between the upper surface and the side surface of the resist strip 32, and the resist strip 32 is shaded on the left side, so that no sidewall is formed.
【００１６】第２工程（図７（Ｂ）参照） 平坦面のアルミニウム等の金属蒸着膜３３を異方性ドラ
イエッチングによって除去してレジスト細条３２の側壁
にアルミニウム等の金属のサイドウォール３３ａを形成
しようとしても、レジスト細条３２の左側にはサイドウ
ォールが形成されない。Second step (see FIG. 7B) The metal deposition film 33 of aluminum or the like on the flat surface is removed by anisotropic dry etching to form a sidewall 33a of metal such as aluminum on the side wall of the resist strip 32. Even if an attempt is made, no sidewall is formed on the left side of the resist strip 32.
【００１７】第３工程（図７（Ｃ）参照） レジスト細条３２の側壁に形成されたアルミニウム等の
金属のサイドウォール３３ａを残し、レジスト細条３２
を除去することによってアルミニウム等の金属からなる
細線条エッチングレジストマスク３３ｂを形成しようと
しても、レジスト細条３２の左側にはサイドウォールが
形成されていないから、この部分にエッチングパターン
が形成されない。Third step (see FIG. 7C) The resist strip 32 is left while leaving the side wall 33a of metal such as aluminum formed on the side wall of the resist strip 32.
Even if an attempt is made to form the thin line etching resist mask 33b made of a metal such as aluminum by removing the above, since no sidewall is formed on the left side of the resist strip 32, the etching pattern is not formed in this portion.
【００１８】本発明は、改良したサイドウォール法によ
るより高精度の細線状エッチングマスクの製造方法を提
供することを目的とする。It is an object of the present invention to provide a method for manufacturing a fine line-shaped etching mask with higher accuracy by the improved sidewall method.
【００１９】[0019]
【課題を解決するための手段】本発明の細線状エッチン
グマスクを製造する工程においては、被エッチング基板
の上に第１の材料からなる細条を形成し、第１の材料か
らなる細条を含む全面に第２の材料からなる被膜をＣＶ
Ｄ法等の気相成長法によって堆積し、第２の材料からな
る被膜を異方性ドライエッチングすることによって第１
の材料からなる細条の側壁に第２の材料からなるサイド
ウォールを形成し、第１の材料からなる細条を除去して
第２の材料からなる細線状エッチングマスクを形成する
工程を採用した。In the process of manufacturing a thin linear etching mask of the present invention, a strip made of a first material is formed on a substrate to be etched, and a strip made of the first material is formed. CV coating on the entire surface including the second material
The first layer is deposited by vapor phase growth method such as D method, and the first layer is formed by anisotropic dry etching of the film made of the second material.
The step of forming a sidewall made of the second material on the side wall of the strip made of the above material, removing the strip made of the first material, and forming a thin linear etching mask made of the second material is adopted. .
【００２０】この場合、第１の材料をポリイミド樹脂に
し、あるいは、第２の材料を半導体または金属の酸化物
あるいは窒化物にすることができる。In this case, the first material can be a polyimide resin, or the second material can be a semiconductor or metal oxide or nitride.
【００２１】また、被エッチング基板の上にポリイミド
樹脂被膜を形成し、ポリイミド樹脂被膜の上にアルミニ
ウム被膜を形成し、アルミニウム被膜の上にレジスト細
条を形成し、レジスト細条をマスクにしてアルミニウム
被膜を細条状に成形し、アルミニウム細条をマスクにし
てポリイミド樹脂被膜を細条状に成形し、ポリイミド樹
脂細条を含む全面にエッチングマスク材料からなる被膜
を堆積し、エッチングマスク材料からなる被膜を異方性
ドライエッチングすることによってポリイミド樹脂細条
にエッチングマスク材料からなるサイドウォールを形成
し、ポリイミド樹脂細条を除去してエッチングマスク材
料からなる細線状エッチングマスクを形成する工程を採
用した。Further, a polyimide resin film is formed on the substrate to be etched, an aluminum film is formed on the polyimide resin film, a resist strip is formed on the aluminum film, and the resist strip is used as a mask to form an aluminum film. Mold the coating into strips, use the aluminum strips as a mask to form the polyimide resin coating into strips, deposit a coating of etching mask material on the entire surface including the polyimide resin strips, and use etching mask material Anisotropic dry etching was used to form sidewalls made of an etching mask material on the polyimide resin strip, and the polyimide resin strip was removed to form a thin linear etching mask made of the etching mask material. .
【００２２】また、被エッチング基板の上に第１の材料
からなる細条を形成し、第１の材料からなる細条を含む
全面に第２の材料からなる被膜をＣＶＤ法等の気相成長
法によって堆積し、第２の材料からなる被膜を異方性ド
ライエッチングすることによって第１の材料からなる細
条の側壁に第２の材料からなるサイドウォールである細
条を形成し、第１の材料からなる細条を除去し、第２の
材料からなる細条を含む全面に第３の材料からなる被膜
をＣＶＤ法等の気相成長法によって堆積し、第３の材料
からなる被膜を異方性ドライエッチングすることによっ
て第２の材料からなる細条の側壁に第３の材料からなる
サイドウォールである細条を形成し、第２の材料からな
る細条を除去して第３の材料からなる細線状エッチング
マスクを形成する工程を採用した。Further, a strip made of the first material is formed on the substrate to be etched, and a coating film made of the second material is formed on the entire surface including the strip made of the first material by a vapor deposition method such as a CVD method. Method, and anisotropically dry-etching the coating film made of the second material to form a strip made of the second material on the side wall of the strip made of the first material. The strip made of the above material is removed, and a film made of the third material is deposited on the entire surface including the strip made of the second material by a vapor phase growth method such as a CVD method to form a film made of the third material. Anisotropic dry etching is performed to form a strip of a sidewall made of the third material on a side wall of the strip made of the second material, and the strip made of the second material is removed to remove the third strip. Form a thin line etching mask made of material It was adopted degree.
【００２３】上記の細線状エッチングマスクの製造方法
において、第３の材料からなる細条を含む全面に第４の
材料からなる被膜をＣＶＤ法等の気相成長法によって堆
積し、第４の材料からなる被膜を異方性ドライエッチン
グすることによって第３の材料からなる細条の側壁に第
４の材料からなるサイドウォールである細条を形成し、
第３の材料からなる細条を除去する工程を含み、必要に
応じてそれ以降順次この工程を繰り返す工程を採用し
た。In the above-described method for manufacturing a thin linear etching mask, a film made of a fourth material is deposited on the entire surface including a strip made of the third material by a vapor phase growth method such as a CVD method, and the fourth material is formed. Anisotropic dry etching of the film made of is formed on the side wall of the strip made of the third material, which is the sidewall made of the fourth material,
A process including a step of removing a strip made of the third material, and a step of sequentially repeating this step thereafter was adopted as needed.
【００２４】[0024]
【作用】本発明で採用したＣＶＤ法等の気相成長法は、
原料ガス雰囲気中で熱、光、プラズマ等によってガスを
励起して分解し被膜を堆積する方法であるため、凹凸状
の表面を有する被堆積基板の上、あるいは、側面でも等
方的に均一な膜厚の被膜を堆積することができる。した
がって、細条状の表面を有する被堆積基板の側壁上に
も、密なパターン上にも均一な膜厚の被膜を形成するこ
とができるため、微細なエッチングパターンを形成する
ことができ、最終的なラインパターンには幅の揺らぎが
なく、また、細線マスクの幅を堆積速度と堆積時間によ
って制御することができる。The vapor phase growth method such as the CVD method adopted in the present invention is
Since this is a method in which a gas is excited by heat, light, plasma, etc. in a source gas atmosphere and decomposed to deposit a film, it is isotropically uniform on the deposition target substrate having an uneven surface or on the side surface. A film thickness of film can be deposited. Therefore, since it is possible to form a film having a uniform film thickness on the side wall of the deposition target substrate having a striped surface and on a dense pattern, it is possible to form a fine etching pattern. The typical line pattern has no width fluctuation, and the width of the fine line mask can be controlled by the deposition rate and the deposition time.
【００２５】[0025]
【実施例】以下、本発明の実施例を図面によって説明す
る。 （第１実施例）図１（Ａ）〜（Ｃ）は、第１実施例の細
線状エッチングマスクの製造工程説明図である。この図
において、１は被エッチング基板、２はレジスト細条、
３はＣＶＤ法によるＳｉＯ2 被膜、３ａはＳｉＯ2 サイ
ドウォール、３ｂは細線状エッチングレジストマスクで
ある。この図によって、本発明の細線状エッチングマス
クの製造方法の原理を説明する。Embodiments of the present invention will be described below with reference to the drawings. (First Embodiment) FIGS. 1A to 1C are explanatory views of a manufacturing process of a thin linear etching mask of the first embodiment. In this figure, 1 is a substrate to be etched, 2 is a resist strip,
Reference numeral 3 is a SiO 2 film formed by the CVD method, 3a is a SiO 2 sidewall, and 3b is a fine line etching resist mask. The principle of the method for manufacturing a thin line etching mask of the present invention will be described with reference to this drawing.
【００２６】第１工程（図１（Ａ）参照） ＧａＡｓからなる被エッチング基板１の上にレジストを
塗布し、フォトリソグラフィー技術によってライン／ス
ペース＝０．５μｍ、膜厚２００ｎｍのレジスト細条２
を形成する。その上にプラズマ気相成長法（ＰＣＶＤ）
によって膜厚５０ｎｍのＳｉＯ2 被膜３を形成する。気
相成長法によると等方的に被膜を堆積させるため、レジ
スト細条２の上部、側壁部、および被エッチング基板１
の表面部に均一な膜厚のＣＶＤ法によるＳｉＯ2 被膜３
を堆積する。First step (see FIG. 1 (A)) A resist is applied on a substrate 1 to be etched made of GaAs, and a resist strip 2 having a line / space = 0.5 μm and a film thickness of 200 nm is formed by a photolithography technique.
To form. On top of that, plasma vapor deposition (PCVD)
A SiO 2 coating 3 having a film thickness of 50 nm is formed by. Since the film is isotropically deposited by the vapor phase growth method, the upper portion of the resist strip 2, the side wall portion, and the substrate to be etched 1 are etched.
SiO 2 coating 3 of uniform thickness on the surface of the substrate by CVD method
Deposit.
【００２７】第２工程（図１（Ｂ）参照） 平坦面のＣＶＤ法によるＳｉＯ2 被膜３をＣＨＦ3 ガス
を用いた反応性イオンエッチング（ＲＩＥ）によってエ
ッチングする。レジスト細条２の側壁部のＣＶＤ法によ
るＳｉＯ2 被膜３は縦方向からみた膜厚が厚いため、レ
ジスト細条２の上面および被エッチング基板１の表面上
の部分がエッチング除去されても、レジスト細条２の側
壁部の部分は除去されずに残り、ＳｉＯ2 サイドウォー
ル３ａが形成される。Second Step (see FIG. 1B) The SiO 2 coating 3 on the flat surface by the CVD method is etched by reactive ion etching (RIE) using CHF 3 gas. Since the SiO 2 film 3 formed by the CVD method on the side wall of the resist strip 2 has a large thickness when viewed in the vertical direction, even if the upper surface of the resist strip 2 and the portion on the surface of the substrate 1 to be etched are removed by etching, The side wall portion of the strip 2 is not removed but remains, and the SiO 2 side wall 3a is formed.
【００２８】第３工程（図１（Ｃ）参照） Ｏ2 ガスを用いたＲＩＥによってレジスト細条２を除去
し、レジスト細条２の側壁に形成されたＳｉＯ2 のサイ
ドウォール３ａを残して、５０ｎｍの幅のＳｉＯ2 から
なる細線状エッチングレジストマスク３ｂを形成する。
その後、このＳｉＯ2 からなる細線状エッチングレジス
トマスク３ｂを用いてＧａＡｓからなる被エッチング基
板１をＲＩＥによりエッチングしてＧａＡｓからなる細
線を形成する。Third step (see FIG. 1C) The resist strip 2 is removed by RIE using O 2 gas, leaving the SiO 2 sidewall 3a formed on the side wall of the resist strip 2. A thin linear etching resist mask 3b made of SiO 2 having a width of 50 nm is formed.
After that, the substrate 1 to be etched made of GaAs is etched by RIE using the thin line etching resist mask 3b made of SiO 2 to form thin lines made of GaAs.
【００２９】（第２実施例）図２（Ａ）〜（Ｃ）、図３
（Ｄ）〜（Ｆ）は、第２実施例の細線状エッチングマス
クの製造工程説明図である。この実施例は、パターニン
グに３層レジストを用いる方法である。この図におい
て、１１は被エッチング基板、１２はポリイミド樹脂被
膜、１２ａはポリイミド樹脂細条、１３はアルミニウム
被膜、１３ａはアルミニウム細条、１４はレジスト細
条、１５はＳｉＯ2 被膜、１５ａはＳｉＯ2 サイドウォ
ール、１５ｂはＳｉＯ2 細線状エッチングマスクであ
る。この図によって、本発明の第２実施例の細線状エッ
チングマスクの製造工程を説明する。(Second Embodiment) FIGS. 2A to 2C and FIG.
(D)-(F) is a manufacturing process explanatory drawing of the thin line-shaped etching mask of 2nd Example. This example is a method of using a three-layer resist for patterning. In this figure, 11 is a substrate to be etched, 12 is a polyimide resin coating, 12a is a polyimide resin strip, 13 is an aluminum coating, 13a is an aluminum strip, 14 is a resist strip, 15 is a SiO 2 coating, and 15a is SiO 2. The sidewalls 15b are SiO 2 thin line etching masks. The manufacturing process of the thin line etching mask according to the second embodiment of the present invention will be described with reference to this drawing.
【００３０】第１工程（図２（Ａ）参照） ＧａＡｓからなる被エッチング基板１１の上に厚さ２０
０のポリイミド樹脂を塗布し、３５０℃でポストベーク
してポリイミド樹脂被膜１２を形成する。このポストベ
ークを行うことにより、後の第４工程で、３５０℃でＳ
ｉＯ2 被膜１５を堆積するときポリイミド樹脂被膜１２
が変質あるいはパターンだれを起こすことがない。First step (see FIG. 2A) A thickness of 20 is formed on the substrate 11 to be etched made of GaAs.
0 polyimide resin is applied and post-baked at 350 ° C. to form a polyimide resin coating film 12. By performing this post-baking, in the fourth step after that, S at 350 ° C.
When depositing the iO 2 coating 15, the polyimide resin coating 12
Does not cause alteration or pattern drooling.
【００３１】その上に、ポリイミド樹脂被膜１２をドラ
イエッチングする際のマスクとして用いるアルミニウム
被膜１３を形成する。このアルミニウム被膜１３の上
に、電子線感光用レジストを１００ｎｍ塗布し、電子露
光によりラインパターン（Ｌ／Ｓ＝０．１／０．２μ
ｍ）からなるレジスト細条１４を形成する。An aluminum film 13 used as a mask when the polyimide resin film 12 is dry-etched is formed thereon. A 100 nm electron-beam sensitive resist is applied on the aluminum coating 13, and a line pattern (L / S = 0.1 / 0.2 μ) is formed by electron exposure.
m) is formed.
【００３２】第２工程（図２（Ｂ）参照） このレジスト細条１４をマスクにしてアルミニウム被膜
１３をＢＣｌ3 系の反応性イオンドライエッチング（Ｒ
ＩＥ）によりエッチングし、パターン転写してアルミニ
ウム細条１３ａを形成する。Second step (see FIG. 2B) Using the resist strip 14 as a mask, the aluminum film 13 is subjected to BCl 3 -based reactive ion dry etching (R).
Etching by IE) and pattern transfer to form aluminum strip 13a.
【００３３】第３工程（図２（Ｃ）参照） アルミニウム細条１３ａをマスクにしてＯ2 系のＲＩＥ
によってポリイミド樹脂被膜１２をエッチングしてポリ
イミド樹脂細条１２ａを形成する。Third step (see FIG. 2C) O 2 RIE using the aluminum strip 13a as a mask
Then, the polyimide resin coating 12 is etched to form the polyimide resin strip 12a.
【００３４】第４工程（図３（Ｄ）参照） その後、レジスト細条１４とアルミニウム細条１３ａを
除去し、ポリイミド樹脂細条１２ａを含む上面全体にプ
ラズマＣＶＤ法によって厚さ５０ｎｍのＳｉＯ 2 被膜１
５を形成する。ポリイミド樹脂細条１２ａは高温で処理
してあるため、ＳｉＯ2 被膜１５を堆積する過程で変形
することがなく垂直性を保つことができる。Fourth step (see FIG. 3D) After that, the resist strip 14 and the aluminum strip 13a are removed.
Remove it, and then press the entire upper surface including the polyimide resin strip 12a.
50 nm thick SiO formed by plasma CVD 2Film 1
5 is formed. The polyimide resin strip 12a is processed at high temperature
Therefore, SiO2Deformation in the process of depositing the coating 15
You can maintain verticality without doing.
【００３５】第５工程（図３（Ｅ）参照） その後、ＣＨＦ3 ガスを用いたＲＩＥによって、ポリイ
ミド樹脂細条１２ａの上に形成されたＳｉＯ2 被膜１５
をエッチングする。ポリイミド樹脂被膜１２の側壁部の
ＳｉＯ2 被膜１５は縦方向からみた膜厚が厚いため、ポ
リイミド樹脂細条１２ａの上部と被エッチング基板１１
の表面上のＳｉＯ2 被膜３がエッチング除去されても、
ポリイミド樹脂細条１２ａの側壁のＳｉＯ2 被膜３が残
り、ＳｉＯ2 サイドウォール１５ａが形成される。Fifth step (see FIG. 3E) After that, the SiO 2 coating 15 formed on the polyimide resin strip 12a by RIE using CHF 3 gas.
To etch. Since the SiO 2 coating 15 on the side wall of the polyimide resin coating 12 has a large thickness when viewed in the vertical direction, the upper portion of the polyimide resin strip 12 a and the substrate 11 to be etched 11 are etched.
Even if the SiO 2 coating 3 on the surface of is removed by etching,
The SiO 2 coating 3 on the side wall of the polyimide resin strip 12a remains, and the SiO 2 side wall 15a is formed.
【００３６】第６工程（図３（Ｆ）参照） Ｏ2 系のＲＩＥによってポリイミド樹脂細条１２ａをエ
ッチング除去して、ＳｉＯ2 サイドウォール１５ａを残
して、５０ｎｍ幅のＳｉＯ2 細線状エッチングマスク１
５ｂが０．１μｍ間隔で高密度で形成される。Step 6 (see FIG. 3F) The polyimide resin strip 12a is removed by etching by O 2 -based RIE, leaving the SiO 2 sidewall 15a, and the SiO 2 thin line etching mask 1 having a width of 50 nm.
5b is formed with a high density at intervals of 0.1 μm.
【００３７】（第３実施例）図４（Ａ）〜（Ｃ）、図５
（Ｄ）〜（Ｆ）は、第３実施例の細線状エッチングマス
クの製造工程説明図である。この実施例は、第１実施例
の工程を複数回繰り返すことによって、パターン密度を
大きくする方法である。この図において、２１は被エッ
チング基板、２２はポリイミド樹脂細条、２３はアルミ
ニウム被膜、２３ａはアルミニウムサイドウォール、２
３ｂはアルミニウム細条、２４はＳｉＯ2 被膜、２４ａ
はＳｉＯ2 サイドウォール、２４ｂはＳｉＯ2 細線状エ
ッチングマスクである。この図によって、本発明の第３
実施例の細線状エッチングマスクの製造工程を説明す
る。(Third Embodiment) FIGS. 4A to 4C and FIG.
(D)-(F) is a manufacturing process explanatory drawing of the thin line-shaped etching mask of 3rd Example. This embodiment is a method of increasing the pattern density by repeating the process of the first embodiment a plurality of times. In this figure, 21 is the substrate to be etched, 22 is a polyimide resin strip, 23 is an aluminum coating, 23a is an aluminum sidewall,
3b is aluminum strip, 24 is SiO 2 coating, 24a
Is a SiO 2 sidewall, and 24b is a SiO 2 thin line etching mask. According to this figure,
The manufacturing process of the thin line etching mask of the embodiment will be described.
【００３８】第１工程（図４（Ａ）参照） 被エッチング基板２１の上に、第２実施例と同様の工程
によってポリイミド樹脂細条２２を形成し、このポリイ
ミド樹脂細条２２を含む全面にＣＶＤ法によってアルミ
ニウム被膜２３を形成する。First step (see FIG. 4A) A polyimide resin strip 22 is formed on the substrate 21 to be etched by the same steps as in the second embodiment, and the entire surface including the polyimide resin strip 22 is formed. The aluminum film 23 is formed by the CVD method.
【００３９】第２工程（図４（Ｂ）参照） アルミニウム被膜２３をＢＣｌ3 系のＲＩＥによってエ
ッチングして、レジスト細条２２の側壁にアルミニウム
サイドウォール２３ａを形成する。Second step (see FIG. 4B) The aluminum film 23 is etched by BCl 3 -based RIE to form aluminum sidewalls 23a on the sidewalls of the resist strips 22.
【００４０】第３工程（図４（Ｃ）参照） Ｏ2 系のＲＩＥによってポリイミド樹脂細条２２を除去
し、アルミニウムサイドウォール２３ａを残すことによ
って、アルミニウム細条２３ｂを形成する。Third Step (see FIG. 4C) The polyimide resin strip 22 is removed by O 2 -based RIE, and the aluminum sidewall 23a is left to form the aluminum strip 23b.
【００４１】第４工程（図５（Ｄ）参照） アルミニウム細条２３ｂを含む上面全体にＣＶＤ法によ
ってＳｉＯ2 被膜２４を形成する。Fourth Step (see FIG. 5D) A SiO 2 coating 24 is formed on the entire upper surface including the aluminum strips 23b by the CVD method.
【００４２】第５工程（図５（Ｅ）参照） ＳｉＯ2 被膜２４をＣＨＦ3 系のＲＩＥによってアルミ
ニウム細条２３ｂの側壁にＳｉＯ2 サイドウォール２４
ａを形成する。The SiO 2 sidewalls 24 a fifth step (see FIG. 5 (E)) SiO 2 film 24 on the side wall of the aluminum strip 23b by CHF 3 based RIE
a is formed.
【００４３】第６工程（図５（Ｆ）参照） 燐酸系のウェットエッチングによってアルミニウム細条
２３ｂを除去し、ＳｉＯ2 細線状エッチングマスク２４
ｂを形成する。Step 6 (see FIG. 5F) The aluminum strip 23b is removed by phosphoric acid-based wet etching, and the SiO 2 thin line etching mask 24 is formed.
b is formed.
【００４４】この実施例によると第２実施例による場合
の２倍のパターンが形成できるが、この工程を必要回数
度繰り返すことによってパターンの密度を更に高くする
ことができる。According to this embodiment, twice as many patterns as in the case of the second embodiment can be formed, but the density of the patterns can be further increased by repeating this step a required number of times.
【００４５】上記の各実施例においては、プラズマＣＶ
Ｄ法によって被膜を形成する場合を説明したが、これに
限られず、熱ＣＶＤ法や光ＣＶＤ法を用いることもで
き、また、マスク材料もＳｉＯ2 に限られず、下地結晶
をエッチングする際のマスクになれば別の酸化膜、窒化
膜でもよい。また、下地となる基板上のパターン形成に
は、光露光、電子線露光のほか干渉露光や収束イオンビ
ーム等を用いることもできる。In each of the above embodiments, the plasma CV is used.
Although the case where the coating film is formed by the D method has been described, the present invention is not limited to this, and a thermal CVD method or an optical CVD method can be used. Further, the mask material is not limited to SiO 2, and a mask for etching the base crystal is used. If so, another oxide film or nitride film may be used. In addition to light exposure and electron beam exposure, interference exposure, focused ion beam, and the like can be used for pattern formation on the substrate that is the base.
【００４６】[0046]
【発明の効果】以上説明したように、本発明によると、
サイドウォールを形成するためのマスク材料被膜をＣＶ
Ｄ法等の気相成長法によって形成するため、原料ガス、
あるいは原料ガスを励起する熱、光、プラズマ等を制御
することによって膜厚を調節することができ、かつ、被
堆積面が微細な凹凸形状を有していても、その上面ある
いは側面にほぼ均一な膜厚の被膜が堆積されるため、エ
ッチングマスクとなる酸化物あるいは窒化物のサイドウ
ォールの膜厚を均一にすることができる。As described above, according to the present invention,
CV the mask material coating for forming the sidewall
Since it is formed by a vapor phase growth method such as D method, source gas,
Alternatively, the film thickness can be adjusted by controlling heat, light, plasma, etc. that excite the source gas, and even if the deposited surface has fine irregularities, it is almost uniform on the top surface or side surface. Since a film having a different film thickness is deposited, the film thickness of the oxide or nitride sidewall that serves as an etching mask can be made uniform.
【図１】（Ａ）〜（Ｃ）は、第１実施例の細線状エッチ
ングマスクの製造工程説明図である。FIG. 1A to FIG. 1C are explanatory views of a manufacturing process of a thin linear etching mask according to a first embodiment.
【図２】（Ａ）〜（Ｃ）は、第２実施例の細線状エッチ
ングマスクの製造工程説明図（１）である。2A to 2C are explanatory views (1) of the manufacturing process of the thin linear etching mask of the second embodiment.
【図３】（Ｄ）〜（Ｆ）は、第２実施例の細線状エッチ
ングマスクの製造工程説明図（２）である。3 (D) to (F) are explanatory views (2) of the manufacturing process of the thin linear etching mask of the second embodiment.
【図４】（Ａ）〜（Ｃ）は、第３実施例の細線状エッチ
ングマスクの製造工程説明図（１）である。4A to 4C are explanatory views (1) of the manufacturing process of the thin linear etching mask of the third embodiment.
【図５】（Ｄ）〜（Ｆ）は、第３実施例の細線状エッチ
ングマスクの製造工程説明図（２）である。5 (D) to (F) are explanatory views (2) of the manufacturing process of the thin linear etching mask of the third embodiment.
【図６】（Ａ）〜（Ｃ）は、従来のサイドウォール法に
よる細線状エッチングマスクの製造方法の原理説明図で
ある。6A to 6C are explanatory views of the principle of a conventional method of manufacturing a thin line etching mask by a sidewall method.
【図７】（Ａ）〜（Ｃ）は、従来のサイドウォール法に
よる細線状エッチングマスクの問題点の説明図である。7 (A) to 7 (C) are explanatory views of problems of a thin line etching mask according to a conventional sidewall method.
１ 被エッチング基板 ２ レジスト細条 ３ ＣＶＤ法によるＳｉＯ2 被膜 ３ａ ＳｉＯ2 サイドウォール ３ｂ 細線状エッチングレジストマスク １１ 被エッチング基板 １２ ポリイミド樹脂被膜 １２ａ ポリイミド樹脂細条 １３ アルミニウム被膜 １３ａ アルミニウム細条 １４ レジスト細条 １５ ＳｉＯ2 被膜 １５ａ ＳｉＯ2 サイドウォール １５ｂ ＳｉＯ2 細線状エッチングマスク ２１ 被エッチング基板 ２２ ポリイミド樹脂細条 ２３ アルミニウム被膜 ２３ａ アルミニウムサイドウォール ２３ｂ アルミニウム細条 ２４ ＳｉＯ2 被膜 ２４ａ ＳｉＯ2 サイドウォール ２４ｂ ＳｉＯ2 細線状エッチングマスク ３１ 被エッチング基板 ３２ レジスト細条 ３３ 金属蒸着膜 ３３ａ 金属サイドウォール ３３ｂ 細線状エッチングレジストマスク1 Etched Substrate 2 Resist Strip 3 SiO 2 Coating by CVD Method 3a SiO 2 Sidewall 3b Thin Line Etching Resist Mask 11 Etched Substrate 12 Polyimide Resin Coating 12a Polyimide Resin Strip 13 Aluminum Coating 13a Aluminum Strip 14 Resist Strip 15 SiO 2 coating 15 a SiO 2 sidewall 15 b SiO 2 thin line etching mask 21 substrate to be etched 22 polyimide resin strip 23 aluminum coating 23 a aluminum sidewall 23 b aluminum strip 24 SiO 2 coating 24 a SiO 2 sidewall 24 b SiO 2 thin line Etching mask 31 Substrate to be etched 32 Resist strip 33 Metal deposition film 33a Metal sidewall 33b Thin line etching resist mask
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/316 Ｘ 7352−4Ｍ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI technical display location H01L 21/316 X 7352-4M
Claims (6)
なる細条を形成する工程と、第１の材料からなる細条を
含む全面に第２の材料からなる被膜をＣＶＤ法等の気相
成長法によって堆積する工程と、第２の材料からなる被
膜を異方性ドライエッチングすることによって第１の材
料からなる細条の側壁に第２の材料からなるサイドウォ
ールを形成する工程と、第１の材料からなる細条を除去
する工程を含むことを特徴とする第２の材料からなる細
線状エッチングマスクの製造方法。1. A step of forming a strip made of a first material on a substrate to be etched, and a coating made of a second material on the entire surface including the strip made of the first material by a CVD method or the like. A step of depositing by a phase growth method, and a step of anisotropically dry-etching a coating film made of a second material to form a sidewall made of a second material on a side wall of a strip made of the first material, A method of manufacturing a thin linear etching mask made of a second material, which comprises a step of removing a thin strip made of the first material.
を特徴とする請求項１に記載の細線状エッチングマスク
の製造方法。2. The method for producing a thin linear etching mask according to claim 1, wherein the first material is a polyimide resin.
あるいは窒化物であることを特徴とする請求項２に記載
の細線状エッチングマスクの製造方法。3. The method for manufacturing a thin line etching mask according to claim 2, wherein the second material is a semiconductor or metal oxide or nitride.
被膜を形成する工程と、ポリイミド樹脂被膜の上にアル
ミニウム被膜を形成する工程と、アルミニウム被膜の上
にレジスト細条を形成する工程と、レジスト細条をマス
クにしてアルミニウム被膜を細条状に成形する工程と、
アルミニウム細条をマスクにしてポリイミド樹脂被膜を
細条状に成形する工程と、ポリイミド樹脂細条を含む全
面にエッチングマスク材料からなる被膜を堆積する工程
と、エッチングマスク材料からなる被膜を異方性ドライ
エッチングすることによってポリイミド樹脂細条にエッ
チングマスク材料からなるサイドウォールを形成する工
程と、ポリイミド樹脂細条を除去する工程を含むことを
特徴とするエッチングマスク材料からなる細線状エッチ
ングマスクの製造方法。4. A step of forming a polyimide resin coating on a substrate to be etched, a step of forming an aluminum coating on the polyimide resin coating, a step of forming a resist strip on the aluminum coating, and a resist strip. A step of forming the aluminum coating into a strip using the strip as a mask,
A step of forming a polyimide resin coating into a strip shape by using aluminum strips as a mask, a step of depositing a coating made of an etching mask material on the entire surface including the polyimide resin strip, and anisotropy of the coating made of an etching mask material. A method of manufacturing a thin linear etching mask made of an etching mask material, which comprises a step of forming a sidewall made of an etching mask material on a polyimide resin strip by dry etching, and a step of removing the polyimide resin strip. .
なる細条を形成する工程と、第１の材料からなる細条を
含む全面に第２の材料からなる被膜をＣＶＤ法等の気相
成長法によって堆積する工程と、第２の材料からなる被
膜を異方性ドライエッチングすることによって第１の材
料からなる細条の側壁に第２の材料からなるサイドウォ
ールである細条を形成する工程と、第１の材料からなる
細条を除去する工程と、第２の材料からなる細条を含む
全面に第３の材料からなる被膜をＣＶＤ法等の気相成長
法によって堆積する工程と、第３の材料からなる被膜を
異方性ドライエッチングすることによって第２の材料か
らなる細条の側壁に第３の材料からなるサイドウォール
である細条を形成する工程と、第２の材料からなる細条
を除去する工程を含むことを特徴とする第３の材料から
なる細線状エッチングマスクの製造方法。5. A step of forming a strip made of a first material on a substrate to be etched, and a coating made of a second material on the entire surface including the strip made of the first material by a CVD method or the like. A step of depositing by a phase growth method and anisotropic dry etching of a film made of a second material to form a side wall made of a second material on a side wall of the first material. And a step of removing the strip made of the first material, and a step of depositing a film made of the third material on the entire surface including the strip made of the second material by a vapor deposition method such as a CVD method. And a step of anisotropically dry-etching the coating film made of the third material to form a strip, which is a sidewall made of the third material, on the side wall of the strip made of the second material, Including the step of removing the strips of material A method of manufacturing a fine line-shaped etching mask made of a third material.
マスクの製造方法において、第３の材料からなる細条を
含む全面に第４の材料からなる被膜をＣＶＤ法等の気相
成長法によって堆積する工程と、第４の材料からなる被
膜を異方性ドライエッチングすることによって第３の材
料からなる細条の側壁に第４の材料からなるサイドウォ
ールである細条を形成する工程と、第３の材料からなる
細条を除去する工程を含み、必要に応じてそれ以降順次
この工程を繰り返すことを特徴とする細線状エッチング
マスクの製造方法。6. The method of manufacturing a thin linear etching mask according to claim 5, wherein a film made of the fourth material is formed on the entire surface including the strip made of the third material by a vapor phase growth method such as a CVD method. A step of depositing, and a step of anisotropically dry-etching a coating film made of a fourth material to form a strip that is a sidewall made of the fourth material on a side wall of the strip made of the third material, A method for producing a thin line-shaped etching mask, comprising a step of removing a strip made of a third material, and repeating this step sequentially thereafter as necessary.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22379492A JPH0677180A (en) | 1992-08-24 | 1992-08-24 | Manufacture of fine linear etching mask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22379492A JPH0677180A (en) | 1992-08-24 | 1992-08-24 | Manufacture of fine linear etching mask |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677180A true JPH0677180A (en) | 1994-03-18 |
Family
ID=16803825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22379492A Withdrawn JPH0677180A (en) | 1992-08-24 | 1992-08-24 | Manufacture of fine linear etching mask |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677180A (en) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278171B2 (en) * | 1999-01-04 | 2001-08-21 | International Business Machines Corporation | Sublithographic fuses using a phase shift mask |
| US6346436B1 (en) | 1999-01-28 | 2002-02-12 | Sharp Kabushiki Kaisha | Quantum thin line producing method and semiconductor device |
| KR100512141B1 (en) * | 2003-08-11 | 2005-09-05 | 엘지전자 주식회사 | A fabrication method of a wire grid polarizer |
| JP2008546186A (en) * | 2005-05-23 | 2008-12-18 | マイクロン テクノロジー， インク． | Method for forming an array of small, narrow space components |
| JP2009088085A (en) * | 2007-09-28 | 2009-04-23 | Tokyo Electron Ltd | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, control program, and program storage medium |
| JP2009094125A (en) * | 2007-10-04 | 2009-04-30 | Elpida Memory Inc | Method of manufacturing semiconductor device |
| JP2009099938A (en) * | 2007-09-28 | 2009-05-07 | Tokyo Electron Ltd | Method and apparatus for manufacturing semiconductor device, control program, and program recording medium |
| JP2009124134A (en) * | 2007-10-26 | 2009-06-04 | Applied Materials Inc | Frequency doubling method using photoresist template mask |
| JP2009543378A (en) * | 2006-07-10 | 2009-12-03 | マイクロン テクノロジー， インク． | Pitch reduction techniques using alternating spacer deposition during semiconductor device manufacturing and systems including the same |
| WO2009150870A1 (en) * | 2008-06-13 | 2009-12-17 | 東京エレクトロン株式会社 | Semiconductor device manufacturing method |
| JP2010503206A (en) * | 2006-08-30 | 2010-01-28 | マイクロン テクノロジー， インク． | Single spacer process for multiple pitch multiplication and related intermediate IC structures |
| JP2010066597A (en) * | 2008-09-11 | 2010-03-25 | Shin-Etsu Chemical Co Ltd | Pattern forming method |
| JP2010511306A (en) * | 2006-11-29 | 2010-04-08 | マイクロン テクノロジー， インク． | Method for reducing the critical dimension of a semiconductor device and semiconductor device having a reduced critical dimension that is partially fabricated |
| JP2010085977A (en) * | 2008-09-03 | 2010-04-15 | Shin-Etsu Chemical Co Ltd | Patterning process |
| JP2010096896A (en) * | 2008-10-15 | 2010-04-30 | Shin-Etsu Chemical Co Ltd | Pattern forming method |
| JP2010212415A (en) * | 2009-03-10 | 2010-09-24 | Tokyo Electron Ltd | Substrate processing method |
| JP2010250118A (en) * | 2009-04-16 | 2010-11-04 | Az Electronic Materials Kk | Fine pattern forming method |
| US7999246B2 (en) | 2007-03-16 | 2011-08-16 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of manufacturing the same |
| US8420499B2 (en) | 2009-05-20 | 2013-04-16 | Kabushiki Kaisha Toshiba | Concave-convex pattern forming method and magnetic tunnel junction element forming method |
| JP2014011191A (en) * | 2012-06-27 | 2014-01-20 | Tokyo Electron Ltd | Etching method |
| JP2014035421A (en) * | 2012-08-08 | 2014-02-24 | Fujifilm Corp | Pattern forming method, method for manufacturing electronic device using the same, and electronic device |
| US9653315B2 (en) | 2008-12-04 | 2017-05-16 | Micron Technology, Inc. | Methods of fabricating substrates |
| US10151981B2 (en) | 2008-05-22 | 2018-12-11 | Micron Technology, Inc. | Methods of forming structures supported by semiconductor substrates |
-
1992
- 1992-08-24 JP JP22379492A patent/JPH0677180A/en not_active Withdrawn
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278171B2 (en) * | 1999-01-04 | 2001-08-21 | International Business Machines Corporation | Sublithographic fuses using a phase shift mask |
| US6346436B1 (en) | 1999-01-28 | 2002-02-12 | Sharp Kabushiki Kaisha | Quantum thin line producing method and semiconductor device |
| KR100512141B1 (en) * | 2003-08-11 | 2005-09-05 | 엘지전자 주식회사 | A fabrication method of a wire grid polarizer |
| JP2008546186A (en) * | 2005-05-23 | 2008-12-18 | マイクロン テクノロジー， インク． | Method for forming an array of small, narrow space components |
| US10096483B2 (en) | 2006-07-10 | 2018-10-09 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US10607844B2 (en) | 2006-07-10 | 2020-03-31 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US11935756B2 (en) | 2006-07-10 | 2024-03-19 | Lodestar Licensing Group Llc | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| JP2009543378A (en) * | 2006-07-10 | 2009-12-03 | マイクロン テクノロジー， インク． | Pitch reduction techniques using alternating spacer deposition during semiconductor device manufacturing and systems including the same |
| US11335563B2 (en) | 2006-07-10 | 2022-05-17 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| JP2010503206A (en) * | 2006-08-30 | 2010-01-28 | マイクロン テクノロジー， インク． | Single spacer process for multiple pitch multiplication and related intermediate IC structures |
| JP2010511306A (en) * | 2006-11-29 | 2010-04-08 | マイクロン テクノロジー， インク． | Method for reducing the critical dimension of a semiconductor device and semiconductor device having a reduced critical dimension that is partially fabricated |
| US8836083B2 (en) | 2006-11-29 | 2014-09-16 | Micron Technology, Inc. | Methods to reduce the critical dimension of semiconductor devices and related semiconductor devices |
| US8338304B2 (en) | 2006-11-29 | 2012-12-25 | Micron Technology, Inc. | Methods to reduce the critical dimension of semiconductor devices and related semiconductor devices |
| US7999246B2 (en) | 2007-03-16 | 2011-08-16 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of manufacturing the same |
| JP2009099938A (en) * | 2007-09-28 | 2009-05-07 | Tokyo Electron Ltd | Method and apparatus for manufacturing semiconductor device, control program, and program recording medium |
| JP2009088085A (en) * | 2007-09-28 | 2009-04-23 | Tokyo Electron Ltd | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, control program, and program storage medium |
| JP2009094125A (en) * | 2007-10-04 | 2009-04-30 | Elpida Memory Inc | Method of manufacturing semiconductor device |
| TWI493598B (en) * | 2007-10-26 | 2015-07-21 | Applied Materials Inc | Frequency doubling using a photo-resist template mask |
| JP2009124134A (en) * | 2007-10-26 | 2009-06-04 | Applied Materials Inc | Frequency doubling method using photoresist template mask |
| US10151981B2 (en) | 2008-05-22 | 2018-12-11 | Micron Technology, Inc. | Methods of forming structures supported by semiconductor substrates |
| WO2009150870A1 (en) * | 2008-06-13 | 2009-12-17 | 東京エレクトロン株式会社 | Semiconductor device manufacturing method |
| JP5484325B2 (en) * | 2008-06-13 | 2014-05-07 | 東京エレクトロン株式会社 | Manufacturing method of semiconductor device |
| JP2010085977A (en) * | 2008-09-03 | 2010-04-15 | Shin-Etsu Chemical Co Ltd | Patterning process |
| JP2010066597A (en) * | 2008-09-11 | 2010-03-25 | Shin-Etsu Chemical Co Ltd | Pattern forming method |
| JP2010096896A (en) * | 2008-10-15 | 2010-04-30 | Shin-Etsu Chemical Co Ltd | Pattern forming method |
| US9653315B2 (en) | 2008-12-04 | 2017-05-16 | Micron Technology, Inc. | Methods of fabricating substrates |
| JP2010212415A (en) * | 2009-03-10 | 2010-09-24 | Tokyo Electron Ltd | Substrate processing method |
| JP2010250118A (en) * | 2009-04-16 | 2010-11-04 | Az Electronic Materials Kk | Fine pattern forming method |
| US8420499B2 (en) | 2009-05-20 | 2013-04-16 | Kabushiki Kaisha Toshiba | Concave-convex pattern forming method and magnetic tunnel junction element forming method |
| JP2014011191A (en) * | 2012-06-27 | 2014-01-20 | Tokyo Electron Ltd | Etching method |
| JP2014035421A (en) * | 2012-08-08 | 2014-02-24 | Fujifilm Corp | Pattern forming method, method for manufacturing electronic device using the same, and electronic device |
| US10126651B2 (en) | 2012-08-08 | 2018-11-13 | Fujifilm Corporation | Pattern forming method, and, method for producing electronic device and electronic device, each using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0677180A (en) | Manufacture of fine linear etching mask | |
| JP3535662B2 (en) | Manufacturing method of sublithographic etching mask | |
| US10381232B2 (en) | Techniques for manipulating patterned features using ions | |
| US5838055A (en) | Trench sidewall patterned by vapor phase etching | |
| CN101369520B (en) | Method for fabricating semiconductor device | |
| US20090170310A1 (en) | Method of forming a metal line of a semiconductor device | |
| JPH0677181A (en) | Formation method of fine structure of compound semiconductor | |
| US4931137A (en) | Process for producing mutually spaced conductor elements on a substrate | |
| KR102630085B1 (en) | Ultrafine pattern and fabricating method of the same | |
| US20080283487A1 (en) | Process for producing three-dimensional photonic crystal and the three-dimensional photonic crystal | |
| CN111370995B (en) | Surface grating semiconductor laser and manufacturing method thereof | |
| KR100647513B1 (en) | Nano-pattern mold for wire grid polarizers and method for forming thereof | |
| JP2600588B2 (en) | Method of forming dry etching mask | |
| JPH052981B2 (en) | ||
| JP2854545B2 (en) | Phase inversion mask and method of manufacturing the same | |
| Dupuy et al. | Spectral analysis of sidewall roughness during resist-core self-aligned double patterning integration | |
| TW202239698A (en) | Nanoimprint and etch fabrication of optical devices | |
| JPH01110727A (en) | Manufacture of semiconductor device | |
| JPH05343514A (en) | Formation of narrow recess in first material layer | |
| JPH0829606A (en) | Production of phase shift diffraction grating | |
| JPH0117253B2 (en) | ||
| JPH0882704A (en) | Production of phase shift diffraction grating | |
| JPH0586659B2 (en) | ||
| JP2003215366A (en) | Photonic crystal and method for producing the same | |
| JPH10178238A (en) | Manufacture of semiconductor laser |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |